專利名稱：信號處理電路的制作方法
技術領域：
本發(fā)明涉及用于處理信號的電路，并且本發(fā)明特別但不唯一地適用于下述電路，該電路在用于確定兩個信號之間的相對時間延遲的裝置中使用。
背景技術：
存在許多需要檢測某些指定監(jiān)視區(qū)域中所關注的非協(xié)同對象的情況。可以通過一個或更多個合適的主動傳感器(其中通過詢問能量波對所關注的監(jiān)視區(qū)域進行照射，以獲得對象反向散射回波)或被動傳感器(其對來自多個分離源的由對象產(chǎn)生的信號和受該對象影響的信號進行響應)來執(zhí)行該任務。這些傳感器可以通過對由該對象反射或發(fā)射的信號進行協(xié)同處理來提取有用的信息。
例如，可以測量發(fā)射信號與來自對象的該發(fā)射信號的反射信號之間的延遲，來檢測該對象的存在和范圍?？梢詼y量兩個傳感器接收來自對象的信號的時間之間的延遲，來檢測該對象的方位。可以使用多對傳感器(每一對傳感器都檢測該對象的方位)來確定該對象的位置。
美國專利No.6,539,320公開了一種用于確定兩個信號(在本示例中，為原始基準信號及其時間延遲復制信號)之間的延遲的魯棒方法。在下文中，將所公開的方法稱為“交聯(lián)(crosslation)”，并且將實施該方法的系統(tǒng)稱為“交聯(lián)器(crosslator)”。在此通過引用并入美國專利No.6,539,320的內(nèi)容。交聯(lián)技術涉及使用來自一個信號的多個事件(例如零交叉)，以對另一信號進行抽樣。以無規(guī)律的時間間隔產(chǎn)生這些事件，并且這些事件優(yōu)選地至少為基本非周期性的。組合這些樣本，以導出表示該抽樣與對應于這些事件的第二信號的特征的符合程度的值。通過對第一和第二信號之間的不同延遲重復該處理，可以找到產(chǎn)生下述值的延遲(即兩個信號之間的延遲)，該值表示事件的最大一致性。
在上述公開中描述的示例中，對非確定信號x(t)進行未知的延遲，以生成信號y(t)，并且對信號x(t)的基準版本進行檢查，以確定其電平與零點交叉(以正斜率(向上交叉)或者以負斜率(向下交叉))的時刻。將這些交叉事件的時刻用于獲得信號y(t)的各個片段，這些片段具有預定的持續(xù)時間。對與向上零交叉相對應的多個片段全部進行求和，并且從所獲得的和中全部減去與向下零交叉相對應的多個片段。然后對這種片段組合的表達進行檢查，以查找S形奇函數(shù)形式的特征。在下文中，將該S形奇函數(shù)稱為交聯(lián)函數(shù)。
在交聯(lián)函數(shù)中心的零交叉的表達內(nèi)的位置表示正在進行處理的兩個信號之間的相互延遲量。圖2表示通過對隨機二進制波形(binarywaveform)及其時間延遲復制波形進行處理而試驗性獲得的S形交聯(lián)函數(shù)的示例。
圖1表示使用交聯(lián)的概念來構造能夠確定非確定信號x(t)及其時間延遲復制信號y(t)之間的延遲的系統(tǒng)的一個可能的示例。信號y(t)是噪聲ny(t)以及由因子α進行了衰減并延遲了τ0的信號x(t)的總和，因此y(t)＝αx(t-τ0)+ny(t)如圖1所述，信號y(t)通過硬限幅器HY將信號y(t)轉換為對應的二進制雙極波形，將該二進制雙極波形施加給分接延遲線TDY的輸入。延遲線TDY包括M個相同的單位延遲單元D1、D2、...、DJ、...、DM的級聯(lián)。每一個單元都提供經(jīng)適當延遲的輸出信號，并且通過反相器IR提供該輸出信號的相反極性的復制信號。
分接延遲線TDY的并行輸出通過一組開關BS連接到M個平均或積分單元AVG，這些平均或積分單元AVG對由分接延遲線TDY提供的數(shù)據(jù)進行累計。當向這些開關的公共控制輸入施加適當?shù)男盘枙r，這些通常斷開的開關閉合。這些開關閉合的時間間隔應該足夠長，以使得可以以最小的損失獲取各個新的增量信號樣本。
通過零交叉檢測器ZCD來確定這些開關閉合以及向平均單元提供新數(shù)據(jù)的時刻，該零交叉檢測器ZCD檢測根據(jù)由硬限幅器HX進行了處理的基準信號獲得的二進制波形的零電平的交叉；隨后由常量延遲線CDX對所獲得的二進制波形進行延遲。該常量延遲的值等于或大于要確定的時間延遲的預期最大值。應該指出，這些平均單元在與經(jīng)延遲的基準信號x(t)的零交叉一致的時刻，以不一致的方式從分接延遲線TDY接收增量輸入值。
每一次產(chǎn)生向上零交叉時，在這些平均單元的輸入都瞬時出現(xiàn)從信號y(t)獲得的二進制波形的各個片段的復制片段。類似地，每一次產(chǎn)生向下零交叉時，在這些平均單元地輸入都瞬時出現(xiàn)從信號y(t)獲得的二進制波形的各個片段的相反極性的復制片段。平均單元由此組合該兩組片段，以生成組合波形的表達，如圖2所示。該波形上的各個點在橫軸上具有與這些信號之間的相對延遲相對應的值，而在縱軸上具有下述的值，該值受這些信號對于該相對延遲具有相同類型的一致零交叉的次數(shù)的影響。
由數(shù)據(jù)處理器來使用在平均單元AVG的輸出獲得的信號。限定并構造由該數(shù)據(jù)處理器執(zhí)行的操作，以確定位于由所獲得的S形交聯(lián)函數(shù)顯示的兩個相反極性的主峰值之間的零交叉的位置。該零交叉的位置與信號x(t)和y(t)之間的時間延遲相對應。任一本領域的技術人員都可以構造一組適當?shù)牟僮骷捌漤樞颉?br> 為了簡化交聯(lián)器系統(tǒng)的結構，而不使用向上交叉和向下交叉，可以對寬帶非確定信號x(t)的基準版本進行檢查，以僅確定向上零交叉(或向下零交叉)的時刻。然而，盡管使用了特定的設置，但是基于交聯(lián)的技術始終包括確定基準信號與預定閾值交叉的時刻的步驟。這些特定時刻也稱為有效事件(significant events)。在交聯(lián)的硬件實現(xiàn)中，有效事件限定了產(chǎn)生適當觸發(fā)器脈沖的時刻。
美國專利No.6,539,320的用于確定時間延遲的交聯(lián)技術是魯棒的，并且對于處理非高斯信號特別有用。希望提供可以以簡單并廉價的方式實現(xiàn)類似技術的方法。

發(fā)明內(nèi)容
在附加權利要求中陳述了本發(fā)明的多個方面。
根據(jù)本發(fā)明的一個方面，提供了一種電路，該電路用于比較兩個信號，以計算可以用作這兩個信號一致程度的量度的值。還提供了一種可變延遲電路，用于將這兩個信號之一延遲一可變量。通過在連續(xù)的多個測量周期(每一個周期都使用不同的延遲值)中操作該電路，可以確定哪一個延遲值表示最大一致性，并由此確定這兩個信號之間的延遲。
對兩個信號進行比較的電路被設置用來從這兩個信號之一獲得以不一致的時間間隔產(chǎn)生的多個事件，并被設置用來使用這些事件對另一信號進行抽樣。組合這些樣本(即，求和或平均)，以導出用于表示一致性程度的值。
通過以不同的可變延遲時間重復使用同一電路，可以以遠小于現(xiàn)有技術裝置的成本來估測這些信號之間的延遲。
根據(jù)本發(fā)明的另一方面，一種信號處理電路，該信號處理電路可操作用來處理兩個二進制信號，以在每一次該第一和第二信號具有基本一致的邏輯轉換時改變計數(shù)值，如果該轉換為相同類型，則以第一方式改變該計數(shù)值，而如果該轉換為相反類型時，則以第二方式改變該計數(shù)值。由此，該電路可以提供下述的輸出計數(shù)值，該輸出計數(shù)值受到在一個信號的匹配轉換的同時發(fā)生的另一信號的轉換次數(shù)的影響，并由此表示這兩個信號的一致程度。
如果在處理之前將這些信號之一延遲預定量，則可以使用該計數(shù)值來表示該延遲與原始信號之間的延遲的匹配程度。通過使多個處理電路分別對這些信號之一的不同延遲的版本進行操作，或者通過以不同的延遲重復使用同一電路(如本發(fā)明的上述方面那樣)，可以計算多個延遲中的哪一個以這兩個信號之間的延遲相匹配。
可以發(fā)現(xiàn)，通過開關、零交叉檢測器、平均電路以及微分電路在以上公開的交聯(lián)器的變型中執(zhí)行的許多(優(yōu)選地為全部)功能和操作可以通過使用本發(fā)明該方面的技術，利用簡單的電路以全數(shù)字的方式來實現(xiàn)。


現(xiàn)將參照附圖，以示例的方式描述實施本發(fā)明的設置，附圖中圖1表示用于確定兩個輸入信號之間的延遲的交聯(lián)器的示例。
圖2表示通過對隨機二進制波形及其時間偏移復制波形進行處理而實驗性地獲得的交聯(lián)函數(shù)的示例。
圖3是根據(jù)本發(fā)明的并行數(shù)字交聯(lián)器的方框圖。
圖4(a)表示構成圖3的交聯(lián)器單元的邏輯電路，而圖4(b)和4(c)是說明該電路的功能的邏輯圖。
圖5是根據(jù)本發(fā)明的串行數(shù)字交聯(lián)器的方框圖。
圖6是根據(jù)本發(fā)明的串行模擬交聯(lián)器的方框圖。
具體實施例方式
圖3是表示能夠確定原始信號x(t)和復制信號y(t)之間的延遲τ0的裝置的方框圖。
通過邏輯電平轉換器CX將發(fā)送波形x(t)轉換為對應的二進制表達X(t)。類似地，首先將接收波形y(t)轉換為二進制波形，并隨后通過塊CY轉換為對應的二進制表達Y(t)，該塊CY包括適當?shù)挠蚕薹鳎撚蚕薹骱竺嬗羞壿嬰娖睫D換器。結果，可以假設X(t)或Y(t)的表達僅有兩種邏輯電平H(‘高’)和L(‘低’)。
通過常量延遲線CDL對二進制表達X(t)進行延遲，該常量延遲線CDL的延遲等于最大操作延遲值。將X(t)的延遲復制信號用作基準波形，并對其進行檢查，以檢測發(fā)生(邏輯)電平轉換的時刻。
還對接收信號y(t)的二進制表達Y(t)進行檢查，以檢測發(fā)生(邏輯)電平轉換的時刻。
檢測X(t)中所觀察到的電平轉換(向上或向下)與Y(t)中所觀察到的電平轉換(向上或向下)一致的各個時刻，并進行計數(shù)。
通過M個相同的邏輯塊LB1、LB2、...、LBK、...、LBM來檢測這些電平轉換的一致性。邏輯塊LB1、LB2、...、LBK、...、LBM中的每一個都包括單位延遲單元D、組合邏輯單元LC以及可逆(向上/向下)計數(shù)器UDC。在優(yōu)選實施例中，為了使得能夠檢測轉換，各個塊都接收來自常量延遲線CDL的信號X1以及由輔助單位延遲電路DX進一步進行了延遲的另一信號X2。各個塊還接收信號Y(t)的不同延遲的版本，并且使用其單位延遲單元D來獲得信號Y2，該信號Y2被延遲了與信號Y1相關的單位量。
對于各次產(chǎn)生的一致性，兩個相應的轉換可以是一致的(即相同的類型，都向上或者都向下)或者可以是不一致的(即相反的類型)。
當兩個一致轉換為相同類型(都向上或都向下)時，M個塊LB1、LB2、...、LBK、...、LBM中的每一個中的可逆計數(shù)器UDC‘向上計數(shù)’，而如果這些一致轉換為相反類型，則計數(shù)器UDC‘向下計數(shù)’。
在測量周期的開始，對所有的可逆計數(shù)器UDC清零，由外部控制單元(未示出)進行啟動，并且在周期終止時將這些計數(shù)器的內(nèi)容傳送給數(shù)據(jù)處理器DP。
數(shù)據(jù)處理器DPR對由這些可逆計數(shù)器UDC提供的M個值進行比較，并選擇超過預定檢測閾值的最大值；然后使用登記有該最大值的塊的數(shù)量來確定該位置延遲的值。
圖4(a)表示這些相同的邏輯塊LB1、LB2、...、LBK、...、LBM之一(在本示例中為LB1)的可能結構的示例，包括異或門ExOR和與門AND。所有的輸入變型X1、X2、Y1和Y2都是分別與邏輯電平‘L’和‘H’相對應的邏輯變量0或1。如以下公式所示，CK＝(X1X2)·(Y1Y2)因此，通過各個異或門來檢測各個信號中的轉換，而與門確定這些轉換是否同時發(fā)生。
此外UD＝X1Y2因此，異或門確定X1、Y2信號是否為相同電平(即任何同時的轉換是否一致)。
圖4(b)和(c)中示出了對于X1、X2、Y1和Y2的不同值獲得的這些信號CK、UD的邏輯值。
當在輸入CK出現(xiàn)脈沖，并且UD＝1時(即，當發(fā)生一致的轉換時)，可逆計數(shù)器UDC向上計數(shù)；如果UD＝0(即，當發(fā)生不一致的轉換時)，當在輸入CK出現(xiàn)脈沖時，計數(shù)器向下計數(shù)。
當通過與數(shù)字控制的可變延遲線以及合適的控制/定時單元組合的單個邏輯塊來替代該組M個邏輯塊時，可以實現(xiàn)圖3所述裝置的結構的極大簡化。圖5中示出了這種裝置(在此將其稱為串行數(shù)字交聯(lián)器)的方框圖。
該系統(tǒng)包括以下多個塊·邏輯電平轉換器CX·數(shù)字控制的延遲線DCD·兩個單位延遲單元DX和DY·塊CY，包括硬限幅器，該硬限幅器后面有邏輯電平轉換器·組合邏輯單元LC·可逆計數(shù)器UDC·控制/定時單元CTU·數(shù)據(jù)處理器DPR由控制/定時單元CTU來啟動每一個測量周期，該控制/定時單元CTU通過輸入CL來重置可逆計數(shù)器UDC，并且通過向數(shù)字控制的延遲線DCD提供適當?shù)目刂菩盘朣D來設置所需的延遲；還將與所使用的延遲相關的信息發(fā)送到數(shù)據(jù)處理器DPR的輸入DI。
由觀察發(fā)送波形X(t)中的預定數(shù)量NT的轉換所需的時間間隔來確定各個測量周期的持續(xù)時間；為此，單元CTU采用內(nèi)部輔助計數(shù)器。可逆計數(shù)器UDC增大或減小的狀態(tài)取決于已觀察到的多對轉換是一致還是不一致。當達到數(shù)量NT時，單元CTU通過發(fā)送適當?shù)目刂菩盘朌T來啟動計數(shù)器UDC的內(nèi)容向數(shù)據(jù)處理器DPR的傳送。在該階段，測量周期結束。開始下一測量周期在延遲線DCD中設置新的延遲值，并且將計數(shù)器UDC清零。
對不同的延遲值重復整個處理，這些不同的延遲值是從預定范圍的延遲中選擇的。當使用了所有的延遲值時，數(shù)據(jù)處理器DPR確定與由計數(shù)器UDC登記的最大數(shù)量的一致的多對轉換相對應的延遲；該特定的延遲提供了對該位置延遲的估測。
可以進行各種修改。盡管在本實施例中，各個周期的持續(xù)時間取決于波形之一(X(t))中的轉換的數(shù)量，但是也可以具有固定的持續(xù)時間，只要可以預期這些信號在該持續(xù)時間內(nèi)具有足夠的轉換即可。另一種可能性是僅根據(jù)所檢測的向下交叉(或向下交叉)的數(shù)量來控制周期的持續(xù)時間。
圖6表示圖5的裝置的模擬版本，并且包括與圖1中相似的組件，由相似的標號來表示相似的部分。在圖6中，通過硬限幅器HY將信號y(t)轉換為對應的二進制雙極波形。通過開關將該波形及其相反極性的復制波形提供給平均或積分單元AVG。該開關通常是斷開的，但是在零交叉檢測器ZCD檢測到信號x(t)(已由硬限幅器HX進行了處理，并隨后由可變延遲線VD進行了延遲)中的向上交叉或向下交叉時，向單元AVG提供輸出或者相反極性的復制信號。在預定的時間間隔之后(或者當滿足預定的條件時，例如零交叉的數(shù)量達到預定值時)，數(shù)據(jù)處理器DPR將由可變延遲線VD導致的延遲設置為不同的值，并隨后重復該操作。通過由單元AVG對這些不同的值進行比較，數(shù)據(jù)處理器DPR可以確定信號x(t)和y(t)之間的延遲。還可以將可變延遲線VD設置在信號y(t)的路徑中，對信號x(t)進行適當?shù)某Ａ垦舆t。在另一實施例中，省略了硬限幅器HY，并且單元AVG對信號y(t)的模擬值進行操作。
上述裝置通過感測向上零交叉和向下零交叉來檢測事件。還可以檢測在其它電平產(chǎn)生的事件(向上交叉和/或向下交叉)。
本發(fā)明優(yōu)選實施例的上述說明僅出于例示和說明的目的。并不旨在對所公開的具體形式的窮舉和對本發(fā)明的限制。根據(jù)前述說明，本領域的技術人員顯然能夠進行多種替換、修改和變化，以在適于特定應用的各種實施例中利用本發(fā)明。
權利要求
1.一種用于處理第一和第二二進制信號的電路，該電路可操作用來檢測所述第一和第二信號中的基本一致的邏輯電平轉換，并且用于在所述轉換為相同類型的情況下，以第一方式改變計數(shù)，而在所述轉換為相反類型的情況下，以相反的第二方式改變計數(shù)。
2.根據(jù)權利要求1所述的電路，包括對所述第一和第二二進制信號進行響應的第一異或門、對所述第一和第二二進制信號的延遲版本進行響應的第二異或門、以及對所述第一和第二異或門的輸出進行響應的與門，用于提供導致所述計數(shù)改變的輸出。
3.根據(jù)權利要求1或2所述的電路，包括對所述第一和第二二進制信號進行響應的計數(shù)控制異或門，用于提供控制所述計數(shù)方式的輸出。
4.一種用于確定兩個信號之間的延遲的方法，該方法包括使所述信號之一延遲預定的延遲量；使用任一前述權利要求所述的電路對所述信號進行處理；確定所述經(jīng)改變的計數(shù)的值；對不同的延遲值重復所述處理操作；以及根據(jù)所述經(jīng)改變的計數(shù)值來確定使所述信號基本一致的延遲量。
5.根據(jù)權利要求4所述的方法，其中通過連續(xù)地以不同的延遲值使用所述同一電路來重復所述處理操作。
6.根據(jù)權利要求4所述的方法，其中對于不同的延遲值，使用分別如權利要求1到3中的任何一個所述的各個不同的處理電路來重復所述操作。
7.一種檢測對象的方法，該方法包括獲得兩個信號，這兩個信號中的至少一個已受到所存在的對象的影響；使用權利要求4到6中的任何一個所述的方法來確定所述信號之間的延遲；以及根據(jù)所述確定的結果來確定是否存在對象。
8.根據(jù)權利要求7所述的方法，包括根據(jù)所確定的延遲值來計算所述對象的范圍的步驟。
9.根據(jù)權利要求7所述的方法，包括根據(jù)所確定的延遲值來確定所述對象的方位的步驟。
10.一種時間延遲檢測裝置，可操作用來執(zhí)行權利要求4到6中的任何一個所述的方法。
11.一種時間延遲檢測裝置，該裝置包括多個電路，該多個電路分別如權利要求1到3中的任何一個所述；用于向所述多個電路中的每一個輸入(a)所述第一二進制信號和(b)所述第二二進制信號的各個不同延遲版本的裝置；以及用于通過各個處理電路對所達到的計數(shù)進行比較，以確定接收到所述第一和第二信號的最一致版本的電路的裝置。
12.根據(jù)權利要求11所述的裝置，包括用于向所述多個電路中的每一個輸入所述第一二進制信號的第一版本和所述第一二進制信號的第二版本的裝置，所述第一二進制信號的第二版本相對于所述第一二進制信號的第一版本延遲了預定量。
13.一種用于檢測多個信號之間的延遲的時間延遲檢測裝置，該裝置包括可變延遲電路，用于將第一信號延遲預定的可變量；對經(jīng)延遲的第一信號進行響應，并對第二信號進行響應的裝置，用于從由不一致的時間間隔而間隔開的所述信號之一獲取多個事件，并使用所述事件來觸發(fā)對另一信號的抽樣；用于完成下述操作的裝置組合這些樣本，以獲得受到抽樣基本上與所抽樣信號對應于各個事件的部分一致的次數(shù)影響的值，改變所述預定延遲，并重復所述獲取和抽樣操作以獲得至少一個其它值，并且對這些值進行比較以選擇與最大一致性程度相關聯(lián)的延遲。
14.一種對象檢測裝置，其包括用于測量發(fā)送信號及其反射信號之間的延遲的裝置；根據(jù)權利要求10到13中的任何一個所述的裝置；以及用于根據(jù)所檢測的延遲來導出對象的距離的指示的裝置，該對象反射所述發(fā)送信號。
15.一種對象方位檢測裝置，其包括兩個傳感器，分別被設置用來檢測來自對象的信號；根據(jù)權利要求10到12中的任何一個所述的裝置，用于確定這些信號之間的延遲；以及用于根據(jù)所述延遲計算所述對象的方位的裝置。
16.一種對象定位裝置，其包括至少兩個根據(jù)權利要求15所述的對象方位檢測裝置。
全文摘要
信號處理電路。一種用于確定兩個信號之間的延遲的時間延遲測量裝置，其包括其后有處理電路的可變延遲電路。該處理電路從這些信號之一提取事件，并使用該事件對另一信號進行抽樣。組合這些樣本(例如通過求和或平均)來確定表示這兩個信號的一致性程度的值。對可變延遲的不同值重復該操作，以確定與最大一致性程度相關的延遲。該處理電路優(yōu)選地通過使用門電路來數(shù)字地進行操作，以在兩個信號的二進制轉換基本上同時發(fā)生并且為相同類型的情況下，使計數(shù)器的值以第一方式變化，而在該轉換基本上同時發(fā)生并且為相反類型的情況下，以第二方式進行改變。可以提供對不同延遲進行操作的多個處理電路，而不使用可變延遲電路。
文檔編號H03L7/06GK1696738SQ20051006935
公開日2005年11月16日 申請日期2005年5月13日 優(yōu)先權日2004年5月13日
發(fā)明者維斯瓦夫·耶日·紹納斯克 申請人:三菱電機株式會社