專利名稱：用于半導體裝置的編碼電路及使用其的冗余控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種編碼電路及使用其的冗余控制電路，具體而言，涉及c編碼一由冗余塊提供的局部修復信號(local repair signal)而產(chǎn)生整體信號的編碼電路。
背景技術(shù)：
通常，半導體裝置包括多種冗余塊以便提高其成品率。特定冗余塊根據(jù)將要修復的地址和輸入/輸出(I/O)信號而作用。在這期間，需要整體修復信號來表示芯片操作中修復模式的啟動。這種整體修復信號通過編碼由每個修復塊所提供的局部修復信號而產(chǎn)生。
圖1說明了一現(xiàn)有冗余電路中的編碼電路。
參看圖1，編碼電路包括第一至第十六NOR門(或非門)NO1至NO16，用于響應于第一至第三十二局部修復信號REP<0:31>中的兩個局部修復信號分別輸出第一至第十六邏輯信號；第一至第八與非門(NAND gate)NA1至NA8，用于接收自NOR門NO1至NO16輸出的第一至第十六邏輯信號，其中每一與非門接收第一至第十六邏輯信號中的兩個邏輯信號；第十七至第二十NOR門NO17至NO20，用于接收第一至第八與非門NA1至NA8的輸出信號，其中每一NOR門接收與非門NA1至NA8的輸出信號中的兩個邏輯信號；第九與第十與非門NA9與NA10，用于接收NOR門NO17至NO20的輸出信號，其中每一與非門接收NOR門NO17至NO20的輸出信號中的兩個邏輯信號；及第二十一NOR門NO21與反相器I1，通過接收與非門NA9與NA10的輸出信號來產(chǎn)生整體修復信號REDGEN。
在圖1所示的編碼電路中，當至少第一至第三十二局部修復信號REP<0:31>之一為邏輯高時，將整體修復信號設(shè)定為高以通知正在芯片中執(zhí)行冗余操作。
然而，由于現(xiàn)有使用的編碼電路塊的尺寸非常大，所以編碼電路塊在芯片中占據(jù)了大部分空間。尤其，當局部修復信號的數(shù)目隨冗余塊的數(shù)目的增加而增加時，用于編碼電路的區(qū)域可能以非線性急劇擴展。此外，由于局部修復信號必須傳至邏輯門進行五次邏輯組合以產(chǎn)生整體修復信號，因此現(xiàn)有編碼電路中從局部修復信號的提供至整體修復信號的產(chǎn)生，約需3ns的時間延遲，此延遲不利于提高冗余操作的處理速度。因此，在I/O信號產(chǎn)生中存在引起假信號(glitch signal)的問題。

發(fā)明內(nèi)容
本發(fā)明致力于半導體設(shè)備的編碼電路及使用其的冗余控制電路，其解決了上述問題且能夠通過采用具有共同編碼方案的編碼器來減少冗余電路所占據(jù)的面積，且通過使整體信號與I/O信號同時產(chǎn)生來消除不必要的假信號與時間延遲。
本發(fā)明的一方面在于提供半導體設(shè)備的編碼電路，其包括預充電節(jié)點；用于向預充電節(jié)點提供電源電壓的第一PMOS晶體管；并行連接于預充電節(jié)點與接地電壓之間的多個NMOS晶體管，其由多個外部信號驅(qū)動；及用于根據(jù)預充電節(jié)點的邏輯狀態(tài)來產(chǎn)生編碼信號的輸出電路。
本發(fā)明的另一方面在于提供半導體設(shè)備的編碼電路，其包括預充電節(jié)點；用于向預充電節(jié)點提供接地電壓的第100個NMOS晶體管；并行連接于預充電節(jié)點與電源電壓之間的多個PMOS晶體管，其由多個外部信號驅(qū)動；及用于根據(jù)預充電節(jié)點的邏輯狀態(tài)來產(chǎn)生編碼信號的輸出電路。
本發(fā)明也提供半導體設(shè)備的冗余控制電路，其包括用于根據(jù)地址信號與冗余啟用信號(redundancy enable signal)來產(chǎn)生局部冗余信號的多個修復地址選擇器；用于根據(jù)這些局部冗余信號來輸出待修復的I/O信息信號的多個修復I/O選擇器，其中每一個對應于修復地址選擇器；用于從I/O信息信號產(chǎn)生I/O信號的I/O解碼器；及編碼器，用于根據(jù)局部冗余信號，產(chǎn)生復位以啟動I/O信息信號，以及產(chǎn)生整體冗余信號(global redundancy signal)以通知冗余操作在芯片中啟動并控制I/O解碼器。


結(jié)合附圖參考隨后的描述可以得到對于本發(fā)明的更為完整的理解，其中圖1說明一現(xiàn)有冗余電路中的編碼電路；圖2為根據(jù)本發(fā)明的冗余控制電路的方塊圖；圖3為根據(jù)本發(fā)明的一實施例的編碼器的電路圖；及圖4為根據(jù)本發(fā)明的另一實施例的編碼器的電路圖。
具體實施例方式
將在下文參看附圖更詳細地描述本發(fā)明的優(yōu)選實施例。然而，本發(fā)明可具體化為不同形態(tài)而不必受此處陳述的實施例的限制來建構(gòu)。當然，提供這些實施例將使得本公開詳細且完整，且將對本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的范疇。整個說明書中相同數(shù)字代表相同組件。
圖2為根據(jù)本發(fā)明的冗余控制電路的方塊圖。
參看圖2，冗余控制電路包括多個修復地址選擇器100_1至100_M，用于根據(jù)地址信號Address及冗余啟用信號REDEN來產(chǎn)生局部冗余信號REP<1:M>；多個修復I/O選擇器200_1至200_M，用于根據(jù)修復地址選擇器100_1至100_M的局部冗余信號REP<1:M>來輸出用于修復的I/O信息信號IOBUS<0:3>，其中每一個對應于每一修復地址選擇器100_1至100_M；I/O解碼器300，用于通過解碼待修復的I/O信息信號IOBUS<0:3>來產(chǎn)生I/O信號IO<0:15>；及編碼器400，根據(jù)局部冗余信號REP<1:M>，產(chǎn)生復位信號RESET<0:3>以啟動I/O信息信號IOBUS<0:3>，及產(chǎn)生整體冗余信號REDGEN以通知冗余操作在芯片中啟動并控制I/O解碼器300。
現(xiàn)將描述上述構(gòu)成的冗余控制電路的操作。
當冗余啟用信號REDEN為邏輯高且向其輸入特殊地址Address時，對應于該特殊地址的局部冗余信號(例如，REP<1:M>之一)從其在修復地址選擇器100_1至100_M中所對應的修復地址選擇器以邏輯高電平產(chǎn)生。與特殊地址不對應的其它修復地址選擇器產(chǎn)生邏輯低的邏輯低局部冗余信號(例如，剩余的REP<1:M>)。分別充當修復地址選擇器100_1至100_M的輸出的局部冗余信號REP<1:M>中的每一個均用以操作多個冗余塊。
由于修復I/O選擇器200_1至200_M一一對應地連接至修復地址選擇器100_1至100_M，所以與邏輯低的邏輯高局部冗余信號(REP<1:M>之一)相對應的修復I/O選擇器(200_1至200_M之一)僅輸出存儲于其中的I/O信息。換言之，修復I/O選擇器200_1至200_M具有其特有的用于修復的I/O信息，且根據(jù)向其傳送的局部冗余信號REP<1:M>通過I/O總線(即IOBUS<0:3>)來輸出必須修復的I/O信息。舉例而言，若有必要修復I/O＝3，則I/O信息信號設(shè)定為0011(I/O總線<3:0>＝0011)。
I/O解碼器300由整體冗余信號REDGEN驅(qū)動，其解碼I/O信息信號IOBUS<0:3>且通過IO<15:0>輸出解碼的I/O信息信號以作為待修復的I/O信號IO<0:15>。
此外，當任一局部冗余信號REP<1:M>未被設(shè)定為邏輯高以調(diào)節(jié)非操作狀態(tài)時，編碼器400輸出邏輯低的整體冗余信號REDGEN以通知不存在冗余操作且其控制I/O解碼器300使其不作用。修復I/O選擇器200_1至200_M輸出復位信號RESET<0:3>以啟動I/O信息信號IOBUS<0:3>，修復I/O選擇器200_1至200_M的輸出全為邏輯低。換言之，邏輯低的復位信號RESET<0:3>施加至IO總線，以啟動I/O信息信號IOBUS<3:0>使其全為邏輯低電平。
另一方面，若根據(jù)當至少一個局部冗余信號REP<1:M>轉(zhuǎn)為邏輯高電平時啟用冗余操作，則整體冗余信號REDGEN以邏輯高電平輸出以通知此時冗余操作正在作用中，且其控制I/O解碼器300以使其可操作。而且，復位信號RESET<0:3>浮動(即未作用)，以允許I/O信息信號IOBUS<0:3>(修復I/O選擇器200_1至200_M的輸出)傳送至I/O解碼器300中。
圖3為根據(jù)本發(fā)明的優(yōu)選實施例的編碼器400的電路圖。
參看圖3，編碼器400包括預充電節(jié)點Q100；用于向預充電節(jié)點Q100提供電源電壓的第一PMOS晶體管P10；并行連接于預充電節(jié)點Q100與接地電壓之間且由多個外部信號驅(qū)動的多個NMOS晶體管410；及用于根據(jù)預充電節(jié)點Q100的邏輯狀態(tài)來輸出編碼信號REDGEN(即整體冗余信號)的輸出電路420。
現(xiàn)將更詳細地描述相對于上文引證的冗余控制電路的編碼器的結(jié)構(gòu)與操作。
編碼器400也包括用于根據(jù)預充電節(jié)點Q100的電壓狀態(tài)來產(chǎn)生復位信號RESET<0:3>以啟動I/O總線IOBUS<0:3>的復位電路430。復位電路430由連接于I/O總線IOBUS<0:3>(復位信號的輸出端)與接地電壓Vss之間的多個NMOS晶體管構(gòu)成且其通過預充電節(jié)點Q100的電壓狀態(tài)驅(qū)動。
局部冗余信號REP<1:M>(REP1至REPM)用作編碼器400的外部信號。多個NMOS晶體管410并行連接于預充電節(jié)點Q100與接地電壓Vss之間，其中將第一至第M個NMOS晶體管NT1至NTM(即多個NMOS晶體管410)建構(gòu)成由局部冗余信號REP<1:M>來對其每一個加以驅(qū)動。
輸出電路420依據(jù)預充電節(jié)點Q100的邏輯狀態(tài)來產(chǎn)生整體冗余信號REDGEN以作為其編碼信號。該輸出電路包括將預充電節(jié)點Q100的邏輯狀態(tài)轉(zhuǎn)換成整體冗余信號REDGEN的反相器110；及根據(jù)該整體冗余信號REDGEN向預充電節(jié)點Q100提供電源電壓Vcc的第二PMOS晶體管P20。
將結(jié)合冗余控制電路的操作來闡述前述建構(gòu)的編碼器的示例性操作。
當根據(jù)地址Address不存在冗余操作時，將施加至編碼器400的局部冗余信號REP<1:M>全部設(shè)定為邏輯低。因此，不開啟由局部冗余信號REP<1:M>控制的NMOS晶體管NT1至NTM。在此期間，通過第一PMOS晶體管P10將邏輯高信號施加至預充電節(jié)點Q100。
在預充電節(jié)點Q100處的邏輯高信號開啟復位電路430的NMOS晶體管NT10至NT40以輸出邏輯低的復位信號RESET<0:3>。復位信號RESET<0:3>重設(shè)全部I/O總線，使I/O信息信號IOBUS<0:3>變?yōu)檫壿嫷?。而且，作為電源電壓電平的預充電節(jié)點的邏輯高信號通過輸出電路420的反相器輸出為邏輯低的整體冗余信號REDGEN。根據(jù)邏輯低的整體冗余信號REDGEN，開啟第二PMOS晶體管P20，以向預充電節(jié)點Q100連續(xù)提供邏輯高電源電壓。
另外，當根據(jù)向其施加的地址Address啟用冗余操作時，至少一個局部冗余信號REP<1:M>(即REP1至REPM)變?yōu)檫壿嫺咝盘?。因此，開啟NMOS晶體管NT1至NTM中的至少一個。而且，通過第一PMOS晶體管P10來向預充電節(jié)點Q100提供電源電壓Vcc。
此處，若對NMOS晶體管NT1至NTM加以設(shè)計以使其電流操縱性能(current drivability)比第十PMOS晶體管P10更強，則通過第一PMOS晶體管P10來對預充電節(jié)點Q100充電的電源電壓Vcc通過NMOS晶體管NT1至NTM中的至少一個而連接至接地電壓Vss，且進而預充電節(jié)點Q100被放電至邏輯低的接地電壓。
預充電節(jié)點Q100的邏輯低信號未開啟NMOS晶體管NT10至NT40以進而使復位信號RESET<0:3>浮動。預充電節(jié)點Q100的邏輯低信號(即接地電壓電平)通過輸出電路420的反相器輸出為邏輯高的整體冗余信號REDGEN。根據(jù)邏輯高的整體冗余信號REDGEN，關(guān)閉第二PMOS晶體管P20以保持在接地電壓Vss上的預充電節(jié)點Q100為邏輯低。
依據(jù)模擬結(jié)果，若將第一PMOS晶體管P10設(shè)計成溝道寬度設(shè)計為3μm、溝道長度為1.5μm而NMOS晶體管NT1至NTM的溝道寬度為3μm、溝道長度為0.35μm，則在小于1ns的開關(guān)時間內(nèi)流過小于50μA的電流且產(chǎn)生整體冗余信號。
圖4為根據(jù)本發(fā)明的另一實施例的編碼器400的電路圖。
參看圖4，根據(jù)本發(fā)明的另一實施例的編碼器400包括預充電節(jié)點Q200；用于向預充電節(jié)點Q200提供接地電壓的第一NMOS晶體管NT100；并行連接于預充電節(jié)點Q200與電源電壓之間且由多個外部信號驅(qū)動的多個PMOS晶體管415；及用于根據(jù)預充電節(jié)點Q200的邏輯狀態(tài)來輸出編碼信號REDGEN(即整體冗余信號)的輸出電路425。
現(xiàn)將更詳細地描述相對于上文引證的冗余控制電路的編碼器的結(jié)構(gòu)與操作。
圖4中所示的編碼器也包括用于根據(jù)輸出電路425的預定控制信號來產(chǎn)生復位信號RESET<0:3>以啟動I/O總線IOBUS<0:3>的復位電路435。該復位電路435由連接于I/O總線IOBUS<0:3>(復位信號的輸出端)與接地電壓Vss之間且由輸出電路425的預定控制信號驅(qū)動的多個重設(shè)NMOS晶體管NT200至NT230構(gòu)成。
反向局部冗余信號REPb<1:M>(REPb1至REPbM)用作編碼器400的外部信號。多個PMOS晶體管415并行連接于預充電節(jié)點Q100與電源電壓Vcc之間，其中將第一至第M個PMOS晶體管P1至PM(即多個PMOS晶體管415)建構(gòu)成由反向局部冗余信號REPb<1:M>來對其每一個加以驅(qū)動。
輸出電路425依據(jù)預充電節(jié)點Q200的邏輯狀態(tài)來產(chǎn)生整體冗余信號REDGEN以作為其編碼信號。輸出電路425包括將預充電節(jié)點Q200的邏輯狀態(tài)轉(zhuǎn)換成預定控制信號的第一反相器I100；根據(jù)預定控制信號(即第一反相器I100的輸出)向預充電節(jié)點Q200提供電源電壓Vcc的PMOS晶體管P100；及將預充電節(jié)點Q200的反向邏輯狀態(tài)轉(zhuǎn)換成整體冗余信號REDGEN的第二反相器。
將結(jié)合冗余控制電路的操作來闡述前述建構(gòu)的編碼器的示例性操作。
當不存在根據(jù)地址Address的冗余操作時，施加至編碼器400的反向局部冗余信號REPb<1:M>全部設(shè)定為邏輯高。因此，由反向局部冗余信號REPb<1:M>控制的PMOS晶體管P1至PM不傳導。在此期間，通過第一NMOS晶體管NT100將邏輯低信號施加至預充電節(jié)點Q200。
在預充電節(jié)點Q200處的邏輯低信號通過第一反相器I100來產(chǎn)生為邏輯高控制信號。邏輯高控制信號通過第二反相器I200輸出為邏輯低的整體冗余信號REDGEN。在此期間，邏輯高控制信號開啟復位電路435的重設(shè)NMOS晶體管NT200至NT230以輸出邏輯低的復位信號RESET<0:3>。因此，復位信號RESET<0:3>重設(shè)全部I/O總線，使I/O信息信號IOBUS<0:3>變?yōu)檫壿嫷汀?br> 另外，當根據(jù)向其施加的地址Address啟用冗余操作時，至少一個反向局部冗余信號REPb<1:M>(即，REP1至REPM)變?yōu)檫壿嫷托盘枴Ｒ虼?，開啟PMOS晶體管P1至PM中的至少一個。
此處，需要區(qū)分PMOS晶體管P1至PM與NMOS晶體管NT100之間的電阻值，以通過調(diào)節(jié)其分壓效應來對預充電節(jié)點Q200施加邏輯高信號。
預充電節(jié)點Q200的邏輯高信號經(jīng)由第一反相器I100轉(zhuǎn)換成邏輯低的預定控制信號。邏輯低控制信號經(jīng)由第二反相器I200輸出為邏輯高的整體冗余信號REDGEN。在此期間，邏輯低控制信號開啟PMOS晶體管P100以向預充電節(jié)點Q200提供電源電壓Vcc，并且關(guān)閉重設(shè)NMOS晶體管NT200至NT230以使復位信號RESET<0:3>浮動。
如前文所述，本發(fā)明能夠減小僅包括多個NMOS晶體管、一PMOS晶體管及一反相器的編碼器(或編碼電路)的尺寸。而且，即使當外部信號的數(shù)量增加時，也可以通過方便地將電路體積擴大NMOS或PMOS晶體管的單個單元。此外，盡管由于由傳送多個邏輯狀態(tài)而導致的自外部信號的施加至編碼信號的輸出的時間延遲至少約為3，而使得現(xiàn)有方案在冗余操作中存在時間延遲的問題，但是本發(fā)明克服了此限制。另外，在現(xiàn)有技術(shù)中由于信號傳播的時間延遲而導致隨后的I/O解碼器中存在不當?shù)募傩盘?，而根?jù)本發(fā)明的編碼器由于其能夠編碼信號(即整體冗余信號)而沒有此時間延遲，所以能夠消除I/O解碼器的假信號。
總之，本發(fā)明能夠通過將多個外部信號連接至單個共同預充電節(jié)點來減小編碼電路(或編碼器)的尺寸，以輸出預定編碼信號。
此外，本發(fā)明防止自外部信號的施加至編碼信號的產(chǎn)生的時間延遲。
因此，本發(fā)明由于能夠防止冗余電路的整體冗余信號的產(chǎn)生中的時間延遲并進而阻止假信號的引入，所以其提高了芯片的效能。
盡管已結(jié)合在附圖中說明的本發(fā)明的實施例來描述本發(fā)明，但是本發(fā)明并不受限于此。本領(lǐng)域技術(shù)人員將了解在不背離本發(fā)明范疇及精神的情況下可對其進行各種替換、更改及改變。
權(quán)利要求
1.一種半導體設(shè)備的編碼電路，其包括一預充電節(jié)點；第一PMOS晶體管，其用于向該預充電節(jié)點提供一電源電壓；多個NMOS晶體管，其并行連接于該預充電節(jié)點與一接地電壓之間且由多個外部信號驅(qū)動；及一輸出電路，其用于根據(jù)該預充電節(jié)點的一邏輯狀態(tài)來產(chǎn)生一編碼信號。
2.如權(quán)利要求1所述的編碼電路，其中該輸出電路包括一反相器，其用于將該預充電節(jié)點的一邏輯狀態(tài)轉(zhuǎn)換成該編碼信號；及第二PMOS晶體管，其用于根據(jù)該編碼信號來向該預充電節(jié)點提供該電源電壓。
3.一種半導體設(shè)備的編碼電路，其包括一預充電節(jié)點；第一NMOS晶體管，其用于向該預充電節(jié)點提供一接地電壓；多個PMOS晶體管，其并行連接于該預充電節(jié)點與一電源電壓之間且由多個外部信號驅(qū)動；及一輸出電路，其用于根據(jù)該預充電節(jié)點的一邏輯狀態(tài)來產(chǎn)生一編碼信號。
4.如權(quán)利要求3所述的編碼電路，其中該輸出電路包括第一反相器，其用于將該預充電節(jié)點的一邏輯狀態(tài)轉(zhuǎn)換成一控制信號；第二反相器，其用于將該控制信號轉(zhuǎn)換成該編碼信號；及一PMOS晶體管，其用于根據(jù)該控制信號來向該預充電節(jié)點提供該電源電壓。
5.一種半導體設(shè)備的冗余控制電路，其包括多個修復地址選擇器，其用于根據(jù)一地址信號及一冗余啟用信號來產(chǎn)生局部冗余信號；多個修復I/O選擇器，其用于根據(jù)該局部冗余信號來輸出待修復的I/O信息信號，且這些修復I/O選擇器中每一個對應于這些修復地址選擇器；一I/O解碼器，其用于自這些I/O信息信號產(chǎn)生I/O信號；及一編碼器，其根據(jù)局部冗余信號，產(chǎn)生復位信號以啟動這些I/O信息信號，且用于產(chǎn)生一整體冗余信號以通知在一芯片中啟動一冗余操作并控制該I/O解碼器。
6.如權(quán)利要求5所述的冗余控制電路，其中該編碼器包括一預充電節(jié)點；一PMOS晶體管，其用于向該預充電節(jié)點提供一電源電壓；多個NMOS晶體管，其并行連接于該預充電節(jié)點與一接地電壓之間且由局部冗余信號驅(qū)動；一復位電路，其用于根據(jù)該預充電節(jié)點的一邏輯狀態(tài)來產(chǎn)生復位信號；及一輸出電路，其用于根據(jù)該預充電節(jié)點的一邏輯狀態(tài)來產(chǎn)生該整體冗余信號。
7.如權(quán)利要求5所述的冗余控制電路，其中該編碼器包括一預充電節(jié)點；第一NMOS晶體管，其用于向該預充電節(jié)點提供一接地電壓；多個PMOS晶體管，其并行連接于該預充電節(jié)點與一電源電壓之間且由局部冗余信號驅(qū)動；一輸出電路，其用于根據(jù)該預充電節(jié)點的一邏輯狀態(tài)來產(chǎn)生一預定控制信號及該整體冗余信號；及一復位電路，其用于根據(jù)該控制信號來產(chǎn)生復位信號。
全文摘要
本發(fā)明提供用于半導體設(shè)備的編碼電路及使用其的冗余控制電路，其中多個外部信號共同耦合至預充電節(jié)點以輸出預定編碼信號。根據(jù)此編碼電路，能夠減小編碼電路占據(jù)的面積且有利于防止自外部信號的施加至編碼信號的產(chǎn)生的時間延遲效應。另外，能夠減少由冗余電路的整體冗余信號(global redundancy signal)產(chǎn)生中的延遲而導致的假信號(glitch signal)的產(chǎn)生，以使得能夠改良半導體設(shè)備的性能。
文檔編號H03K19/0944GK1617260SQ20041005560
公開日2005年5月18日 申請日期2004年7月30日 優(yōu)先權(quán)日2003年11月11日
發(fā)明者樸榮洙 申請人:海力士半導體有限公司