專利名稱：配置有比特二進(jìn)制比率倍增器的雙二階數(shù)字濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種用于數(shù)字信號(hào)處理的濾波器電路結(jié)構(gòu)，尤其涉及一種在雙二階裝置中的二進(jìn)制比率倍增器(BRM)濾波器。
背景技術(shù)：
模擬-數(shù)字轉(zhuǎn)換器(ADCs)在所屬領(lǐng)域中已為人們所熟悉，并且其被配置為用于將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。Sigma-Delta(∑-Δ)轉(zhuǎn)換技術(shù)是一種低成本的ADC轉(zhuǎn)換方法，在轉(zhuǎn)換低帶寬輸入信號(hào)時(shí)，該技術(shù)可以提供高動(dòng)態(tài)范圍和靈活性。
為了獲得高質(zhì)量數(shù)字信號(hào)以作為AD轉(zhuǎn)換的結(jié)果，各種各樣的技術(shù)可被用于減少噪聲或誤差。例如，電子濾波器可用于分散轉(zhuǎn)換器的量化誤差或噪聲，使得該量化誤差或噪聲在感興趣的頻帶內(nèi)很低。過采樣(OverSampling)是另一種減小量化噪聲的方法，其在一個(gè)遠(yuǎn)高于尼奎斯特頻率(Nyquist Frequency，輸入信號(hào)帶寬的兩倍)的頻率下通過采樣輸入信號(hào)來實(shí)現(xiàn)。類似的，采樣抽取(Decimation)能減少輸入信號(hào)的采樣速率而不丟失信息。一種芯片內(nèi)(On-Chip)數(shù)字濾波器也能被用于根據(jù)一種特殊應(yīng)用的參數(shù)來衰減在感興趣的頻帶外部的信號(hào)和噪聲。
電子濾波器被設(shè)計(jì)為傳送一些范圍的信號(hào)頻率，而拒絕其它的信號(hào)頻率，也就是說，用于加重或“通過”某些頻率，而衰減或“禁止”其它的頻率。根據(jù)脈沖響應(yīng)是否包含有限的或無限數(shù)目的非零項(xiàng)，數(shù)字濾波器有兩種類型。一種有限脈沖響應(yīng)(FIR)濾波器能夠被設(shè)計(jì)為是線性相位的，該特征在于保證濾波器具有獨(dú)立于頻率的恒定群延遲。一種無限脈沖響應(yīng)(IIR)數(shù)字濾波器相比具有對(duì)應(yīng)頻率響應(yīng)的FIR濾波器用于實(shí)施時(shí)需要更少的計(jì)算。然而，IIR濾波器通常不能取得足夠的線性相位響應(yīng)，并且更容易受有限字長(zhǎng)效應(yīng)(Finite Word Length Effects)的影響，該有限字長(zhǎng)效應(yīng)可以導(dǎo)致舍入噪聲(Round-off Noise)、系數(shù)量化誤差(Coefficient Quantization Error)和溢出振蕩。另外，F(xiàn)I R濾波器需要更多的比特寬度，在實(shí)際中高達(dá)50比特，這對(duì)于一個(gè)電路來說是難于負(fù)擔(dān)的。“比特寬度(Bit Width)”指那些必須被并行處理的比特的寬度，并且是數(shù)字應(yīng)用中的“數(shù)據(jù)路徑寬度(Data Path Width)”。
因此，這就需要一種濾波器，其具有類似于FIR濾波器的精確性，而其要求很少的比特寬度。


本發(fā)明通過實(shí)例來說明，但并不限于附圖中的圖形。同樣的數(shù)字被用于在這些圖形中以指示相似的組件和/或特性。
圖1是根據(jù)本發(fā)明實(shí)施例的雙二階濾波器電路的示意圖；圖2是單比特二進(jìn)制比率倍增器(BRM)的框圖；圖3是用于說明圖2中的所述BRM的功能的流程圖；圖4是根據(jù)本發(fā)明實(shí)施例的配置有單比特二進(jìn)制比率倍增器的雙二階濾波器電路的示意圖；圖5是根據(jù)本發(fā)明的多比特二進(jìn)制比率倍增器的框圖；圖6是用于說明圖5中的多比特BRM的功能的流程圖；圖7是根據(jù)本發(fā)明實(shí)施例的配置有多比特二進(jìn)制比率倍增器的雙二階濾波器電路的結(jié)構(gòu)框圖。
具體實(shí)施例方式
本發(fā)明是指一種雙二階濾波器(a bi-quad filter)電路100，如圖1所示，其具有Sigma-Delta設(shè)備108、118、110和120，所述Sigma-Delta設(shè)備作為二進(jìn)制比率倍增器(BRMs，Binary Rate Multipliers)來工作。雙二階電路(bi-quad circuit)是一種有源的濾波器，其轉(zhuǎn)換功能包括在頻率變量中的二階分子和分母多項(xiàng)式的比率。與傳統(tǒng)雙二階濾波器電路不同，本發(fā)明提供一種雙二階濾波器，其配置有單比特BRM。在另一個(gè)實(shí)施例中，本發(fā)明進(jìn)一步提供一種配置有多比特BRM的雙二階濾波器。
與傳統(tǒng)的濾波器不同，根據(jù)本發(fā)明實(shí)施例的一種電路裝置，其提供與傳統(tǒng)FIR濾波器可比擬的精確度，并且其具有相當(dāng)少的比特寬度。通過所述電路，信號(hào)處理技術(shù)被用于表示輸入信號(hào)為一連串BRM的輸出狀態(tài)。在傳統(tǒng)的電路中，所述輸入被表示一種數(shù)字或模擬信號(hào)，其中所述的表示是在一個(gè)瞬時(shí)時(shí)間內(nèi)的。相反，根據(jù)本發(fā)明配置的電路在一個(gè)時(shí)間周期內(nèi)獲取一個(gè)平均值。
在實(shí)踐中，根據(jù)本發(fā)明的電路裝置只需要24比特或32比特?cái)?shù)據(jù)路徑寬度就可以在絕大多數(shù)應(yīng)用中表現(xiàn)得很好。根據(jù)本發(fā)明配置的電路提供一種簡(jiǎn)單而容易的方式，來使用物理上很小但高質(zhì)量的在時(shí)間常數(shù)為時(shí)鐘速率的一小部分上實(shí)現(xiàn)的濾波器。
如下描述的實(shí)例適合于音頻信號(hào)處理?？梢岳斫獾氖?，然而，這只是本發(fā)明一個(gè)用途的示例性說明，并且所述發(fā)明具有很大的應(yīng)用性。不背離本發(fā)明所述的精神與范圍，本發(fā)明適用于任何類型的數(shù)字信號(hào)處理技術(shù)，其包括但并不限于聲學(xué)的信號(hào)處理、圖像信號(hào)處理和多維(multi-dimensional)信號(hào)處理，這將被所屬領(lǐng)域的技術(shù)人員所理解，這被限制在附屬的權(quán)利要求及其等價(jià)范圍內(nèi)。
BRM是一種接受兩種輸入的設(shè)備，其中一種是頻率或?qū)⒈恍薷牡谋嚷瘦斎?；另一種輸入是一個(gè)數(shù)據(jù)字，其用來標(biāo)志被應(yīng)用于所述輸入比率的倍增器因子。例如，所述比率輸入可以是一個(gè)1Mhz的信號(hào)，并且所述因子輸入可以是一個(gè)數(shù)字，比如在8比特總線上表示的100，因此表示該因子為100/256。所述BRM的工作導(dǎo)致一個(gè)1Mhz*100/256或者大約390khz的輸出頻率。這樣的二進(jìn)制比率倍增設(shè)備是在現(xiàn)有技術(shù)中為人們所熟悉的。
然而，本發(fā)明進(jìn)一步提供擴(kuò)展所述BRM作為一個(gè)多比特BRM。一個(gè)普通類型的單比特BRM可以被構(gòu)建成為一個(gè)一階的模運(yùn)算Sigma-Delta調(diào)制器，下面將結(jié)合圖2和圖3來描述。在圖2中，描述了一個(gè)一階的Sigma-Delta調(diào)制器，并且其如同BRM一樣來工作。
現(xiàn)在參照?qǐng)D2，來說明一種BRM(或者等價(jià)地，如前面所描述的所述一階的模運(yùn)算Sigma-Delta調(diào)制器)。該BRM包括一個(gè)輸入202，用于接收一個(gè)輸入信號(hào)，以及一個(gè)輸出204，用于輸出一個(gè)二進(jìn)制比率信號(hào)。將輸入信號(hào)傳送到一個(gè)數(shù)字加法器206。加法器被連接到一個(gè)觸發(fā)器208，觸發(fā)器208被連接到一個(gè)時(shí)鐘210。加法器傳送一個(gè)輸出信號(hào)到觸發(fā)器的D輸入端212。該時(shí)鐘傳送一個(gè)具有預(yù)設(shè)定頻率的時(shí)鐘脈沖去觸發(fā)該觸發(fā)器的Q輸出總線214。隨后加法器將輸入信號(hào)與從所述觸發(fā)器的Q輸出總線214接收到的信號(hào)進(jìn)行相加，并輸出一個(gè)總和信號(hào)返回到所述觸發(fā)器的所述D輸入端212，以及輸出一個(gè)進(jìn)位輸出信號(hào)216到輸出端204。
參照?qǐng)D3，示出了一個(gè)流程圖，用于說明單比特BRM作為一個(gè)模運(yùn)算Sigma-Delta調(diào)制器應(yīng)用的功能。在步驟302，過程300開始。在步驟304中，加法器206(圖2)的輸出S被設(shè)置到一個(gè)初始狀態(tài)，S←S0。然后，步驟306查詢是否出現(xiàn)一個(gè)時(shí)鐘沿，其中所述時(shí)鐘沿觸發(fā)加法功能。如果沒有出現(xiàn)，將在步驟306中繼續(xù)等待。一旦所述時(shí)鐘沿出現(xiàn)，在步驟308中，將輸入信號(hào)加到加法器206的輸出S，而該加法器來自所述觸發(fā)器210。在步驟310中，存在一個(gè)是否所述加法器206已經(jīng)溢出的查詢。如果該加法器已經(jīng)溢出，則在步驟312中，設(shè)置輸出進(jìn)位比特，并且將輸出進(jìn)位信號(hào)傳送到輸出端204。如果加法器沒有溢出，那么，在步驟314中，清除該進(jìn)位輸出比特，并且進(jìn)位比特將不傳送到輸出端204。在兩種情況中的任一情況下，所述進(jìn)程返回到步驟306，并且在加法器恢復(fù)功能之前，等待下一個(gè)時(shí)鐘沿。
在操作中，如果到達(dá)加法器的總線寬度是8比特，那么，所述輸入N＝128(27)，導(dǎo)致該進(jìn)位輸出為交替的比特(0，1，0，10...)。因此，該輸出的密度為50％。隨N接近256時(shí)，所述密度趨近于100％。隨N接近0，所述密度趨近于0％。因此，所述BRM在某一比率的輸出是正比于時(shí)鐘頻率和輸入信號(hào)頻率的，或f＝(N/256)fclk。因此，該BRM的輸入產(chǎn)生了在輸出端的邏輯0和邏輯1數(shù)值的密度。該BRM產(chǎn)生一個(gè)單比特信號(hào)，其以BRM在時(shí)間上的連續(xù)態(tài)的形式來表示一個(gè)信號(hào)。
再次參照?qǐng)D2，將進(jìn)一步描述所述BRM的操作。將具有輸入212和輸出214的寄存器與加法器206連接。在每個(gè)時(shí)鐘周期，該寄存器將在總線214表示總線212的內(nèi)容。將總線212連接到加法器輸出，其產(chǎn)生一個(gè)輸入信號(hào)與來自觸發(fā)器Q輸出214的輸出信號(hào)的總和。這個(gè)輸出將假定總線214和輸入信號(hào)202的總和的數(shù)值。如果在相加過程中有任何溢出發(fā)生，一個(gè)進(jìn)位比特將被通過進(jìn)位輸出216傳送到輸出端204。
為了說明實(shí)際電路的工作過程的目的，可以假設(shè)，所述總線寬度214、212和202都是8比特寬。初始時(shí)，假定所述寄存器初始具有0，并且所述輸入總線202具有所述數(shù)字128。因此，觸發(fā)器輸入212也具有數(shù)字128，因?yàn)樗?14(所述寄存器輸出)和202(所述寄存器輸入)相加的結(jié)果。所述進(jìn)位輸出204在此時(shí)未被設(shè)置(它是0)，因?yàn)樵谝粋€(gè)8比特字中128和0的總和不會(huì)溢出。在下一個(gè)時(shí)鐘，總線214設(shè)定總線212的數(shù)值，并且因此212現(xiàn)在將不得不編碼為如前面時(shí)鐘的非0+128，而是編碼128+128＝256，因?yàn)?28現(xiàn)在是預(yù)設(shè)置在所述214總線的。然而，在一個(gè)8比特字中，256不能被編碼。因此，進(jìn)位輸出216將被設(shè)置，并且總線212將實(shí)際上擁有以256為模的總和的余數(shù)，因此，它將編碼0。進(jìn)位輸出204被設(shè)置的時(shí)間，它是邏輯1。在下一個(gè)時(shí)鐘信號(hào)，寄存器輸出214設(shè)定預(yù)設(shè)置在所述212總線的值為0，這樣，所述寄存器輸出214被返回到初始狀態(tài)，并且所述進(jìn)位輸出204不被設(shè)置，它是邏輯0。隨后的時(shí)鐘脈沖將導(dǎo)致進(jìn)位輸出產(chǎn)生序列01010...，因此，通過在所述總線202上應(yīng)用所述數(shù)字128，所述序列010101在所述進(jìn)位輸出204上被產(chǎn)生。如果所述輸入總線202被用于編碼所述數(shù)字64，所述進(jìn)位輸出的序列將為000100010001等。觀察這個(gè)操作，該電路產(chǎn)生一個(gè)輸出進(jìn)位信號(hào)到輸出204的比率，其正比于在輸入總線202上接收的輸入信號(hào)的數(shù)字。因而該設(shè)備可以作為一個(gè)二進(jìn)制比率倍增器來工作，并且輸出比率為Fclk*/N/256，其中Fclk是施加時(shí)鐘到寄存器的比率，并且N是在輸入總線202上的數(shù)字。
如圖2所示的設(shè)備已經(jīng)被描述為一個(gè)二進(jìn)制比率倍增器，其產(chǎn)生如單比特的輸出。其在操作上類似于一階Sigma-Delta(∑Δ)調(diào)制器。其可以被表征為作為模運(yùn)算設(shè)備實(shí)現(xiàn)的一階Sigma-Delta調(diào)制器。模運(yùn)算設(shè)備是一種數(shù)學(xué)運(yùn)算在有限總線寬度內(nèi)進(jìn)行，并且數(shù)學(xué)運(yùn)算的預(yù)期溢出被用作所執(zhí)行的運(yùn)算法則的一部分的一種設(shè)備。
為了便于理解，認(rèn)為該BRM設(shè)備正產(chǎn)生一個(gè)單比特的，其中所產(chǎn)生的單比特要么是邏輯高、要么是邏輯低(或，分別為數(shù)值1或0)。然而，花費(fèi)的高或低的百分比時(shí)間是正比于所述輸入數(shù)字的。例如，已經(jīng)觀察到，對(duì)于一個(gè)8比特的設(shè)備，128產(chǎn)生010101，64產(chǎn)生00010001等等。所述百分比時(shí)間(在所屬領(lǐng)域中被稱為占空比(Duty Cycle))是正比于所述輸入數(shù)字的。在根據(jù)本發(fā)明設(shè)計(jì)的一個(gè)電路中，將利用所述輸出比特的平均值是將被處理的感興趣的信號(hào)(signal of interest)的事實(shí)。然而，因?yàn)樾盘?hào)只有1比特，對(duì)于我們來說它是很容易獲得的，所需要的邏輯是很小的。在這個(gè)8比特的例子中，這種替換將被用于處理所述輸入字。
再次參照?qǐng)D1，說明了一種雙二階配置的濾波器100。根據(jù)本發(fā)明的一個(gè)實(shí)施例，濾波器100包括一個(gè)輸入102，一個(gè)輸出104，以及與Sigma-Delta設(shè)備108進(jìn)行通信的反饋回路106。該濾波器進(jìn)一步包括一個(gè)反饋回路106，其反饋一個(gè)來自Sigma-Delta設(shè)備110的輸出信號(hào)到一個(gè)輸入積分器114的反相輸入112。該輸入積分器的輸出信號(hào)隨后被傳送到Sigma-Delta設(shè)備118。隨后該信號(hào)與一個(gè)通過Sigma-Delta設(shè)備120反饋回來并進(jìn)入積分器124的反相輸入122的信號(hào)進(jìn)行積分。在操作中，一個(gè)輸入信號(hào)被饋入第一Sigma-Delta設(shè)備108，隨后，在配置有Sigma-Delta環(huán)路106的雙二階裝置內(nèi)被處理，并且最后在輸出端104進(jìn)行輸出。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到這個(gè)環(huán)路是一個(gè)二階的反饋回路，所述兩個(gè)積分器為114和124，整個(gè)的反饋操作將由所述Sigma-Delta設(shè)備110和一個(gè)由設(shè)備120提供的衰減項(xiàng)來執(zhí)行。下面將結(jié)合其它實(shí)施例的更詳細(xì)步驟討論這個(gè)處理過程。
參照?qǐng)D4，根據(jù)本發(fā)明的一個(gè)實(shí)施例，一個(gè)配置有圖2中的BRM的雙二階濾波器被顯示在圖中。所述濾波器400包括一個(gè)輸入401，一個(gè)參考時(shí)鐘402，一系列的單比特BRM處理單元404、406、408、410，以及兩個(gè)向上/向下計(jì)數(shù)器(Up/Down Counters)412、414。每一個(gè)BRM 404包括一個(gè)觸發(fā)器寄存器416和一個(gè)多比特加法器418。
輸入401被連接到單比特BRM處理單元404，其中在加法器418的輸入端接收到一個(gè)輸入信號(hào)。所述加法器輸出一個(gè)總和信號(hào)到所述觸發(fā)器416的所述D輸入端。根據(jù)從系統(tǒng)時(shí)鐘402收到的一個(gè)時(shí)鐘信號(hào)，觸發(fā)器在Q輸出端輸出一個(gè)輸出信號(hào)。來自觸發(fā)器的Q輸出端的輸出信號(hào)在加法器418中被與輸入信號(hào)相加。當(dāng)一個(gè)總和大于8比特時(shí)，將一個(gè)單比特進(jìn)位輸出信號(hào)輸出到向上/向下計(jì)數(shù)器412的上端口。一個(gè)參考時(shí)鐘信號(hào)輸入402對(duì)觸發(fā)器和向上/向下計(jì)數(shù)器406進(jìn)行定時(shí)。
向上/向下計(jì)數(shù)器412包括兩個(gè)輸入端，“上”輸入端420和“下”輸入端422、輸出端Q 428和時(shí)鐘輸入424?！吧稀陛斎攵?20和“下”輸入端422被連接到加法器的進(jìn)位輸出412。參考時(shí)鐘信號(hào)402在時(shí)鐘輸入424對(duì)向上/向下計(jì)數(shù)器412進(jìn)行定時(shí)。所述向上/向下計(jì)數(shù)器412在時(shí)鐘沿增加或減少如下表所示。

25對(duì)于一個(gè)給定的輸入，該Qn代表所述向上/向下計(jì)數(shù)器的輸出。如果所述輸出是Qn，則輸出保持不變。如果輸出是Qn+1，則所述輸出將增加。如果所述輸出是Qn-1，則所述輸出被減少。那么，舉例來說，如果所述計(jì)數(shù)器在“上”輸入端420和“下”輸入端422都收到一個(gè)邏輯低，則計(jì)數(shù)器406輸出Qn，也就是說，它將保持不變。如果在“上”輸入端420收到一個(gè)邏輯低而在“下”輸入端422收到一個(gè)邏輯高，則計(jì)數(shù)器輸出一個(gè)Qn-1，也就是說，它將從其原先的數(shù)值減少一個(gè)計(jì)數(shù)，則它現(xiàn)在是比Qn少一個(gè)比特。如果在“上”輸入端420收到一個(gè)邏輯高而在“下”輸入端422收到一個(gè)邏輯低，計(jì)數(shù)器輸出Qn+1，也就是說，它從原來的數(shù)值增加一個(gè)計(jì)數(shù)。如果在“上”輸入端420和“下”輸入端422都收到一個(gè)邏輯高，則計(jì)數(shù)器輸出Qn+1。
在操作中，第一BRM 404在加法器的輸入端A從輸入401接收一個(gè)輸入信號(hào)，其中輸入信號(hào)被與觸發(fā)器輸出Q相加。所述總和輸出被輸入返回進(jìn)入觸發(fā)器的輸入端D，其中它被根據(jù)系統(tǒng)時(shí)鐘402進(jìn)行反轉(zhuǎn)。隨著數(shù)值通過所述加法器和所述觸發(fā)器進(jìn)行循環(huán)，如果總和超過8比特，則進(jìn)位輸出被傳送到計(jì)數(shù)器412。
所述過程類似地在BRM 406中被重復(fù)，其中計(jì)數(shù)器412的輸出Q 428被傳送到加法器的輸入端A，并且被與觸發(fā)器432的輸出Q進(jìn)行相加。而總和被輸入到觸發(fā)器的輸入端D，并且所述循環(huán)繼續(xù)根據(jù)所述時(shí)鐘輸入434進(jìn)行循環(huán)，其從參考時(shí)鐘輸入402接收一個(gè)時(shí)鐘信號(hào)。當(dāng)總和超過8比特時(shí)，設(shè)置一個(gè)進(jìn)位，其用于通過進(jìn)位輸出436發(fā)送一個(gè)進(jìn)位信號(hào)C0到計(jì)數(shù)器414的“上”輸入端。計(jì)數(shù)器414根據(jù)與如上所討論的計(jì)數(shù)器412相同的輸入方案進(jìn)行操作。計(jì)數(shù)器414的輸出被輸入到第三BRM 408。而第三BRM 408接收計(jì)數(shù)器414的Q輸出作為一個(gè)到加法器438的輸入，并且將輸入信號(hào)與觸發(fā)器440的D輸入進(jìn)行相加。當(dāng)BRM 408的循環(huán)，且總和超過8比特時(shí)，將輸出進(jìn)位C0442傳送到計(jì)數(shù)器414的Dn輸入端。類似地，第四BRM 410接收計(jì)數(shù)器414的輸出Q，將其輸入到加法器444的A輸入端，并且將其與觸發(fā)器446的Q輸出進(jìn)行相加。所述D輸入端從加法器444接收所述總和s，其中它被根據(jù)一個(gè)參考時(shí)鐘CLK進(jìn)行反轉(zhuǎn)，并且將Q輸出在加法器444中與輸入A相加。當(dāng)總和超過8比特時(shí)，將一個(gè)進(jìn)位信號(hào)(在輸出端448的C0)傳送到計(jì)數(shù)器412的Dn輸入端422。因此，圖4說明了圖1所示的雙二階電路的一個(gè)實(shí)施例，其中所述Sigma-Delta設(shè)備為單比特BRM。時(shí)鐘輸入線450對(duì)觸發(fā)器440、446進(jìn)行定時(shí)，并且可以與系統(tǒng)時(shí)鐘進(jìn)行綁定。因此，輸入端401對(duì)應(yīng)于在輸出端的邏輯0和邏輯1的密度，其是計(jì)數(shù)器414的所述輸出Q。通過所述電路，信號(hào)處理技術(shù)被用于表示輸入信號(hào)為BRM輸出狀態(tài)的一個(gè)延續(xù)(Succession)。
再次參照?qǐng)D1，根據(jù)本發(fā)明的一個(gè)實(shí)施例，將說明一個(gè)配置有多比特二進(jìn)制比率倍增器的雙二階電路的示意圖。圖1中的雙二階電路裝置100對(duì)圖4中的所述雙二階部分來說，是一個(gè)可以替換的實(shí)施例。在操作中，一個(gè)信號(hào)X在輸入端102被接收。
所述積分器114和124組成了一個(gè)環(huán)路，其被包括所述Sigma-Delta設(shè)備108的所述反饋路徑所衰減。定義第一個(gè)k＝2m-n·fclk用于每一個(gè)Sigma-Delta設(shè)備，其中n是積分器中比特的數(shù)目，并且m為所述Sigma-Delta設(shè)備的所述輸出中的比特的數(shù)目。給定這個(gè)k的定義，并且假定a表示在所述第一積分器的輸出，而s為導(dǎo)數(shù)算子，那么s·y＝k3·a-k1·y和s·a＝k2·x-k2·y在a被替代用于第二個(gè)方程中后s2y+s·k1·y+k2·k3·y＝k2·k3·x從而，所述傳遞函數(shù)的分母為s2+s·k1+k2·k3其通過與所述二階傳輸特性的所述w、q的形式進(jìn)行比較s2+s·wq+w2]]>表明其q＝w/k1，w=k2·k3]]>再次根據(jù)m，則w、q為w=2m2·2m32n·fclk]]>或w＝2[(m2+m3)/2]-n·fclkq=2m2·2m32m1]]>或q＝2[(m2+m3)/2]-m1m1、m2和m3是約束的，并且必須是小于n的整數(shù)，所以，在給定w和q的情況下導(dǎo)出m的方法，將不必非常精確，但必須找到一個(gè)接近理想值的整數(shù)。值得指出的是，通過定義wf＝w/fclk，w可以方便的被表示為fclk的一個(gè)分?jǐn)?shù)(a fraction of fclk)。
接下來的示例LISP代碼將說明這個(gè)wf定義的應(yīng)用，以及被配置為利用一種嘗試性的探試來找到合適的m值(defun bi-quad-m1-m2-m3(Wf Q N)(let*((wlog-term(round(*2(+N (log Wf 2)))))(m2(floor wlog-term 2))(m3(ceiling wlog-term 2))(m1(ceiling(-(*0.5(+m2m3))(log Q 2))))(achieved-w(expt 2(-(*0.5(+m2m3))N)))(achieved-q(expt 2(-(*0.5(+m2m3))m1)))(values m1 m2 m3 achieved-w achieved-q)))通過為m2設(shè)定基數(shù)(floor)及為m3設(shè)定高限(ceiling)，這些數(shù)值中的誤差將不會(huì)被積累，并且(m2+m3)/2將會(huì)更接近于理想值。在可取得的m1的選擇中，所述在其一端的探試偏差另外將通過應(yīng)用設(shè)高限函數(shù)(Ceiling Function，其第二自變量默認(rèn)為1)，來減少作為結(jié)果極對(duì)的q值。
在本發(fā)明的一個(gè)可替換的實(shí)施例中，一種附加的在BRM和Sigma-Delta調(diào)制器之間的對(duì)應(yīng)關(guān)系可以被探索即，一個(gè)一階的多輸出級(jí)的Sigma-Delta調(diào)制器也可以被認(rèn)為是一個(gè)BRM。根據(jù)本發(fā)明，所述BRM沒有編碼0或1的單比特輸出，但是多比特輸出卻可以編碼0或1。例如，一個(gè)BRM可以被配置為用于處理4比特，允許一種16種幾率中的1的編碼。這個(gè)多比特BRM也可以被用在前面所討論的所述雙二階濾波器中，用于代替所述的單比特BRM。這將在數(shù)字濾波器的設(shè)計(jì)中，再提供一種優(yōu)勢(shì)。該多比特BRM可以被利用，因?yàn)樗婕暗臅r(shí)間常數(shù)將相對(duì)于時(shí)鐘變得更高。
現(xiàn)在參照?qǐng)D5，將說明一個(gè)多比特BRM 500的例子。所有組件包括系統(tǒng)時(shí)鐘CLK，其可以被統(tǒng)一地一起定時(shí)，或分別依賴于具體應(yīng)用來定時(shí)。以下描述假定它們是被一起定時(shí)的。該電路被配置為接收一個(gè)16比特的輸入502，并且在輸出端504接收一個(gè)9比特的輸出。BRM 500被作為一個(gè)16比特的裝置來說明。然而，這個(gè)比特大小僅僅是示例性的，并且所屬技術(shù)領(lǐng)域的人員將認(rèn)識(shí)到各種不同的比特?cái)?shù)都可以用于來配置這種電路。所述輸入信號(hào)被接收，并且在節(jié)點(diǎn)503被分開。第一子字節(jié)部分，即高的9比特506被送到加法器507。第二子字節(jié)部分，即低的7比特508被饋入所述單比特BRM電路505，如同上面討論的圖2中所述的BRM電路200。在一個(gè)優(yōu)選的實(shí)施例中，被發(fā)送到所述加法器507的最高有效位(所述輸入字的部分A)被用于與任何來自加法器510的進(jìn)位輸出進(jìn)行合并。并且，部分B取自所述輸入字中最低有效位。在數(shù)學(xué)術(shù)語上，A是基數(shù)(floor)(輸入，N)或A＝(輸入＞＞N)，而B是余數(shù)(residue)(輸入，N)，或B＝Modulus(輸入，M)。來自所述BRM電路505的進(jìn)位輸出被利用加法器507與所述高的9比特相加。單比特BRM電路505的操作類似于圖2中的BRM 200。而加法器510被連接到D型觸發(fā)器512，該觸發(fā)器被時(shí)鐘電路514定時(shí)，并且其具有一個(gè)D輸入端518和一個(gè)Q輸出端516。該加法器輸入520包括較低的7比特508，其被與觸發(fā)器的7比特輸出Q516相加。所述BRM的進(jìn)位輸出522隨后被與加法器507中的高9比特506相加。而多比特BRM可以在一個(gè)雙二階濾波器內(nèi)進(jìn)行配置，類似于上面所討論的那些濾波器，作為所述多比特BRM的連續(xù)狀態(tài)，操作在參考時(shí)鐘的較大的分?jǐn)?shù)(fraction)，其中在一個(gè)給定的時(shí)間內(nèi)，更多比特被處理。在工作中，如果單比特BRM輸出是0，那么高的9比特導(dǎo)致該輸出。如果單比特BRM輸出是1，那么高比特將被增加1。因此，該9輸出比特與較低比特中的所述分?jǐn)?shù)成比例地在M和M+1之間抖動(dòng)。
參照?qǐng)D6，描述一個(gè)用于說明多比特BRM功能的流程圖600。初始地，所述輸入字如上所討論地被分開，其中比特的第一子字節(jié)部分被發(fā)送到加法器507，而第二子字節(jié)部分被發(fā)送到加法器510。在單比特BRM電路中，其是多比特BRM的一個(gè)子電路505，所述流程開始于步驟602，并且在步驟604中，所述加法器510(圖5)的輸出S被設(shè)置在一個(gè)初始狀態(tài)，S←S0。然后，步驟606查詢是否有一個(gè)時(shí)鐘沿出現(xiàn)，其中所述時(shí)鐘沿觸發(fā)所述的加法功能。如果沒有出現(xiàn)，將繼續(xù)在步驟606中進(jìn)行等待。一旦所述時(shí)鐘沿出現(xiàn)，在步驟608中，所述輸入信號(hào)的子字節(jié)部分被加到加法器510的所述輸出S(其由所述觸發(fā)器512處獲得)。在步驟610中，存在一個(gè)是否加法器510已經(jīng)溢出的查詢。如果其已經(jīng)溢出，在步驟612中，該輸出被設(shè)置為A+1，其是輸入字的所述第一子字節(jié)部分與來自進(jìn)位輸出522的進(jìn)位比特的總和，并且一個(gè)輸出進(jìn)位信號(hào)被傳送到輸出端504。如果所述加法器還沒有溢出，那么，在步驟314中，所述進(jìn)位輸出被清除，并且進(jìn)位不被傳送到加法器507。那么，該輸出僅為A，或?yàn)檩斎胱值牡谝蛔幼止?jié)部分。在以上兩種情況中的任一情況，所述流程返回到步驟506并在加法器恢復(fù)功能前，等待下一個(gè)時(shí)鐘沿。
多比特電路可以被用在圖1所示的電路中，作為所述Sigma-Delta設(shè)備。圖7說明了這樣電路的一個(gè)例子。參照?qǐng)D7，另一個(gè)圖1所述雙二階電路的實(shí)施例，其配置有多比特BRM，比如在圖7中被說明的以及如上所討論的BRM，將被予以說明。命名法則被設(shè)置為對(duì)應(yīng)圖1中的命名法則，用于強(qiáng)調(diào)具有不同組件的類似裝置。每一個(gè)在圖7中被說明的所述Sigma-Delta設(shè)備被作為多比特BRM來進(jìn)行說明，比如，如圖7和以上所討論的，每一個(gè)被說明的積分器都配置有第一積分器加法器702，第二積分器加法器704，和積分器觸發(fā)器706。該積分器被配置為接受兩種輸入，并且利用加法器702將兩者進(jìn)行相加在一起。觸發(fā)器706在其D輸入端接收來自第二加法器704的一個(gè)輸出信號(hào)，并且根據(jù)時(shí)鐘(CLK)的輸入而輸出一個(gè)觸發(fā)Q輸出。這個(gè)Q輸出隨后被輸入到所述第二加法器704，并且與來自所述第一加法器702的輸出信號(hào)相加。
該雙二階電路700作為一個(gè)16比特裝置而被說明。然而，這個(gè)比特大小只是示例性的，并且所述領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到各種比特?cái)?shù)字都可以被用于配置這樣一個(gè)電路。根據(jù)本發(fā)明的一個(gè)實(shí)施例，濾波器700包括輸入102’，其被配置為接收多比特?cái)?shù)字輸入信號(hào)；輸出端104’，其被配置為輸出多比特輸出信號(hào)；以及反饋回路106’，其與第一BRM 108’進(jìn)行通信。該濾波器進(jìn)一步包括一個(gè)反饋回路106’，其反饋來自第四BRM110’的輸出信號(hào)至第一積分器114’的反相輸入112’。然后，將該輸入積分器的輸出傳送到所述第二BRM 118’。所述信號(hào)隨后與一個(gè)信號(hào)進(jìn)行積分，該信號(hào)是被反饋通過第三BRM 120’進(jìn)入反相輸入122’進(jìn)入第二積分器124’的。在操作中，輸入信號(hào)被反饋進(jìn)入第一Sigma-Delta設(shè)備108’，然后被在配置有Sigma-Delta環(huán)路106’的雙二階裝置中進(jìn)行處理，并且最后在輸出端104’輸出。本領(lǐng)域的技術(shù)人員將可以認(rèn)識(shí)到這個(gè)環(huán)路是一個(gè)二階反饋回路，其中所述兩個(gè)積分器是114’和124’，整個(gè)的反饋操作由所述第四BRM 110’來實(shí)現(xiàn)，并且由第三BRM 120’提供一個(gè)衰減項(xiàng)。
因此，多比特BRM被配置為一個(gè)雙二階濾波器，其中通過電路進(jìn)行處理的信號(hào)被表示為多比特BRM的連續(xù)態(tài)，其中，相比于單比特BRM，它們工作在所述參考時(shí)鐘的一個(gè)較大的分?jǐn)?shù)中，并且在給定的時(shí)間內(nèi)，更多的比特被處理。
本發(fā)明參照一個(gè)雙二階電路被進(jìn)行了描述，其使用Sigma-Delta設(shè)備作為到積分器的輸入，并且也被描述作為一個(gè)多比特BRM，其可以被用于替換所述的Sigma-Delta設(shè)備。這將被所屬領(lǐng)域的技術(shù)人員所理解，然而，本發(fā)明具有更廣泛的應(yīng)用。其它的實(shí)施例也可以根據(jù)本發(fā)明進(jìn)行實(shí)施而未背離本發(fā)明的精神和范圍的情況下，所述范圍將根據(jù)后面的權(quán)利要求和它們等價(jià)的要求內(nèi)進(jìn)行解釋。
權(quán)利要求
1.一種雙二階濾波器電路，包括輸入端，用于接收輸入信號(hào)；至少一個(gè)二進(jìn)制比率倍增器(BRM)，其被配置為接收并轉(zhuǎn)換所述輸入信號(hào)為二進(jìn)制比率信號(hào)；以及，輸出端，用于輸出所述二進(jìn)制比率信號(hào)。
2.如權(quán)利要求1所述的電路，其中所述至少一個(gè)BRM是單比特BRM。
3.如權(quán)利要求1所述的電路，其中所述至少一個(gè)BRM是多比特BRM。
4.如權(quán)利要求1所述的電路，進(jìn)一步包括第一BRM，其被配置為接收輸入信號(hào)并輸出二進(jìn)制比率信號(hào)；第一積分器，其被配置為從所述第一BRM接收輸出信號(hào)，并輸出第一積分信號(hào)；第二BRM，其被配置為從第一積分器接收第一積分信號(hào)，并輸出第二二進(jìn)制比率信號(hào)；第二積分器，其被配置為從第二BRM接收第二二進(jìn)制比率信號(hào)，并輸出第二積分信號(hào)；第三BRM，其被配置為從第二積分器接收第二積分信號(hào)，以及輸出第三二進(jìn)制比率信號(hào)，其中所述第二積分器被配置為從第三BRM接收第三二進(jìn)制比率信號(hào)，以及將其與來自第二BRM的第二二進(jìn)制比率信號(hào)一起進(jìn)行處理；第四BRM，其被配置為接收來自第二積分器的第二積分信號(hào)，并輸出一個(gè)第四二進(jìn)制比率信號(hào)，其中該第一積分器被配置為接收來自所述第四BRM的第四二進(jìn)制比率信號(hào)，以及將其與來自第一BRM的第一二進(jìn)制比率信號(hào)一起進(jìn)行處理。
5.如權(quán)利要求2所述的電路，其中所述單比特BRM包括多比特加法器，其包括第一端口，用于接收輸入信號(hào)；第二端口、第三端口和第四端口，用于輸出單比特進(jìn)位輸出信號(hào)；寄存器，其連接到所述多比特加法器的第二端口和第三端口；以及單比特進(jìn)位輸出，用于輸出來自多比特加法器的第四端口的單比特進(jìn)位輸出信號(hào)，所述多比特加法器被連接到所述數(shù)字計(jì)數(shù)器。
6.如權(quán)利要求2所述的電路，其中第一積分器包括第一反相器，其被配置為用于反相第四二進(jìn)制比率信號(hào)。
7.如權(quán)利要求2所述的電路，其中第二積分器包括第二反相器，其被配置為用于反相第三二進(jìn)制比率信號(hào)。
8.如權(quán)利要求2所述的電路，其中所述單比特BRM包括輸入端，其被配置為接收數(shù)字輸入信號(hào)；輸出端，其被配置為輸出二進(jìn)制比率信號(hào)；第一加法器，其被配置為接收來自輸入信號(hào)的比特的第一部分，以及將兩個(gè)信號(hào)相加，并輸出一個(gè)總和輸出信號(hào)和一個(gè)進(jìn)位輸出信號(hào)；以及，觸發(fā)器電路，其被配置為響應(yīng)從第一加法器接收的總和信號(hào)而輸出觸發(fā)輸出，其中所述第一加法器進(jìn)一步被配置為用于將觸發(fā)輸出與所述輸入信號(hào)的第一部分相加。
9.一種雙二階濾波器電路，包括輸入端，用于接收一個(gè)輸入信號(hào)；至少一個(gè)二進(jìn)制比率倍增器(BRM)，其被配置為用于接收和轉(zhuǎn)換數(shù)字信號(hào)為二進(jìn)制比率信號(hào)；多個(gè)積分器，其被配置為在至少一個(gè)反饋回路中以產(chǎn)生濾波的數(shù)字信號(hào)，其中到每個(gè)積分器的每個(gè)輸入由一個(gè)BRM來接收；以及輸出端，用于輸出二進(jìn)制比率信號(hào)。
10.如權(quán)利要求3所述的電路，其中在所述多比特BRM中包括第一加法器，其被配置為用于接收來自輸入信號(hào)的比特的第一部分，用于將兩個(gè)信號(hào)相加，以及用于輸出總和輸出信號(hào)和進(jìn)位輸出信號(hào)；觸發(fā)器電路，其被配置為用于響應(yīng)于從所述第一加法器接收的總和信號(hào)來輸出觸發(fā)輸出，其中所述第一加法器被進(jìn)一步配置為將所述觸發(fā)輸出與所述輸入信號(hào)的第一部分進(jìn)行相加；以及第二加法器，其被配置為將來自所述第一加法器的進(jìn)位輸出信號(hào)與輸入信號(hào)的第二部分相加，以及用于輸出二進(jìn)制比率信號(hào)。
11.一種多比特BRM，包括輸入端，其被配置為接收數(shù)字輸入信號(hào)；輸出端，其被配置為輸出二進(jìn)制比率信號(hào)；第一加法器，其被配置為接收來自輸入信號(hào)的比特的第一部分，用于將兩個(gè)信號(hào)相加，以及用于輸出總和輸出信號(hào)和進(jìn)位輸出信號(hào)；觸發(fā)器電路，其被配置為用于響應(yīng)于從第一加法器接收的總和信號(hào)來輸出觸發(fā)輸出，其中第一加法器被進(jìn)一步配置為將所述觸發(fā)輸出和所述輸入信號(hào)的第一部分相加；以及第二加法器，其被配置為將來自第一加法器的進(jìn)位輸出信號(hào)與輸入信號(hào)的第二部分進(jìn)行相加，并用于輸出二進(jìn)制比率信號(hào)。
全文摘要
本發(fā)明提出了一種配置有操作為二進(jìn)制比率倍增器(BRM)(200)的sigma－delta設(shè)備(108，110，118)的雙二階濾波器電路(100)。不同于傳統(tǒng)的雙二階濾波器電路(100)，本發(fā)明提供一種配置有單比特BRM(200)的雙二階濾波器(100)。在另一個(gè)實(shí)施例中，本發(fā)明還提供一種配置有多比特BRM的雙二階濾波器電路(100)。
文檔編號(hào)H03M7/34GK1771665SQ03826449
公開日2006年5月10日 申請(qǐng)日期2003年6月2日 優(yōu)先權(quán)日2003年3月28日
發(fā)明者安德魯·馬丁·麥林森 申請(qǐng)人:Ess科技有限公司