專利名稱：用于自適應(yīng)調(diào)節(jié)數(shù)據(jù)接收器的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及如存儲設(shè)備的集成電路設(shè)備。更具體而言，本發(fā)明涉及用于調(diào)節(jié)用在集成電路設(shè)備中的數(shù)據(jù)接收器參數(shù)的系統(tǒng)與方法。
背景技術(shù)：
集成電路設(shè)備很長時間以來都是很多種應(yīng)用的基本組成部件。集成電路一種最大的應(yīng)用是在數(shù)字計算機領(lǐng)域，其中小形體尺寸集成電路的開發(fā)允許操作數(shù)字計算機中更大的容量和更大的靈活性。特別地，集成電路的發(fā)展提供了增加的存儲容量及不同類型的存儲設(shè)備。一種這樣的設(shè)備是雙倍數(shù)據(jù)速率動態(tài)隨機存取存儲器，稱為DDR DRAM。
不象只在時鐘信號的上升邊緣傳輸數(shù)據(jù)的傳統(tǒng)SDRAM，DDR DRAM在時鐘信號的上升和下降邊緣都傳輸數(shù)據(jù)。在運行中，DDR及類似的存儲設(shè)備利用差動信號作為設(shè)備數(shù)據(jù)包時鐘引線上的時鐘信號。為這些時鐘信號發(fā)差動信號降低了對共模電壓的敏感性，從而能夠產(chǎn)生穩(wěn)定的內(nèi)部定時基準。一般地，差動信號提供良好的信號完整性，根據(jù)該信號可以建立能在內(nèi)部維持良好工作循環(huán)性能的平衡接收器。但是，對于在設(shè)備數(shù)據(jù)引線上輸入的數(shù)據(jù)信號，DDR及類似的存儲設(shè)備利用發(fā)非差動信號。將接收到的數(shù)據(jù)信號與由系統(tǒng)提供的電壓基準電壓進行比較。不對接收到的數(shù)據(jù)信號發(fā)差動信號引入了對共模信號電壓和基準電壓電平的敏感性。因此，當發(fā)信號電平不合乎理想時，所接收到的數(shù)據(jù)信號相對于所接收到時鐘信號呈現(xiàn)出時滯。
非差動信號及其對系統(tǒng)電壓基準VREF的敏感性可能會導致數(shù)據(jù)信號偏移，這就需要在建立用于如存儲設(shè)備的應(yīng)用中的接收器時有一些折衷。這些設(shè)計折衷的結(jié)果就是捕捉后的內(nèi)部信號通常沒有與系統(tǒng)時鐘信號相同的工作循環(huán)完整性。這種工作循環(huán)完整性的降低可能是由于幾種原因。由于p-型通道設(shè)備與n-型通道設(shè)備之間驅(qū)動強度的變化，因此存儲緩沖中的不平衡可能出現(xiàn)在晶片處理的過程中，其中驅(qū)動強度可以隨晶片而變化。p/n驅(qū)動強度比總是不能象初始設(shè)計的那樣平衡。當相對于VREF檢驗所接收到的數(shù)據(jù)信號時，這種來自設(shè)計的變化是一個因素。
數(shù)據(jù)信號是相對于數(shù)據(jù)接收器的斷路點進行檢驗的。斷路點本質(zhì)上就是躍遷點或躍遷閾值，在這個點數(shù)據(jù)接收器從1變到0，即當輸入從一個電平變到另一個電平時輸出從一個電平變到另一個電平的點。理想地，斷路點應(yīng)當精確地等于VREF。當所接收到的數(shù)據(jù)信號躍遷通過由VREF表示的電壓電平時，接收器的輸出將從一個狀態(tài)變到另一個狀態(tài)。因此，數(shù)據(jù)信號是利用p-型和n-型設(shè)備元件相對于數(shù)據(jù)接收器電路中的VREF電平進行檢驗的。由于p/n驅(qū)動強度比的設(shè)計不平衡，因此斷路點可以稍微偏離VREF。從而，有可能發(fā)生工作循環(huán)中的不平衡，或者數(shù)據(jù)信號及數(shù)據(jù)緩沖的上升與下降時間有可能不象期望的那樣匹配。所以有可能出現(xiàn)關(guān)于所接收時鐘信號的一些時滯。于是，通常當數(shù)據(jù)從數(shù)據(jù)接收器發(fā)送到數(shù)據(jù)鎖存器時，出現(xiàn)在數(shù)據(jù)接收器中的任何類型的時滯都轉(zhuǎn)化為裝配與占用定時問題。
通常，VREF設(shè)為電源一半的基準電壓。如果數(shù)據(jù)信號從VSS向VDD漂移，則VREF應(yīng)當是(VDD-VSS)/2。VREF的理想電平是精確地處于信號漂移的中心。如果VREF沒有處于信號漂移的中心，則來自數(shù)據(jù)接收器的輸出工作循環(huán)可能會受到影響。此外，在高速設(shè)備中，輸入到接收器的任何VREF噪聲都可能會影響輸出信號的定時。在高速設(shè)備中，設(shè)計意圖是要保證確定的裝配和占用時間，從而在時鐘躍遷的地方進行測量，在數(shù)據(jù)必須在時鐘躍遷發(fā)生之前躍遷和固定的地方有確定的裝配時間需求。頻率越高，裝配和占用時間越少，因此在芯片上造成的任何設(shè)計誤差或偏差都將對裝配和占用時間有不利的影響。除了盡可能精確地制造集成電路，還需要對集成電路晶體管中的不平衡進行校正，及對VREF信號中的DC偏移進行校正。
一般地，一旦集成電路制造完畢，就不能在經(jīng)過加工的集成電路的運行過程中對數(shù)據(jù)信號偏移和時滯進行校正。一個涉及相對于一致時鐘信號調(diào)整數(shù)字信號定時偏移的問題在編號為6,029,250、標題為“Methodand Apparatus for Adaptively Adjusting the Timing Offset Betweena Clock Signal and Digital Signals Transmitted Coincident withthat Clock Signal，and Memory Device and System Using the Same”并轉(zhuǎn)讓給本發(fā)明受讓人的美國專利中提出。在以上專利中，有許多帶各自定時偏移的數(shù)字信號被存儲與評價，其中從存儲的許多數(shù)字信號中選擇一個定時偏移用于調(diào)節(jié)數(shù)字信號的定時偏移。這樣一種方法不能完全解決前面所討論的問題。還需要在其運行的時候校正數(shù)據(jù)接收器中的數(shù)據(jù)信號偏移和時滯。本發(fā)明提供了對這個問題的解決方案。
發(fā)明概述如上所討論問題的一種解決方案在本發(fā)明中提出。根據(jù)本發(fā)明，一種電子設(shè)備包括提供調(diào)節(jié)信息的數(shù)據(jù)校正器，其中調(diào)節(jié)信息用于調(diào)節(jié)包括在該電子設(shè)備中的數(shù)據(jù)接收器的斷路點。對于斷路點中從基準電壓VREF的偏移，數(shù)據(jù)校正器提供相對于VREF移動該電子設(shè)備中數(shù)據(jù)接收器斷路點的調(diào)節(jié)信號。數(shù)據(jù)校正器利用差動時鐘信號及VREF產(chǎn)生調(diào)節(jié)信號組。
在本發(fā)明的另一種實施方案中，數(shù)據(jù)接收器包括具有斷路點的接收器和斷路點調(diào)節(jié)器。該斷路點調(diào)節(jié)器利用所接收到的調(diào)節(jié)向量向接收器提供用于調(diào)節(jié)接收器斷路點的信號。
在本發(fā)明的另一種實施方案中，數(shù)據(jù)校正器包括一對輔助數(shù)據(jù)接收器和向輔助數(shù)據(jù)接收器提供調(diào)節(jié)向量的校正器控制器。該校正器控制器還向數(shù)據(jù)校正器外部的數(shù)據(jù)接收器提供調(diào)節(jié)向量。除了在數(shù)據(jù)端口將差動時鐘信號耦合到輔助數(shù)據(jù)接收器，電壓基準VREF也耦合到輔助數(shù)據(jù)接收器。輔助數(shù)據(jù)接收器的輸出信號由相位檢測器進行比較以確定它們是否在信號躍遷(由高到低或由低到高)的零點交于一點。如果這些輸出信號沒有交于一點，則產(chǎn)生調(diào)節(jié)向量并耦合到輔助數(shù)據(jù)接收器以便相對于(VCC/2)調(diào)節(jié)它們的斷路點。調(diào)節(jié)向量持續(xù)地提供給這兩個輔助數(shù)據(jù)接收器，調(diào)節(jié)它們的斷路點，直到它們的輸出信號交于一點。選擇使輔助數(shù)據(jù)接收器的輸出信號交于一點的調(diào)節(jié)向量，作為校正器控制器提供給數(shù)據(jù)校正器外部的數(shù)據(jù)接收器的調(diào)節(jié)向量。
在本發(fā)明的另一種實施方案中，相位檢測器包括用于平衡兩個信號并比較這兩個信號零交叉的電路。該相位檢測器比較一個時鐘信號的上升邊緣與另一時鐘信號的下降邊緣。
在本發(fā)明的另一種實施方案中，處理系統(tǒng)包括中央處理單元及多個具有數(shù)據(jù)校正器的存儲設(shè)備，其中數(shù)據(jù)校正器用于向包括在各存儲設(shè)備中的數(shù)據(jù)接收器提供調(diào)節(jié)向量。存儲設(shè)備接收差動系統(tǒng)時鐘及電壓基準VREF，從而產(chǎn)生用于該存儲設(shè)備中數(shù)據(jù)接收器的調(diào)節(jié)向量。
在本發(fā)明的另一種實施方案中，操作數(shù)據(jù)校正器的方法包括向一對輔助數(shù)據(jù)接收器提供兩個時鐘信號，確定輔助數(shù)據(jù)接收器輸出信號之間的差值，及產(chǎn)生與輔助數(shù)據(jù)接收器輸出信號差值關(guān)聯(lián)的調(diào)節(jié)向量。其中一個時鐘信號耦合到一個輔助數(shù)據(jù)接收器的數(shù)據(jù)端口，而另一個時鐘信號耦合到另一個輔助數(shù)據(jù)接收器的數(shù)據(jù)端口。
附圖簡述

圖1是描述根據(jù)本發(fā)明包括數(shù)據(jù)校正器的存儲設(shè)備元件的存儲設(shè)備方框圖。
圖2是根據(jù)本發(fā)明具有斷路點調(diào)節(jié)器的數(shù)據(jù)接收器方框圖。
圖3描述了沒有斷路點調(diào)節(jié)器的數(shù)據(jù)接收器的接收器部分。
圖4描述了根據(jù)本發(fā)明具有斷路點調(diào)節(jié)器的數(shù)據(jù)接收器的代表性示意圖。
圖5是描述根據(jù)本發(fā)明數(shù)據(jù)校正器元件的方框圖。
圖6描述了根據(jù)本發(fā)明提供信號平衡與信號零交叉檢測的相位檢測器的代表性示意圖。
圖7描述了根據(jù)本發(fā)明用于提供調(diào)節(jié)向量的校正器控制器方框圖。
圖8描述了用于調(diào)節(jié)一組數(shù)據(jù)接收器的斷路點的數(shù)據(jù)校正器元件部分的方框圖。
圖9描述了沒有調(diào)節(jié)向量校正的數(shù)據(jù)校正器工作時序圖。
圖10描述了根據(jù)本發(fā)明有調(diào)節(jié)向量校正的數(shù)據(jù)接收器工作時序圖。
圖11描述了根據(jù)本發(fā)明具有存儲設(shè)備的處理系統(tǒng)。
優(yōu)選實施方案詳述在以下對優(yōu)選實施方案的詳細描述中，參考構(gòu)成本文一部分的附圖，在附圖中為了說明示出了可以實現(xiàn)本發(fā)明的特定優(yōu)選實施方案。足夠詳細地對這些實施方案進行了描述，從而使本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)本發(fā)明，還應(yīng)當理解其它實施方案也可以使用，而且在不背離本發(fā)明主旨與范圍的前提下可以進行邏輯、機械和電的變化。因此，以下的詳細描述不應(yīng)當從限定的意義上進行理解，本發(fā)明的范圍只能由附加權(quán)利要求及其等效物定義。
術(shù)語VCC是指用于向根據(jù)本發(fā)明所使用的電子元件提供工作電壓的電源電壓。術(shù)語VDD和VSS分別是指向n-型和p-型FET和MOS晶體管的漏極與源極提供操作這些晶體管所需的必要電壓的電壓。如本領(lǐng)域技術(shù)人員應(yīng)當理解的那樣，對于特定的晶體管，其VDD和/或VSS是由通過某個負載的壓降降低的VCC。
圖1示出了描述根據(jù)本發(fā)明包括數(shù)據(jù)校正器101的存儲設(shè)備100元件的存儲設(shè)備100一部分的方框圖。數(shù)據(jù)信號是由存儲設(shè)備100在數(shù)據(jù)端口114a-114n接收的。在這些數(shù)據(jù)端口的數(shù)據(jù)信號耦合到數(shù)據(jù)接收器102a-102n，用于進一步處理。一般地，這些數(shù)據(jù)端口可以是集成電路上的數(shù)據(jù)引線。數(shù)據(jù)信號可以包括要存儲在存儲器陣列107中的數(shù)據(jù)、命令或?qū)ぶ沸盘?。各種其它信號是由存儲設(shè)備100在用于同外部系統(tǒng)一起操作存儲設(shè)備100的系統(tǒng)信號端口113接收的。系統(tǒng)信號端口113向內(nèi)部信號單元115提供系統(tǒng)信號，其中內(nèi)部信號單元115用于產(chǎn)生操作存儲設(shè)備100的內(nèi)部系統(tǒng)信號，包括BIAS信號、使能信號EN、RESET信號及VCC。
在整個存儲設(shè)備中傳輸數(shù)據(jù)是結(jié)合穩(wěn)定的定時信號一起實現(xiàn)的。例如，當數(shù)據(jù)從數(shù)據(jù)接收器分發(fā)到存儲設(shè)備100的其它功能部分時，它首先進入如數(shù)據(jù)鎖存器105、106的數(shù)據(jù)鎖存器。數(shù)據(jù)鎖存器105、106及其它數(shù)據(jù)鎖存器接收時鐘信號，以便將數(shù)據(jù)移入或移出這些鎖存器。兩個穩(wěn)定的時鐘信號，CLKOUT0和CLKOUT1，是由內(nèi)部時鐘單元109提供的，用于存儲設(shè)備100的內(nèi)部使用。但是，來自內(nèi)部時鐘單元109的時鐘信號，CLKOUT0和CLKOUT1，是根據(jù)存儲設(shè)備100從外部系統(tǒng)，一般是該存儲設(shè)備耦合的系統(tǒng)母板上的一個單元，接收的差動時鐘信號產(chǎn)生的。差動系統(tǒng)時鐘信號，CLKIN0和CLKIN1，分別是在CLKIN0端口110和CLKIN1端口111接收的，并耦合到內(nèi)部時鐘單元109。差動系統(tǒng)時鐘信號還被數(shù)據(jù)校正器101用于產(chǎn)生調(diào)節(jié)數(shù)據(jù)接收器102a-102n斷路點的調(diào)節(jié)向量。除了耦合到CLKIN0端口110和CLKIN1端口111以便接收差動系統(tǒng)時鐘信號，數(shù)據(jù)校正器101還耦合到用于接收系統(tǒng)基準電壓VREF的VREF端口112，其中VREF構(gòu)成數(shù)據(jù)校正器101運行的基礎(chǔ)。
數(shù)據(jù)校正器101的主要功能是以反饋的方式產(chǎn)生調(diào)節(jié)向量，其中調(diào)節(jié)向量在內(nèi)部用于數(shù)據(jù)校正器101并且一旦滿足數(shù)據(jù)校正器101中的工作參數(shù)就提供給數(shù)據(jù)校正器101外部的數(shù)據(jù)接收器。調(diào)節(jié)向量是配置成4位對的8位向量。由數(shù)據(jù)校正器101向外提供的調(diào)節(jié)向量保留在通過8條線耦合在數(shù)據(jù)校正器101與數(shù)據(jù)接收器102a-102n之間的調(diào)節(jié)向量鎖存器108中。用于將調(diào)節(jié)向量發(fā)送到數(shù)據(jù)接收器的控制邏輯在數(shù)據(jù)校正器101中維護?？蛇x地，調(diào)節(jié)向量鎖存器108可以合并到數(shù)據(jù)校正器101中。
在確定調(diào)節(jié)向量的過程中，所接收到的差動時鐘信號，CLKIN0和CLKIN1，用于確定要在數(shù)據(jù)接收器102a-102n中進行的校正。CLKIN0和CLKIN1是自由運行的時鐘信號，即具有明確躍遷的連續(xù)周期信號。數(shù)據(jù)校正器101關(guān)于VREF檢驗CLKIN0和CLKIN1。利用CLKIN0和CLKIN1作為數(shù)據(jù)信號，數(shù)據(jù)校正器101確定用于調(diào)節(jié)數(shù)據(jù)偏移的調(diào)節(jié)信號，不是調(diào)節(jié)VREF，而是調(diào)節(jié)或修改數(shù)據(jù)接收器的斷路點。一旦數(shù)據(jù)校正器101已經(jīng)在數(shù)據(jù)校正器101中確定了朝(VCC/2)方向調(diào)節(jié)斷路點所需的調(diào)節(jié)量，它就提供調(diào)節(jié)數(shù)據(jù)接收器102a-n斷路點的信息信號，其中調(diào)節(jié)量理想地設(shè)成數(shù)據(jù)信號的50％點。對數(shù)據(jù)校正器101及其功能單元的詳細描述將在以下進一步的討論中提供。
本領(lǐng)域技術(shù)人員應(yīng)當理解圖1方框圖的元件是存儲設(shè)備的一些功能元件，而沒有對存儲設(shè)備的全部元件進行描述。圖1包括實現(xiàn)本發(fā)明必須的那些功能元件。在本發(fā)明的一種實施方案中，存儲設(shè)備100是集成電路，其中表示為110-114a-n的端口是該集成電路的引線。在另一種實施方案中，存儲設(shè)備100是電路小片，其中表示為110-114a-n的端口是在電路小片中形成的接觸板，而存儲設(shè)備的功能單元是利用本領(lǐng)域技術(shù)人員已知的標準制造方法在電路小片中制造的。
有利地，根據(jù)本發(fā)明，期望存儲設(shè)備中存儲緩沖的功能能夠增強。自適應(yīng)地調(diào)節(jié)數(shù)據(jù)接收器的斷路點來校正數(shù)據(jù)信號中的偏移和時滯將擴展利用這些數(shù)據(jù)接收器的存儲設(shè)備輸入緩沖的范圍和定時精度。
圖2描述了包括接收器202和斷路點調(diào)節(jié)器203的數(shù)據(jù)接收器102的方框圖。接收器202具有是基準電平的斷路點或躍遷點，從而當輸入從一個電平變到另一個電平時，輸出從一個電平變到另一個電平。斷路點本質(zhì)上是用于根據(jù)所使用的類型邏輯判定輸入為高或低的躍遷點。理想地，斷路點設(shè)為(VCC/2)電平。
數(shù)據(jù)接收器102的結(jié)構(gòu)細節(jié)用于構(gòu)造圖1的數(shù)據(jù)接收器102a-102n。數(shù)據(jù)是由接收器202從圖1存儲設(shè)備100的一個數(shù)據(jù)端口114a-114n接收的。接收器202向鎖存器，如圖1的鎖存器105，提供DATAOUT信號。如果接收器202中的數(shù)據(jù)沒有偏移，則本質(zhì)上講DATAOUT信號將是進入接收器202的數(shù)據(jù)。斷路點調(diào)節(jié)器203的功能是補償接收器202，以消除或減少任何數(shù)據(jù)偏移。斷路點調(diào)節(jié)器203從圖1的數(shù)據(jù)校正器101接收調(diào)節(jié)向量。斷路點調(diào)節(jié)器203耦合到接收器202，以便向接收器202應(yīng)用所接收到的調(diào)節(jié)向量信號。根據(jù)斷路點調(diào)節(jié)器接收的調(diào)節(jié)向量，應(yīng)用所接收到的調(diào)節(jié)向量信號將斷路點電平拉低或?qū)嗦伏c電平拉高。本質(zhì)上，調(diào)節(jié)向量信號開啟斷路點調(diào)節(jié)器203中通過提高或降低偏壓修改接收器202中偏壓的一組晶體管。
在數(shù)據(jù)接收器102中，用于接收器202的設(shè)計可以是本領(lǐng)域技術(shù)人員已知的標準接收器。根據(jù)接收器202的設(shè)計，斷路點調(diào)節(jié)器203將是允許斷路點調(diào)節(jié)器203與接收器202耦合的設(shè)計，這將使得可以根據(jù)由斷路點調(diào)節(jié)器接收到的調(diào)節(jié)向量修改接收器202的斷路點。因此，斷路點調(diào)節(jié)器的設(shè)計將依賴于用在成型數(shù)據(jù)接收器102中的接收器202的拓撲結(jié)構(gòu)。如在以下對數(shù)據(jù)接收器102的詳細描述中，在數(shù)據(jù)接收器102的一種實施方案中，使用經(jīng)過修改的Bazes接收器。
術(shù)語Bazes接收器用于描述利用由M.Bazes在IEEE Journal ofSolid-State Circuits，vol.26no.2，pp.165-168(1991)公開的基本拓撲結(jié)構(gòu)的接收器。這種接收器還可以指自偏壓接收器。Bazes接收器沒有用于調(diào)節(jié)其斷路點的裝置。
圖3描述了作為圖2接收器102的一部分、沒有斷路點調(diào)節(jié)器的接收器202。接收器202利用在前文中討論的自偏壓放大器的基本元件。它使用兩個輸入信號，從圖1數(shù)據(jù)端口114的數(shù)據(jù)端口接收的DATA信號，及從圖1VREF端口112接收的VREF。EN信號是從根本上將接收器變到活動狀態(tài)的使能信號。這些是從圖1內(nèi)部信號單元115提供的一組信號。BIAS信號也是在圖1內(nèi)部信號單元115的信號組中提供的。BIAS信號是應(yīng)用到p-型MOS晶體管210柵極和n-型MOS晶體管212柵極的DC電壓電平。BIAS設(shè)成低邏輯電平，從而開啟p-型MOS晶體管210并斷開n-型MOS晶體管212。由于接收器202被激活，BIAS電平設(shè)置成使p-型MOS晶體管210持續(xù)處于開啟狀態(tài)，從而提供偏壓負載，而接地晶體管212斷開。當接收器要斷開時，BIAS電平設(shè)置成高邏輯電平，斷開晶體管210并開啟晶體管212以便使輸出節(jié)點271的信號接地。BIAS信號和EN信號一起工作以關(guān)閉接收器202。
用作接收器202的Bazes接收器的基本元件是p-型MOS晶體管211、214和216及n-型MOS晶體管213、215和217，這些晶體管與NAND 246及反向器243和244一起使用，以提供帶合適極性的DATAOUT。就象用于使節(jié)點271的輸出接地的n-型MOS晶體管212一樣，當關(guān)閉接收器202時使用p-型MOS晶體管210。
如上所述，Bazes接收器基本上是自偏壓的差動放大器。DATA信號應(yīng)用到晶體管216和217的柵極，其中晶體管216和217構(gòu)成反向器255，在節(jié)點271有一個輸出。VREF信號應(yīng)用到晶體管214和215耦合的柵極，其中晶體管214和215構(gòu)成反向器256，在節(jié)點270有一個輸出。節(jié)點270處來自反向器265的輸出信號耦合到晶體管211和213的柵極。晶體管211和213耦合到反向器255。因此，通過調(diào)節(jié)用于晶體管對216-217的VDD和VSS，反向器265的輸出偏置反向器255。通過反向器255耦合到反向器265，反饋提供給其輸出由VREF信號進行控制的反向器265，而VREF信號反過來又會調(diào)節(jié)由DATA信號進行控制的反向器255的偏壓。在節(jié)點271得到用于將數(shù)據(jù)通過反向器243、NAND柵極246和反向器244提供給接收器102的輸出，在此晶體管216和217耦合在一起。來自202的DATAOUT信號是要耦合到鎖存器，如圖1的數(shù)據(jù)鎖存器105，的數(shù)據(jù)接收器102的DATAOUT。
接收器202的斷路點是反向器255的斷路點，這是其輸出在低與高之間躍遷的輸入電平。節(jié)點271處的電壓在反向器255的柵極被DATA控制，如前面所提到的，這個電壓受到在反向器265節(jié)點270處受VREF控制的輸出的影響。除了VREF和DATA信號，就沒有辦法控制節(jié)點271處的電壓，這個電壓接收器202不控制。因此，除了改變VREF，接收器202沒有調(diào)節(jié)其斷路點的方法。
接收器202中的晶體管可以利用本領(lǐng)域技術(shù)人員已知的方法制造。特別地，就象p-型MOS晶體管216和n-型MOS晶體管217一樣，p-型MOS晶體管214和n-型MOS晶體管215制成CMOS晶體管。
圖4描述了包括圖2中所引用的接收器202與斷路點調(diào)節(jié)器203耦合的數(shù)據(jù)接收器102的基本元件。在本發(fā)明的代表性實施方案中，斷路點調(diào)節(jié)器包括一組8個p-型MOS晶體管220-227及一組8個n-型MOS晶體管230-237。這兩組8個晶體管在節(jié)點270耦合，其中節(jié)點270還是接收器202的晶體管211、213-215的公共節(jié)點。因此，利用從數(shù)據(jù)接收器102外部接收到的信號驅(qū)動斷路點調(diào)節(jié)器的晶體管，接收器202節(jié)點270處的電壓可以被拉高或拉低，從而影響數(shù)據(jù)接收器102的斷路點。
斷路點調(diào)節(jié)器的p-型MOS晶體管組220-227耦合在節(jié)點270與VCC之間。這組8個晶體管配置成并行的4個晶體管對，其中每個晶體管對中的晶體管都串行耦合在一起。兩個晶體管中有一個充當開關(guān)晶體管。兩個晶體管中的另一個用作負載。這些晶體管對設(shè)計成將節(jié)點270處的電壓電平抬高一個偏移量。本領(lǐng)域技術(shù)人員很容易認識到電阻或其它負載電路可以代替第二個晶體管使用。將節(jié)點270處的電壓電平抬高一個偏移量降低了由接收器的反向器255定義的斷路點。開關(guān)晶體管221、223、225及227耦合到SKEWD端口260。SKEWD端口260包括4個用于接收4位SKEWD向量<0:3>的輸入。每個輸入都以一對一的方式耦合到4個開關(guān)晶體管中一個的柵極，從而SKEWD向量的一個分量應(yīng)用到各晶體管對。例如，SKEWD<0>應(yīng)用到220-221對中221的柵極。SKEWD向量是一組提供用于控制晶體管組220-227的電壓電平的調(diào)節(jié)信號。
斷路點調(diào)節(jié)器的n-型MOS晶體管組230-237耦合在節(jié)點270與地之間。這組8個晶體管配置成并行的4個晶體管對，其中每個晶體管對中的晶體管都串行耦合在一起。兩個晶體管中有一個充當開關(guān)晶體管。兩個晶體管中的另一個用作負載。這些晶體管對設(shè)計成將節(jié)點270處的電壓電平降低一個偏移量。本領(lǐng)域技術(shù)人員很容易認識到電阻或其它負載電路可以代替第二個晶體管使用。將節(jié)點270處的電壓電平降低一個偏移量提高了由接收器的反向器255定義的斷路點。開關(guān)晶體管231、233、235及237耦合到SKEWU端口261。SKEWU端口261包括4個用于接收4位SKEWU向量<0:3>的輸入。SKEWU端口261的每個輸入都以一對一的方式耦合到4個開關(guān)晶體管中一個的柵極，從而SKEWU向量的一個分量應(yīng)用到各晶體管對。例如，SKEWU<0>應(yīng)用到230-231對中231的柵極。SKEWU向量是一組提供用于控制晶體管組230-237的電壓電平的調(diào)節(jié)信號。
每個晶體管對都設(shè)計成應(yīng)用稱為加權(quán)偏移的不同偏移量。加權(quán)因子是由晶體管寬度W與晶體管長度L之比確定的，其中當晶體管開啟時這個比率與晶體管的阻抗相關(guān)。每個晶體管對的阻抗是開關(guān)晶體管與負載晶體管的阻抗之和。對于p-型MOS晶體管組和n-型MOS晶體管組，4對晶體管都充當4個并行的電阻，其中斷開的那一對的阻抗克當無窮大阻抗，對節(jié)點270的拉高或拉低沒有影響，其中節(jié)點270的拉高或拉低分別會降低或抬高斷路點。
對于4對p-型MOS晶體管組，開關(guān)晶體管221、223、225、227有相同的阻抗，即相同的W/L比(20.0/1.0)。負載晶體管220、222、224、226盡管有相同的寬度W，但關(guān)于它們的長度L有不同的相對加權(quán)。對負載晶體管，相對寬度W設(shè)成20.0。負載晶體管226的相對長度設(shè)成4.0，負載晶體管224的相對長度設(shè)成8.0，負載晶體管222的相對長度設(shè)成16.0，而負載晶體管220的相對長度設(shè)成32.0。以這種加權(quán)模式，加權(quán)可以被看作是二進制加權(quán)。依賴于制造方法的收縮因子，這些相對長度縮放到實際尺寸。上述相對尺寸是對以下一種方法進行計算的，其中W設(shè)成2.0μm，負載晶體管的長度對負載晶體管226是.4μm，對負載晶體管224是.8μm，對負載晶體管222是1.6μm，而對負載晶體管220是3.2μm。通過開啟p-型MOS晶體管對的各種組合，可以實現(xiàn)節(jié)點270與電源電壓VCC之間p-型MOS晶體管組有效電阻中的變化。通過將p-型MOS晶體管組斷開，節(jié)點270處的電壓電平由圖3的接收器202設(shè)置。通過將一個或多個p-型MOS晶體管組開啟，依賴于開啟的p-型MOS晶體管組合，節(jié)點270處的電壓升高一個偏移量，從而降低斷路點。通過只開啟晶體管對220-221，則相對于VCC，節(jié)點270處的電壓升高1.8V的偏移量。通過升高節(jié)點270處的電壓，這個偏移量拉高節(jié)點270，導致由反向器255定義的斷路點降低大約10mV。因此，這個由于p-型MOS晶體管組開啟而造成的偏移量拉低斷路點。從p-型MOS晶體管組提供的拉低偏移量從0到大約200mV變動。對于p-型MOS晶體管組斷開，出現(xiàn)0mV偏移量，這在開關(guān)晶體管221、223、225、227由SKEWD向量<1，1，1，1>設(shè)成高電平的時候出現(xiàn)。
對于上述討論，也耦合在節(jié)點270的n-型MOS晶體管組沒有考慮。提供給n-型MOS晶體管和p-型MOS晶體管的調(diào)節(jié)只應(yīng)用到一組。如果p-型MOS晶體管開啟，則n-型MOS晶體管斷開，反之亦然。兩組可以都開啟，但這將導致過多的電流。
由于n-型MOS晶體管相對于p-型MOS晶體管的驅(qū)動強度是不同的，因此用于n-型MOS晶體管組的加權(quán)因子與p-型MOS晶體管的不同。對于4對n-型MOS晶體管組，開關(guān)晶體管231、233、235、237有相同的阻抗，即相同的W/L比(1.2/.2)。負載晶體管230、232、234、236盡管有相同的寬度W，但關(guān)于它們的長度L有不同的相對加權(quán)。對于負載晶體管，相對寬度W設(shè)成12.0。負載晶體管236的相對長度設(shè)成4.0，負載晶體管234的相對長度設(shè)成8.0，負載晶體管232的相對長度設(shè)成16.0，而負載晶體管230的相對長度設(shè)成32.0。以這種加權(quán)模式，加權(quán)可以被看作是二進制加權(quán)。依賴于制造方法的收縮因子，這些相對長度縮放到實際尺寸。上述相對尺寸是對以下一種方法進行計算的，其中W設(shè)成1.2μm，負載晶體管的長度對負載晶體管236是.5μm，對負載晶體管234是.9μm，對負載晶體管232是1.3μm，而對負載晶體管230是3.1μm。通過開啟n-型MOS晶體管對的各種組合，可以實現(xiàn)節(jié)點270與地之間n-型MOS晶體管組有效電阻中的變化。通過將n-型MOS晶體管組斷開，節(jié)點270處的電壓電平由圖3的接收器202設(shè)置。通過開啟一個或多個n-型MOS晶體管組，依賴于開啟的n-型MOS晶體管組，節(jié)點270處的電壓降低一個偏移量。如果只有晶體管對230-231開啟，則相對于VCC，節(jié)點270處的電壓降低1.8V的偏移量。通過降低節(jié)點270處的電壓，這個偏移量拉低節(jié)點270，導致由反向器255定義的斷路點提高大約10mV。因此，這個由于n-型MOS晶體管激活組而造成的偏移量拉高斷路點。從n-型MOS晶體管組提供的拉高偏移量從0到大約200mV變動。對于n-型MOS晶體管組斷開，出現(xiàn)0mV偏移量，這在開關(guān)晶體管231、233、235、237由SKEWU向量<0，0，0，0>設(shè)成低電平的時候出現(xiàn)。
對于上述關(guān)于n-型MOS晶體管組的討論，也耦合在節(jié)點270的p-型MOS晶體管組沒有考慮。此外，應(yīng)當理解低向量<0，0，0，0>對應(yīng)于一組用于斷開n-型MOS晶體管組的低電壓，而高向量<1，1，1，1>對應(yīng)于一組用于斷開p-型MOS晶體管組的高電壓。此外，SKEWD向量和SKEWU向量輸入到接收器102，因此當一個向量激活其耦合的晶體管組中至少一個晶體管對時，另一個向量斷開其信號應(yīng)用到的所有晶體管。
SKEWD和SKEWU向量分別提供驅(qū)動p-型MOS晶體管對和n-型MOS晶體管對的開關(guān)晶體管的信號。這以組模式激活兩組晶體管中的一組或另一組，從而調(diào)節(jié)節(jié)點270處的電壓。根據(jù)所接收到的調(diào)節(jié)向量，圖2的斷路點調(diào)節(jié)器203持續(xù)地為圖2的接收器202提供偏斜調(diào)節(jié)。如果圖4的數(shù)據(jù)接收器102在啟動時工作在或大約工作在(VCC/2)，則所提供的調(diào)節(jié)向量應(yīng)當使兩組偏斜晶體管都不提供任何拉高或拉低，即調(diào)節(jié)向量SKEWD具有用于向量<1，1，1，1>的電壓電平，而調(diào)節(jié)向量SKEWU具有用于向量＜0，0，0，0>的電壓電平。
用于圖4兩組8個偏斜晶體管的加權(quán)因子選擇成使得可以應(yīng)用大約±200毫伏的斷路點調(diào)節(jié)范圍。兩組4個晶體管對用于提供這個偏移量，其中每個晶體管對都具有由SKEWD和SKEWU調(diào)節(jié)向量的一個分量控制的柵極。但是，每一組中晶體管對的個數(shù)可以從1到適合于特定應(yīng)用的個數(shù)變動，其中每一組中晶體管對的個數(shù)也是對應(yīng)調(diào)節(jié)向量分量的個數(shù)。增加一組中晶體管對的個數(shù)增加了用于調(diào)節(jié)接收器斷路點的偏移量的粒度。與增加偏斜晶體管個數(shù)相關(guān)的是增加用于制造包括這樣一個斷路點調(diào)節(jié)器的數(shù)據(jù)接收器的電路小片數(shù)量。如本領(lǐng)域技術(shù)人員已知的那樣，加權(quán)因子、調(diào)節(jié)向量的分量個數(shù)及數(shù)據(jù)接收器部件的其它特性特征可以根據(jù)本發(fā)明利用標準的模擬方法確定。
如上面對數(shù)據(jù)接收器102所描述的，在圖1的存儲設(shè)備100中，所有數(shù)據(jù)接收器都是根據(jù)本發(fā)明制造的。此外，如圖5所示，數(shù)據(jù)校正器101包括一對基本上與存儲設(shè)備100的數(shù)據(jù)接收器102a-102n完全一樣的輔助數(shù)據(jù)接收器301、302。在圖5中，將在下面提供的數(shù)據(jù)校正器101詳細描述中討論輔助數(shù)據(jù)接收器301、302的使用。
圖5描述了包括一對輔助數(shù)據(jù)接收器301、302及耦合到各輔助數(shù)據(jù)接收器301、302、用于為輔助數(shù)據(jù)接收器301、302的斷路點提供調(diào)節(jié)向量的校正器控制器305的數(shù)據(jù)校正器101。輔助數(shù)據(jù)接收器301、302是如上所述根據(jù)本發(fā)明的數(shù)據(jù)接收器。數(shù)據(jù)校正器101用于校正數(shù)據(jù)信號中的偏移和時滯。但是，數(shù)據(jù)信號是不能重復的，這使得數(shù)據(jù)校正器101不易參考。有利地，數(shù)據(jù)校正器利用接收到的時鐘信號并結(jié)合VREF一起提供調(diào)節(jié)向量。一個接收到的時鐘信號CLKIN0在其數(shù)據(jù)輸入端耦合到輔助數(shù)據(jù)接收器301，CLKIN0在圖2中稱為DATA。另一個接收到的時鐘信號CLKIN1在其數(shù)據(jù)輸入端耦合到輔助數(shù)據(jù)接收器302，CLKIN1在圖2中稱為DATA。如圖5所示，輔助數(shù)據(jù)接收器301、302都耦合到基準電壓VREF。兩個輔助數(shù)據(jù)接收器301、302的輸出CLK0和CLK1分別耦合到相位檢測器303。相位檢測器303與輔助數(shù)據(jù)接收器一起被EN信號激活。相位檢測器303檢驗兩個輸出信號CLK0和CLK1的交點。如果CLK0和CLK1沒有在對一個信號從高到低而對另一個信號從低到高的信號躍遷中交于一點，則依賴于哪個有躍遷的信號先到達相位檢測器303，相位檢測器303產(chǎn)生UP脈沖或DOWN脈沖。有兩條線將相位檢測器303的輸出耦合到過濾器304，這兩條線中一條用于UP脈沖而另一條用于DOWN脈沖。在一個采樣時間幀中，相位檢測器將脈沖放到UP脈沖線上或DOWN脈沖線上。
過濾器304是擇多過濾器，這是在接收到多個采樣UP脈沖或多個采樣DOWN脈沖之前不會進行任何變化或校正的環(huán)路過濾器。采樣個數(shù)越高，利用相應(yīng)的環(huán)路減速濾出的噪聲就越多。由于變化將在過濾器允許脈沖達到校正器控制器305之前出現(xiàn)，因此利用高采樣個數(shù)，減速環(huán)路降低了數(shù)據(jù)校正器101跟蹤關(guān)于VREF的快速變化的能力。利用小采樣個數(shù)，過濾器允許更快的變化，但是過濾器有可能過度校正。如果環(huán)路過濾器設(shè)得過快(太少的采樣)，則環(huán)路有可能不穩(wěn)定。過濾器304的采樣是4個脈沖?？蛇x地，采樣也可以是8個脈沖。除了向校正器控制器305提供UP脈沖和DOWN脈沖，過濾器304還提供校正器控制器305使用的時鐘信號CNTRLCLK。CNTRLCLK是根據(jù)來自輔助數(shù)據(jù)接收器301、302的CLK0和CLK1產(chǎn)生的。過濾器304可以利用RESET信號設(shè)置成初始狀態(tài)，以便將過濾器304的計數(shù)清零。
來自相位檢測器303的UP和DOWN脈沖耦合到通過過濾器304采樣需求的校正器控制器305。到達校正器控制器305的UP脈沖是請求輔助數(shù)據(jù)接收器301、302斷路點的提高或拉高。類似地，到達校正器控制器305的DOWN脈沖是請求輔助數(shù)據(jù)接收器301、302斷路點的降低或拉低。校正器控制器305利用由過濾器304提供的控制時鐘信號CNTRLCLK計數(shù)來自過濾器304的UP和DOWN脈沖。根據(jù)其計數(shù)，校正器控制器3 05提供向后耦合到輔助數(shù)據(jù)接收器301、302的調(diào)節(jié)向量SKEWU<0:3>和SKEWD<0:3>。
一旦調(diào)節(jié)向量向后耦合到輔助數(shù)據(jù)接收器301、302，就利用它們相對于彼此進行修改的輸出調(diào)節(jié)輔助數(shù)據(jù)接收器301、302的斷路點。修改后的輸出CLK0和CLK1再次由相位檢測器303進行比較。相位檢測器303提供新的UP或DOWN請求，而校正器控制器305向輔助數(shù)據(jù)接收器301、302提供一組新的調(diào)節(jié)向量。這種循環(huán)一直持續(xù)到相位檢測器303確定不再需要進一步的調(diào)節(jié)，即CLK0和CLK1電壓電平在一個信號上升邊緣的躍遷及另一個信號下降邊緣的躍遷交于一點。在實際當中，相交并不是精確地位于VCC/2，因而循環(huán)繼續(xù)進行。其它的復雜性也可以實現(xiàn)，因而當相交出現(xiàn)在VCC/2的預定增量范圍內(nèi)時，校正器控制器305可以將同樣一組調(diào)節(jié)向量發(fā)送到輔助數(shù)據(jù)接收器301、302，這將維持它們導致相位檢測器不再請求UP脈沖或DOWN脈沖的斷路點狀態(tài)。同樣，當出現(xiàn)這種情況時，校正器控制器305在端口306輸出由數(shù)據(jù)校正器101外部的數(shù)據(jù)接收器使用的調(diào)節(jié)向量。
圖5的相位檢測器303在圖6中更詳細地示出。圖6描述了具有用于平衡差動時鐘信號及用于檢測該平衡差動時鐘信號零交叉的元件的相位檢測器303。當兩個信號的對應(yīng)特征具有相同或相等的值或范圍時，如信號電壓漂移或工作循環(huán)，兩個信號是平衡的。通過調(diào)節(jié)兩個信號從而使兩個時鐘信號的上升和下降時間大致相同，也可以平衡兩個時鐘信號。具有從低到高明確躍遷的兩個信號的零交叉對應(yīng)于兩個信號同時在每個信號從低到高(從高到低)的躍遷點交叉。零交叉還出現(xiàn)在一個信號上升邊緣中從低到高的躍遷與另一個信號下降邊緣中從高到低的躍遷同時出現(xiàn)的時候。
如圖5所示，在圖6中，相位檢測器303接收來自輔助數(shù)據(jù)接收器301的輸出時鐘信號CLK0和來自輔助數(shù)據(jù)接收器302的輸出時鐘信號CLK1。然后，當它們傳播通過相位檢測器303時，相位檢測器303平衡這兩個時鐘信號的上升和下降時間。對平衡后的時鐘信號進行比較，以確定這兩個信號的零交叉。在這個例子中，零交叉出現(xiàn)在一個時鐘信號上升邊緣中的躍遷與另一個時鐘信號下降邊緣中的躍遷同時出現(xiàn)的時候。如果兩個時鐘信號沒有零交叉，則一個時鐘信號的躍遷將導致另一個時鐘信號的躍遷。如果躍遷首先出現(xiàn)在CLK0信號中，則相位檢測器303在其輸出將一個脈沖放到UP輸出，而如果躍遷首先出現(xiàn)在CLK1信號中，則相位檢測器303在其輸出將一個脈沖放到DOWN輸出。
兩個時鐘信號的平衡是利用兩個NAND門310、311，反向器314、315及電容器316-320執(zhí)行的。電容器316-319是n-型電容器，其中每個電容器都構(gòu)造成一個源極與漏極相連的n-型晶體管，而320是構(gòu)造成源極與漏極相連的p-型晶體管的p-型電容器。這些電容器可以用本領(lǐng)域技術(shù)人員已知的其它方式構(gòu)造。在給定節(jié)點n-型電容器和p-型電容器的個數(shù)是通過在該給定節(jié)點匹配n-型電容和p-型電容確定的，其中電容包括輸入柵極的電容，其結(jié)果是當其通過電路時兩個信號CLK0和CLK1的上升和下降時間匹配。通過圖6所述電路的模擬，可以確定電路元件的驅(qū)動強度。可以使用本領(lǐng)域技術(shù)人員已知的標準模擬方法。
一般地，相位檢測器比較一個信號的上升邊緣與另一信號的上升邊緣，或者一個信號的下降邊緣與另一信號的下降邊緣。值得注意的是，根據(jù)本發(fā)明的相位檢測器303比較一個信號的上升邊緣與另一信號的下降邊緣。這種比較是利用NAND門312和NOR門313執(zhí)行的，其中CLK0通過相位檢測器303的平衡電路耦合到NAND門312，而CLK1通過該平衡電路耦合到NOR門313。此外，NAND門312的輸出通過反向器330耦合到NOR門313的輸入，而類似地，NOR門313的輸出通過反向器331耦合到NAND門312的輸入。NAND門312的輸出通過反向器332、333耦合到由晶體管335-338構(gòu)成的選通門。NOR門313的輸出通過反向器334耦合到由晶體管335-338構(gòu)成的選通門。晶體管335、337是p-型MOS晶體管，而晶體管336、338是n-型MOS晶體管。通過確定是否出現(xiàn)了兩個信號CLK0和CLK1的零交叉，其結(jié)果通過反向器340-341和反向器342-343耦合輸出。
相位檢測器303有兩個輸出，UP和DOWN。利用UP或DOWN上的脈沖(高信號)，相位檢測器確定兩個信號CLK0和CLK1的上升邊緣和下降邊緣中的躍遷沒有交于一點。該高信號將根據(jù)兩個信號CLK0和CLK1中哪一個先進行信號躍遷來設(shè)置。利用用在圖5所述數(shù)據(jù)校正器101中的相位檢測器303，UP輸出的高電平請求上移，而DOWN輸出的高電平請求下移。這些請求提供給利用這些請求產(chǎn)生調(diào)節(jié)向量的校正器控制器305。
圖7是校正器控制器305基本元件的方框圖。校正器控制器305的輸入包括用于拉高圖5輔助數(shù)據(jù)接收器301、302斷路點的請求UP，及用于拉低輔助數(shù)據(jù)接收器301、302斷路點的請求DOWN。利用CNTRLCLK時鐘信號對UP計數(shù)器電路501和DOWN計數(shù)器電路502中的計數(shù)器計時，校正器控制器305對UP計數(shù)器電路501和DOWN計數(shù)器電路502中的請求計數(shù)。每次當出現(xiàn)UP或DOWN請求時，UP計數(shù)器電路501或DOWN計數(shù)器電路502相應(yīng)地增加其計數(shù)。同時只有一個計數(shù)器進行計數(shù)。在UP計數(shù)器電路501和DOWN計數(shù)器電路502之間提供了LOCKOUT，因此只有一個進行計數(shù)。兩個計數(shù)器電路501、502都包括4個提供如由控制邏輯510確定的校正器控制器305輸出的計數(shù)器。UP計數(shù)器電路501的4個計數(shù)器在輸出508提供4位SKEWU<0:3>向量。DOWN計數(shù)器電路502的4個計數(shù)器在輸出509提供4位SKEWD<0:3>向量。
當圖5的數(shù)據(jù)校正器101首先上電時，數(shù)據(jù)校正器101在計數(shù)器電路501、502的輸出向圖5輔助數(shù)據(jù)接收器301、302提供元偏移調(diào)節(jié)的情況下啟動。將數(shù)據(jù)校正器101置于這種初始狀態(tài)的信號是由RESET輸入提供的。在初始狀態(tài)下，RESET信號將計數(shù)器電路501、502的計數(shù)器設(shè)成0。計數(shù)器清零導致SKEWU向量中的信號全部為低，而SKEWD向量中的信號全部為高。隨后，除非輔助數(shù)據(jù)接收器301、302相對于(VCC/2)沒有任何數(shù)據(jù)偏移地工作，否則圖5的相位檢測器303將確定用于輔助數(shù)據(jù)接收器301、302斷路點移UP或移DOWN的請求。假定UP請求是由校正器控制器305接收的，則請求將使得UP計數(shù)器電路501增加其計數(shù)。校正器控制器305將產(chǎn)生反映該UP請求的調(diào)節(jié)向量。輸出508的結(jié)果向量SKEWU和輸出509的SKEWD向量反映出調(diào)節(jié)是從上一校正循環(huán)或調(diào)節(jié)循環(huán)向著拉高輔助數(shù)據(jù)接收器301、302的斷路點偏斜的。
當斷路點如此調(diào)節(jié)時，差動時鐘信號CLKIN0和CLKIN1(作為數(shù)據(jù)信號輸入到圖5的輔助數(shù)據(jù)接收器301、302)的工作循環(huán)改變。輔助數(shù)據(jù)接收器的輸出信號CLK0和CLK1再次由圖5的相位檢測器303進行比較。如果前面的拉高調(diào)節(jié)太多了，則校正器控制器305接收DOWN請求，而如果前面的拉高調(diào)節(jié)還不夠，則校正器控制器305接收UP請求。這個循環(huán)持續(xù)跟蹤輔助數(shù)據(jù)接收器301、302中的任何偏移，直到出現(xiàn)CLK0和CLK1的零交叉。一旦CLK0和CLK1躍遷交于一點，校正器控制器305就根據(jù)所接收到的UP和DOWN請求持續(xù)提供相同的調(diào)節(jié)向量。輔助數(shù)據(jù)接收器301、302的自適應(yīng)調(diào)節(jié)出現(xiàn)在圖5所示配置的數(shù)據(jù)校正器101中。圖1的數(shù)據(jù)接收器102a-102n不是以與輔助數(shù)據(jù)接收器301、302相同的方式進行調(diào)節(jié)的。只有當數(shù)據(jù)校正器控制器305在其控制邏輯510中確定調(diào)節(jié)向量不需要別的顯著變化，校正器控制器305才向數(shù)據(jù)接收器102a-102n提供調(diào)節(jié)向量。
圖8關(guān)于根據(jù)本發(fā)明用于操作數(shù)據(jù)校正器的圖1數(shù)據(jù)接收器102a-102n描述了圖5數(shù)據(jù)校正器101的元件部分。操作數(shù)據(jù)校正器101的方法包括向一對輔助數(shù)據(jù)接收器301、302提供差動時鐘信號，確定輔助數(shù)據(jù)接收器301、302輸出信號之間的差值，及產(chǎn)生關(guān)于輔助數(shù)據(jù)接收器輸出信號差值的調(diào)節(jié)向量。一個差動時鐘信號CLKIN0耦合到輔助數(shù)據(jù)接收器301的數(shù)據(jù)端口，而另一個差動時鐘信號CLKIN1耦合到輔助數(shù)據(jù)接收器302的數(shù)據(jù)端口。在校正器控制器305中產(chǎn)生的調(diào)節(jié)向量向后耦合到這對輔助數(shù)據(jù)接收器301、302，以便調(diào)節(jié)輔助數(shù)據(jù)接收器301、302的斷路點。
由于該方法連續(xù)使用帶明確躍遷的循環(huán)時鐘信號，因此數(shù)據(jù)校正器101連續(xù)地向輔助數(shù)據(jù)接收器301、302提供調(diào)節(jié)向量。就實際上來講，相位檢測器303不檢測來自輔助數(shù)據(jù)接收器301、302的輸出信號CLK0和CLK1的精確零交叉。因此，相位檢測器303連續(xù)地提供UP或DOWN請求。過濾器304中計數(shù)與校正器控制器305控制邏輯的結(jié)合確定什么時候輔助數(shù)據(jù)接收器301、302中沒有明顯的偏移。被確定向輔助數(shù)據(jù)接收器301、302提供調(diào)節(jié)的最后一組調(diào)節(jié)向量可以提供給數(shù)據(jù)接收器102a-102n。相對于數(shù)據(jù)校正器101的輔助數(shù)據(jù)接收器301、302，數(shù)據(jù)接收器102a-102n在系統(tǒng)中起數(shù)據(jù)接收器的作用，其中輔助數(shù)據(jù)接收器301、302接收時鐘信號作為用于確定校正數(shù)據(jù)信號偏移調(diào)節(jié)向量組的方法的數(shù)據(jù)。
數(shù)據(jù)校正器101將最終的調(diào)節(jié)向量保留在鎖存器108中，并控制調(diào)節(jié)向量從鎖存器到該調(diào)節(jié)方法外部的數(shù)據(jù)接收器，如數(shù)據(jù)接收器102a-102n，的傳輸。數(shù)據(jù)校正器101確定接收調(diào)節(jié)向量的數(shù)據(jù)接收器102a-102n是否處于寧靜期。例如，寧靜期將構(gòu)成系統(tǒng)數(shù)據(jù)不傳輸進數(shù)據(jù)接收器或從中傳出的時期。在這些寧靜點期間調(diào)節(jié)向量傳輸?shù)綌?shù)據(jù)接收器102a-102n以調(diào)節(jié)其斷路點，從而避免任何可能與數(shù)據(jù)處理過程中改變斷路點相關(guān)的假信號。
當帶數(shù)據(jù)接收器的系統(tǒng)工作時，如數(shù)據(jù)接收器102a-102n的數(shù)據(jù)接收器可能經(jīng)歷周期性的數(shù)據(jù)偏移。由于數(shù)據(jù)校正器101是連續(xù)工作的，因此新數(shù)據(jù)偏移的出現(xiàn)，如由于VREF中的變化而導致的數(shù)據(jù)偏移，將被數(shù)據(jù)校正器101檢測到，這將會繼續(xù)其產(chǎn)生調(diào)節(jié)向量的處理。一旦數(shù)據(jù)校正器101確定經(jīng)過校正的調(diào)節(jié)向量已經(jīng)調(diào)節(jié)了數(shù)據(jù)校正器101中輔助數(shù)據(jù)接收器301、302的偏移，數(shù)據(jù)校正器101就將該經(jīng)過校正的調(diào)節(jié)向量從校正器控制器305提供給數(shù)據(jù)接收器102a-102n。以這種方式，數(shù)據(jù)校正器101自適應(yīng)地向與其耦合的數(shù)據(jù)接收器102a-102n提供斷路點調(diào)節(jié)。
本發(fā)明這種方法中的數(shù)據(jù)校正器101、輔助數(shù)據(jù)接收器301、302及數(shù)據(jù)接收器102a-102n已經(jīng)在前面進行了描述。數(shù)據(jù)接收器102a-102n和輔助數(shù)據(jù)接收器301、302有相同的設(shè)計。數(shù)據(jù)接收器102a-102n和輔助數(shù)據(jù)接收器301、302的用途不同，其中到達數(shù)據(jù)接收器102a-102n的數(shù)據(jù)是實際的數(shù)據(jù)信號，而到達各輔助數(shù)據(jù)接收器301、302的數(shù)據(jù)是時鐘信號。根據(jù)本發(fā)明的這種方法允許在已經(jīng)對相對于VREF的任何數(shù)據(jù)偏移或數(shù)據(jù)接收器本身的任何不平衡經(jīng)過校正的數(shù)據(jù)接收器中接收命令和數(shù)據(jù)。
當用于產(chǎn)生調(diào)節(jié)信號的數(shù)據(jù)信號和時鐘信號來自相同的源時，用于操作電子設(shè)備、數(shù)據(jù)接收器、存儲設(shè)備或其它需要調(diào)節(jié)以校正數(shù)據(jù)信號中偏移的系統(tǒng)的方法有最佳結(jié)果。一般地，來自共用源的數(shù)據(jù)信號和時鐘信號具有相同的電壓漂移電平。利用時鐘信號作為數(shù)據(jù)校正器電路的輸入，期望時鐘信號在與將要調(diào)節(jié)的數(shù)據(jù)接收單元中數(shù)據(jù)信號漂移相同的電壓電平之間漂移。優(yōu)選地，數(shù)據(jù)信號和時鐘信號來自相同的芯片集。但是，本發(fā)明不限于時鐘信號與數(shù)據(jù)具有共用源的使用。
根據(jù)本發(fā)明的方法可用于涉及與連接到總線發(fā)信號相關(guān)的基準信號的應(yīng)用，其中基準信號在電子設(shè)備的內(nèi)部或外部產(chǎn)生。此外，調(diào)節(jié)向量而不是數(shù)字信號(高、低電壓電平)可以包括用于調(diào)節(jié)電子設(shè)備斷路點或閾值躍遷的模擬控制電壓。很顯然，與分發(fā)模擬信號相關(guān)的噪聲問題使數(shù)字方法更加有利。
在圖9中示出了沒有根據(jù)本發(fā)明通過數(shù)據(jù)校正器工作和設(shè)計的模擬進行調(diào)節(jié)向量校正的數(shù)據(jù)校正器工作時序圖。一個時序圖描述了耦合到圖5所示數(shù)據(jù)校正器101的系統(tǒng)差動時鐘信號CLKIN0 901和CLKIN1902。CLKIN0在數(shù)據(jù)輸入耦合到輔助數(shù)據(jù)接收器301。CLKIN1在數(shù)據(jù)輸入耦合到輔助數(shù)據(jù)接收器302。兩個輔助數(shù)據(jù)接收器都耦合到具有0.825mV電壓電平的VREF 903。CLKIN0和CLKIN1從大約0.225mV到大約1.025mV變動。第二個時序圖示出了從用在圖1存儲設(shè)備100的內(nèi)部時鐘單元109中CLKIN1和CLKIN0產(chǎn)生的時鐘信號CLKOUT1 904和CLKOUT0 905。CLKOUT0和CLKOUT1從大約0.0mV到大約1.60mV變動。第三個時序圖示出了以CLKIN1作為其數(shù)據(jù)輸入的輔助數(shù)據(jù)接收器302輸出端的時鐘信號CLK1 906。在第三個時序圖中還示出了以CLKIN0作為其數(shù)據(jù)輸入的輔助數(shù)據(jù)接收器301輸出端的時鐘信號CLK0 907。CLK0和CLK1也從大約0.0mV到大約1.60mV變動。沒有明顯的數(shù)據(jù)偏移或時滯，CLK1/CLK0模式應(yīng)當類似于CLKOUT1/CLKOUT0模式。圖9所示模式顯示由于輔助數(shù)據(jù)接收器301、302的輸出在大約0mV交叉而導致數(shù)據(jù)偏移或時滯的存在。CLK1/CLK0模式應(yīng)當在(VCC/2)909附近交叉。
圖10示出了具有根據(jù)本發(fā)明通過數(shù)據(jù)校正器工作和設(shè)計的模擬進行調(diào)節(jié)向量校正的數(shù)據(jù)校正器工作時序圖。一個時序圖描述了耦合到圖5所示數(shù)據(jù)校正器101的系統(tǒng)差動時鐘信號CLKIN0 901和CLKIN1 902。CLKIN0在數(shù)據(jù)輸入耦合到輔助數(shù)據(jù)接收器301。CLKIN1在數(shù)據(jù)輸入耦合到輔助數(shù)據(jù)接收器302。CLKIN0和CLKIN1從大約0.225mV到大約1.025mV變動。兩個輔助數(shù)據(jù)接收器都耦合到具有0.825mV電壓電平的VREF 903。第二個時序圖示出了從用在圖1存儲設(shè)備100的內(nèi)部時鐘單元109中CLKIN1和CLKIN0產(chǎn)生的時鐘信號CLKOUT1 904和CLKOUT0905。CLKOUT0和CLKOUT1從大約0.0mV到大約1.60mV變動。第三個時序圖示出了以CLKIN1作為其數(shù)據(jù)輸入的輔助數(shù)據(jù)接收器302輸出端的時鐘信號CLK1 1002。在第三個時序圖中還示出了以CLKIN0作為其數(shù)據(jù)輸入的輔助數(shù)據(jù)接收器301輸出端的時鐘信號CLK0 1001。CLK0和CLK1也從大約0.0mV到大約1.60mV變動。沒有明顯的數(shù)據(jù)偏移或時滯，CLK1/CLK0模式應(yīng)當類似于CLKOUT1/CLKOUT0模式。所示模式顯示由于CLK1/CLK0模式在(VCC/2)909附近交叉，因此數(shù)據(jù)校正器調(diào)節(jié)輔助數(shù)據(jù)接收器301、302的斷路點。由于斷路點是在幾個循環(huán)上自適應(yīng)調(diào)節(jié)的，因此交點不是精確地出現(xiàn)在每個時間幀的相同電平。但是，交點被移動到(VCC/2)909附近。
圖11描述了根據(jù)本發(fā)明其中包括處理器601、數(shù)據(jù)總線602及存儲設(shè)備組100(a)-100(n)的處理系統(tǒng)600。處理器601和存儲總線602是根據(jù)本領(lǐng)域技術(shù)人員已知的標準作法設(shè)計、制造并運行的。存儲設(shè)備組100(a)-100(n)是根據(jù)本發(fā)明制造并運行的。存儲設(shè)備100(a)-100(n)具有帶自適應(yīng)調(diào)節(jié)斷路點的數(shù)據(jù)接收器，以便校正到達這些數(shù)據(jù)接收器的數(shù)據(jù)信號中的偏移與時滯。處理系統(tǒng)600還可以包括其它不是以與存儲設(shè)備100(a)-100(n)相同方式制造或運行的存儲設(shè)備。處理器601也可以包括本發(fā)明。
所說明的實施方案可以利用各種電路類型及布置改變、修改和/或?qū)崿F(xiàn)。本領(lǐng)域技術(shù)人員很容易認識到在不嚴格遵循在此進行說明和描述的示例性實施方案和應(yīng)用及不背離由以下權(quán)利要求闡明的本發(fā)明真正主旨與范圍的前提下，可以對本發(fā)明進行這些修改和變化。
權(quán)利要求
1.一種電子設(shè)備，包括具有斷路點調(diào)節(jié)器的數(shù)據(jù)接收器；及耦合到該數(shù)據(jù)接收器、用于自適應(yīng)地向斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信息的數(shù)據(jù)校正器。
2.如權(quán)利要求1所述的電子設(shè)備，還包括耦合在數(shù)據(jù)校正器與數(shù)據(jù)接收器之間、用于有條件地向數(shù)據(jù)接收器的斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信息的鎖存器。
3.如權(quán)利要求1所述的電子設(shè)備，其中斷路點調(diào)節(jié)信息包括模擬控制電壓。
4.一種電子設(shè)備，包括多個數(shù)據(jù)接收器，其中每個數(shù)據(jù)接收器都具有斷路點調(diào)節(jié)器；及耦合到各數(shù)據(jù)接收器、用于自適應(yīng)地向各數(shù)據(jù)接收器的斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信息的數(shù)據(jù)校正器，該數(shù)據(jù)校正器包括具有第一斷路點調(diào)節(jié)器的第一輔助數(shù)據(jù)接收器；具有第二斷路點調(diào)節(jié)器的第二輔助數(shù)據(jù)接收器；耦合到第一輔助數(shù)據(jù)接收器的第一斷路點調(diào)節(jié)器并耦合到第二輔助數(shù)據(jù)接收器的第二斷路點調(diào)節(jié)器、用于自適應(yīng)地提供斷路點調(diào)節(jié)向量的校正器控制器。
5.如權(quán)利要求4所述的電子設(shè)備，還包括耦合在數(shù)據(jù)校正器與多個數(shù)據(jù)接收器的每一個數(shù)據(jù)接收器之間、用于有條件地向多個數(shù)據(jù)接收器中每一個數(shù)據(jù)接收器的斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信息的鎖存器。
6.如權(quán)利要求5所述的電子設(shè)備，其中斷路點調(diào)節(jié)信息包括提供給第一和第二輔助數(shù)據(jù)接收器、對多個調(diào)節(jié)循環(huán)都沒有變化的斷路點調(diào)節(jié)向量。
7.一種集成電路，包括具有斷路點調(diào)節(jié)器的數(shù)據(jù)接收器；及耦合到該數(shù)據(jù)接收器、用于自適應(yīng)地向斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信號的數(shù)據(jù)校正器。
8.一種集成電路，包括第一p-型MOS晶體管在第一節(jié)點耦合到第一n-型MOS晶體管的第一晶體管對，其中第一p-型MOS晶體管的柵極耦合到第一n-型MOS晶體管的柵極；第二p-型MOS晶體管在第二節(jié)點耦合到第二n-型MOS晶體管的第二晶體管對，其中第二p-型MOS晶體管的柵極耦合到第二n-型MOS晶體管的柵極，第二晶體管對的第二p-型MOS晶體管在第三節(jié)點耦合到第一晶體管對的第一p-型MOS晶體管，第二晶體管對的第二n-型MOS晶體管在第四節(jié)點耦合到第一晶體管對的第一n-型MOS晶體管；耦合到第三節(jié)點的第三p-型MOS晶體管；耦合在第四節(jié)點與地之間的第三n-型MOS晶體管，其柵極在第一節(jié)點耦合到第三p-型MOS晶體管的柵極；耦合在第一節(jié)點與地之間的多個串行配置的n-型MOS晶體管對；耦合在第一電壓與第一節(jié)點之間的多個串行配置的p-型MOS晶體管對，其中激活多個串行配置的n-型MOS晶體管對和多個串行配置的p-型MOS晶體管對調(diào)節(jié)第一節(jié)點處的電壓。
9.如權(quán)利要求8所述的集成電路，還包括耦合到第一晶體管對的第一p-型MOS晶體管柵極、能夠提供電壓基準信號的電壓基準端口；及耦合到第二晶體管對的第二p-型MOS晶體管柵極、能夠提供數(shù)據(jù)信號的數(shù)據(jù)端口。
10.一種存儲設(shè)備，包括具有斷路點調(diào)節(jié)器的數(shù)據(jù)接收器；及耦合到該數(shù)據(jù)接收器、用于自適應(yīng)地向該數(shù)據(jù)接收器的斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信息的數(shù)據(jù)校正器。
11.如權(quán)利要求10所述的存儲設(shè)備，還包括耦合在數(shù)據(jù)校正器與數(shù)據(jù)接收器之間、用于有條件地向數(shù)據(jù)接收器的斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信息的鎖存器。
12.一種存儲設(shè)備，包括多個數(shù)據(jù)接收器，其中每個數(shù)據(jù)接收器都具有斷路點調(diào)節(jié)器；及耦合到各數(shù)據(jù)接收器、用于自適應(yīng)地向各數(shù)據(jù)接收器的斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信息的數(shù)據(jù)校正器，該數(shù)據(jù)校正器包括具有第一斷路點調(diào)節(jié)器的第一輔助數(shù)據(jù)接收器；具有第二斷路點調(diào)節(jié)器的第二輔助數(shù)據(jù)接收器；耦合到第一輔助數(shù)據(jù)接收器輸出并耦合到第二輔助數(shù)據(jù)接收器輸出的相位檢測器，其中該相位檢測器比較第一輔助數(shù)據(jù)接收器的輸出信號與第二輔助數(shù)據(jù)接收器的輸出信號；及耦合到該相位檢測器、用于接收比較信息的校正器控制器，該校正器控制器耦合到第一輔助數(shù)據(jù)接收器的第一斷路點調(diào)節(jié)器并耦合到第二輔助數(shù)據(jù)接收器的第二斷路點調(diào)節(jié)器，用于自適應(yīng)地提供斷路點調(diào)節(jié)向量。
13.一種數(shù)據(jù)接收器，包括具有斷路點的接收器；及耦合到該接收器、用于自適應(yīng)地調(diào)節(jié)該接收器斷路點的斷路點調(diào)節(jié)器。
14.如權(quán)利要求13所述的數(shù)據(jù)接收器，其中接收器包括第一p-型MOS晶體管在第一節(jié)點耦合到第一n-型MOS晶體管的第一晶體管對，其中第一p-型MOS晶體管的柵極耦合到第一n-型MOS晶體管的柵極；第二p-型MOS晶體管在第二節(jié)點耦合到第二n-型MOS晶體管的第二晶體管對，其中第二p-型MOS晶體管的柵極耦合到第二n-型MOS晶體管的柵極，第二晶體管對的第二p-型MOS晶體管在第三節(jié)點耦合到第一晶體管對的第一p-型MOS晶體管，第二晶體管對的第二n-型MOS晶體管在第四節(jié)點耦合到第一晶體管對的第一n-型MOS晶體管；耦合到第三節(jié)點的第三p-型MOS晶體管；耦合在第四節(jié)點與地之間的第三n-型MOS晶體管，其柵極在第一節(jié)點耦合到第三p-型MOS晶體管的柵極。
15.如權(quán)利要求13所述的數(shù)據(jù)接收器，其中接收器包括差動對接收器。
16.如權(quán)利要求13所述的數(shù)據(jù)接收器，其中接收器包括差動放大器；耦合到該差動放大器一個輸入的電壓基準端口；及耦合到該差動放大器另一輸入的數(shù)據(jù)端口。
17.如權(quán)利要求16所述的數(shù)據(jù)接收器，其中斷路點調(diào)節(jié)器包括耦合到差動放大器節(jié)點的多個串行配置的n-型MOS晶體管對；及在所述節(jié)點耦合到差動放大器的多個串行配置的p-型MOS晶體管對，其中激活多個串行配置的n-型MOS晶體管對和多個串行配置的p-型MOS晶體管對調(diào)節(jié)該節(jié)點處的電壓。
18.如權(quán)利要求17所述的數(shù)據(jù)接收器，其中斷路點調(diào)節(jié)器還包括配置成兩組的多個調(diào)節(jié)端口，一組以一對一的方式耦合到多個串行配置的n-型MOS晶體管對，另一組以一對一的方式耦合到多個串行配置的p-型MOS晶體管對，其中串行配置的n-型MOS晶體管對的個數(shù)等于串行配置的p-型MOS晶體管對的個數(shù)，這兩組調(diào)節(jié)端口能夠提供激活多個n-型MOS晶體管對和多個p-型MOS晶體管對的信號。
19.如權(quán)利要求17所述的數(shù)據(jù)接收器，其中串行配置的n-型MOS晶體管對的個數(shù)是4，串行配置的p-型MOS晶體管對的個數(shù)是4。
20.如權(quán)利要求17所述的數(shù)據(jù)接收器，其中節(jié)點電壓從大約-200mV到大約+200mV進行調(diào)節(jié)。
21.如權(quán)利要求17所述的數(shù)據(jù)接收器，其中多個串行配置的n-型MOS晶體管對包括該串行配置的n-型MOS晶體管對的加權(quán)組，而多個串行配置的p-型MOS晶體管對包括該串行配置的p-型MOS晶體管對的加權(quán)組。
22.如權(quán)利要求21所述的數(shù)據(jù)接收器，其中串行配置的n-型MOS晶體管對的加權(quán)組和串行配置的p-型MOS晶體管對的加權(quán)組是根據(jù)串行配置的n-型MOS晶體管對中每個充當負載晶體管的n-型MOS晶體管及串行配置的p-型MOS晶體管對中每個充當負載晶體管的p-型MOS晶體管的寬度與長度之比加權(quán)的。
23.一種數(shù)據(jù)接收器，包括第一p-型MOS晶體管在第一節(jié)點耦合到第一n-型MOS晶體管的第一晶體管對，其中第一p-型MOS晶體管的柵極耦合到第一n-型MOS晶體管的柵極；第二p-型MOS晶體管在第二節(jié)點耦合到第二n-型MOS晶體管的第二晶體管對，其中第二p-型MOS晶體管的柵極耦合到第二n-型MOS晶體管的柵極，第二晶體管對的第二p-型MOS晶體管在第三節(jié)點耦合到第一晶體管對的第一p-型MOS晶體管，第二晶體管對的第二n-型MOS晶體管在第四節(jié)點耦合到第一晶體管對的第一n-型MOS晶體管；耦合到第三節(jié)點的第三p-型MOS晶體管；耦合在第四節(jié)點與地之間的第三n-型MOS晶體管，其柵極在第一節(jié)點耦合到第三p-型MOS晶體管的柵極；耦合在第一節(jié)點與地之間的多個串行配置的n-型MOS晶體管對；及耦合在第一電壓與第一節(jié)點之間的多個串行配置的p-型MOS晶體管對，其中激活多個串行配置的n-型MOS晶體管對和多個串行配置的p-型MOS晶體管對調(diào)節(jié)第一節(jié)點處的電壓。
24.如權(quán)利要求23所述的數(shù)據(jù)接收器，其中多個串行配置的n-型MOS晶體管對包括該串行配置的n-型MOS晶體管對的加權(quán)組，而多個串行配置的p-型MOS晶體管對包括該串行配置的p-型MOS晶體管對的加權(quán)組。
25.如權(quán)利要求24所述的數(shù)據(jù)接收器，其中串行配置的n-型MOS晶體管對的加權(quán)組和串行配置的p-型MOS晶體管對的加權(quán)組是根據(jù)串行配置的n-型MOS晶體管對中每個充當負載晶體管的n-型MOS晶體管及串行配置的p-型MOS晶體管對中每個充當負載晶體管的p-型MOS晶體管的寬度與長度之比加權(quán)的。
26.一種斷路點調(diào)節(jié)器，包括耦合在節(jié)點與地之間的多個串行配置的n-型MOS晶體管對；耦合在第一電壓與該節(jié)點之間的多個串行配置的p-型MOS晶體管對，其中激活多個串行配置的n-型MOS晶體管對和多個串行配置的p-型MOS晶體管對調(diào)節(jié)該節(jié)點處的電壓。
27.如權(quán)利要求26所述的斷路點調(diào)節(jié)器，其中串行配置的n-型MOS晶體管對的個數(shù)是4，串行配置的p-型MOS晶體管對的個數(shù)是4。
28.如權(quán)利要求26所述的斷路點調(diào)節(jié)器，其中多個串行配置的n-型MOS晶體管對包括該串行配置的n-型MOS晶體管對的加權(quán)組，而多個串行配置的p-型MOS晶體管對包括該串行配置的p-型MOS晶體管對的加權(quán)組。
29.如權(quán)利要求28所述的斷路點調(diào)節(jié)器，其中串行配置的n-型MOS晶體管對的加權(quán)組和串行配置的p-型MOS晶體管對的加權(quán)組是根據(jù)串行配置的n-型MOS晶體管對中每個充當負載晶體管的n-型MOS晶體管及串行配置的p-型MOS晶體管對中每個充當負載晶體管的p-型MOS晶體管的寬度與長度之比加權(quán)的。
30.一種數(shù)據(jù)校正器，包括第一輔助數(shù)據(jù)接收器；第二輔助數(shù)據(jù)接收器；及耦合到第一輔助數(shù)據(jù)接收器并耦合到第二輔助數(shù)據(jù)接收器、用于自適應(yīng)地向第一輔助數(shù)據(jù)接收器和第二輔助數(shù)據(jù)接收器提供調(diào)節(jié)向量的校正器控制器。
31.如權(quán)利要求30所述的數(shù)據(jù)校正器，其中校正器控制器包括在確定調(diào)節(jié)向量已經(jīng)在對多個調(diào)節(jié)循環(huán)沒有改變的情況下提供給第一和第二輔助數(shù)據(jù)接收器后向該數(shù)據(jù)校正器外部的數(shù)據(jù)接收器發(fā)送調(diào)節(jié)向量的控制邏輯。
32.如權(quán)利要求30所述的數(shù)據(jù)校正器，其中對第一輔助數(shù)據(jù)接收器和第二輔助數(shù)據(jù)接收器的調(diào)節(jié)向量提供調(diào)節(jié)第一輔助數(shù)據(jù)接收器和第二輔助數(shù)據(jù)接收器斷路點的信號。
33.如權(quán)利要求30所述的數(shù)據(jù)校正器，其中第一輔助數(shù)據(jù)接收器包括配置成接收第一時鐘信號的數(shù)據(jù)端口，而第二輔助數(shù)據(jù)接收器包括配置成接收第二時鐘信號的數(shù)據(jù)端口，第一輔助數(shù)據(jù)接收器在能夠接收基準電壓的電壓基準端口耦合到第二輔助數(shù)據(jù)接收器。
34.如權(quán)利要求30所述的數(shù)據(jù)校正器，其中數(shù)據(jù)校正器還包括耦合到第一輔助數(shù)據(jù)接收器輸出并耦合到第二輔助數(shù)據(jù)接收器輸出的相位檢測器，其中該相位檢測器比較第一輔助數(shù)據(jù)接收器的輸出信號與第二輔助數(shù)據(jù)接收器的輸出信號。
35.如權(quán)利要求34所述的數(shù)據(jù)校正器，其中數(shù)據(jù)校正器還包括耦合在相位檢測器與校正器控制器之間的過濾器，其中該過濾器根據(jù)預定設(shè)置控制輸出信號從相位檢測器到校正器控制器的發(fā)送。
36.如權(quán)利要求35所述的數(shù)據(jù)校正器，其中過濾器包括用于確定相位檢測器的輸出是否對多個時鐘脈沖維持恒定電平的計數(shù)器。
37.如權(quán)利要求36所述的數(shù)據(jù)校正器，其中時鐘脈沖的個數(shù)是4。
38.一種數(shù)據(jù)校正器，包括具有第一斷路點調(diào)節(jié)器的第一輔助數(shù)據(jù)接收器；具有第二斷路點調(diào)節(jié)器的第二輔助數(shù)據(jù)接收器；耦合到第一輔助數(shù)據(jù)接收器輸出并耦合到第二輔助數(shù)據(jù)接收器輸出的相位檢測器，其中該相位檢測器比較第一輔助數(shù)據(jù)接收器的輸出信號與第二輔助數(shù)據(jù)接收器的輸出信號；及耦合到該相位檢測器、用于接收比較信息的校正器控制器，該校正器控制器耦合到第一和第二斷路點調(diào)節(jié)器，用于自適應(yīng)地向第一斷路點調(diào)節(jié)器和第二斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)向量。
39.如權(quán)利要求38所述的數(shù)據(jù)校正器，其中第一輔助數(shù)據(jù)接收器包括配置成接收第一時鐘信號的數(shù)據(jù)端口，而第二輔助數(shù)據(jù)接收器包括配置成接收第二時鐘信號的數(shù)據(jù)端口，第一輔助數(shù)據(jù)接收器在能夠接收基準電壓的電壓基準端口耦合到第二輔助數(shù)據(jù)接收器。
40.如權(quán)利要求38所述的數(shù)據(jù)校正器，其中數(shù)據(jù)校正器還包括耦合在相位檢測器與校正器控制器之間的過濾器，其中該過濾器根據(jù)預定設(shè)置控制輸出信號從相位檢測器到校正器控制器的發(fā)送。
41.如權(quán)利要求38所述的數(shù)據(jù)校正器，其中數(shù)據(jù)校正器包括在確定調(diào)節(jié)向量已經(jīng)在對多個調(diào)節(jié)循環(huán)沒有改變的情況下提供給第一和第二輔助數(shù)據(jù)接收器后向該數(shù)據(jù)校正器外部的數(shù)據(jù)接收器發(fā)送調(diào)節(jié)向量的控制邏輯。
42.一種相位調(diào)節(jié)器，包括平衡兩個信號的裝置；及比較這兩個信號的零交叉的裝置，用于平衡兩個信號的裝置耦合到用于比較這兩個信號零交叉的裝置。
43.如權(quán)利要求42所述的相位調(diào)節(jié)器，其中比較兩個信號的零交叉包括確定什么時候一個信號上升邊緣的躍遷與另一個信號下降邊緣的躍遷交于一點。
44.如權(quán)利要求42所述的相位調(diào)節(jié)器，其中用于平衡兩個信號的裝置包括具有輸出的第一NAND門；具有輸出的第二NAND門；耦合在地與第一NAND門輸出之間的第一n-型電容器；耦合在地與第二NAND門輸出之間的第二n-型電容器；耦合到第一NAND門輸出的第一反向器；耦合到第二NAND門輸出的第二反向器；耦合在地與第一反向器輸出之間的第三n-型電容器；耦合在地與第二反向器輸出之間的第四n-型電容器；及耦合在電壓與第一反向器輸出之間的p-型電容器，其中n-型和p-型電容器的電容設(shè)置成對于在第一NAND門輸入的第一時鐘信號和第二NAND門輸入的第二時鐘信號，在第一反向器輸出的第一時鐘的上升時間和下降時間近似等于第二反向器輸出的第二時鐘的上升時間和下降時間。
45.如權(quán)利要求42所述的相位調(diào)節(jié)器，其中用于比較兩個信號的零交叉的裝置包括輸出耦合到第一反向器的NAND門；及輸出耦合到第二反向器的NOR門，第二反向器有耦合到NAND門輸入的輸出，NOR門的輸入耦合到第一反向器的輸出。
46.如權(quán)利要求45所述的相位調(diào)節(jié)器，其中用于比較兩個信號的零交叉的裝置還包括耦合到NAND門輸出的第三反向器；串行耦合到第三反向器輸出的第四反向器；耦合到NOR門輸出的第五反向器；與第四反向器輸出串行耦合的第一p-型MOS晶體管；耦合在第一p-型MOS晶體管與節(jié)點之間的第一n-型MOS晶體管，第一p-型MOS晶體管的柵極耦合到第一n-型MOS晶體管的柵極，第一p-型MOS晶體管的柵極耦合到第五反向器的輸出；與第五反向器輸出串行耦合的第二p-型MOS晶體管；及耦合在第二p-型MOS晶體管與上述節(jié)點之間的第二n-型MOS晶體管，第二p-型MOS晶體管的柵極耦合到第二n-型MOS晶體管的柵極，第二p-型MOS晶體管的柵極耦合到第四反向器的輸出。
47.一種用于平衡兩個信號的平衡電路，包括具有輸出的第一NAND門；具有輸出的第二NAND門；耦合在地與第一NAND門輸出之間的第一n-型電容器；耦合在地與第二NAND門輸出之間的第二n-型電容器；耦合到第一NAND門輸出的第一反向器；耦合到第二NAND門輸出的第二反向器；耦合在地與第一反向器輸出之間的第三n-型電容器；耦合在地與第二反向器輸出之間的第四n-型電容器；及耦合在電壓與第一反向器輸出之間的p-型電容器，其中n-型和p-型電容器的電容設(shè)置成對于在第一NAND門輸入的第一時鐘信號和第二NAND門輸入的第二時鐘信號，在第一反向器輸出的第一時鐘的上升時間和下降時間近似等于第二反向器輸出的第二時鐘的上升時間和下降時間。
48.一種用于比較兩個信號的零交叉的相位檢測電路，包括輸出耦合到第一反向器的NAND門；及輸出耦合到第二反向器的NOR門，第二反向器有耦合到NAND門輸入的輸出，NOR門的輸入耦合到第一反向器的輸出。
49.一種處理系統(tǒng)，包括處理器；及耦合到該處理器的存儲設(shè)備，該存儲設(shè)備包括多個數(shù)據(jù)接收器，其中每個數(shù)據(jù)接收器都具有斷路點調(diào)節(jié)器；及耦合到各數(shù)據(jù)接收器、用于自適應(yīng)地向各數(shù)據(jù)接收器的斷路點調(diào)節(jié)器提供斷路點調(diào)節(jié)信息的數(shù)據(jù)校正器。
50.一種操作具有數(shù)據(jù)偏移調(diào)節(jié)的數(shù)據(jù)接收器的方法，包括向數(shù)據(jù)接收器提供數(shù)據(jù)信號；向數(shù)據(jù)校正器提供時鐘信號；關(guān)于所接收到的時鐘信號，在數(shù)據(jù)校正器中產(chǎn)生調(diào)節(jié)信息；及有條件地將調(diào)節(jié)信息發(fā)送到數(shù)據(jù)接收器。
51.如權(quán)利要求50所述的方法，其中時鐘信號是差動時鐘信號。
52.如權(quán)利要求50所述的方法，還包括向數(shù)據(jù)接收器和數(shù)據(jù)校正器提供基準電壓，以便提供用于在數(shù)據(jù)接收器中產(chǎn)生第一斷路點及在數(shù)據(jù)校正器中產(chǎn)生多個斷路點的基準電平。
53.如權(quán)利要求50所述的方法，其中時鐘信號與數(shù)據(jù)信號源自共用源。
54.如權(quán)利要求53所述的方法，其中共用源包括共用芯片集。
55.一種操作數(shù)據(jù)校正器的方法，包括向第一輔助數(shù)據(jù)接收器的數(shù)據(jù)端口提供第一時鐘信號，第一輔助數(shù)據(jù)接收器提供關(guān)于該第一時鐘信號的輸出信號；向第二輔助數(shù)據(jù)接收器的數(shù)據(jù)端口提供第二時鐘信號，第二輔助數(shù)據(jù)接收器提供關(guān)于該第二時鐘信號的輸出信號；確定第一和第二輔助數(shù)據(jù)接收器的輸出信號之間的差值；及產(chǎn)生關(guān)于第一和第二輔助數(shù)據(jù)接收器輸出信號差值的調(diào)節(jié)向量。
56.如權(quán)利要求55所述的方法，還包括提供作為第一時鐘信號和第二時鐘信號的差動時鐘信號；及向第一輔助數(shù)據(jù)接收器和第二輔助數(shù)據(jù)接收器提供電壓基準，以便為第一輔助數(shù)據(jù)接收器中的第一斷路點和第二輔助數(shù)據(jù)接收器中的第二斷路點設(shè)置基準電平。
57.如權(quán)利要求55所述的方法，其中確定第一和第二輔助數(shù)據(jù)接收器的輸出信號之間的差值包括檢測輔助數(shù)據(jù)接收器輸出信號的零交叉。
58.如權(quán)利要求55所述的方法，還包括向第一輔助數(shù)據(jù)接收器和第二輔助數(shù)據(jù)接收器提供調(diào)節(jié)向量。
59.如權(quán)利要求58所述的方法，還包括有條件地使調(diào)節(jié)向量可以用于數(shù)據(jù)校正器外部的數(shù)據(jù)接收器。
60.如權(quán)利要求59所述的方法，其中有條件地使調(diào)節(jié)向量可以用于數(shù)據(jù)校正器外部的數(shù)據(jù)接收器包括確定提供給第一輔助數(shù)據(jù)接收器和第二輔助數(shù)據(jù)接收器的調(diào)節(jié)向量對預定個數(shù)的調(diào)節(jié)循環(huán)保持恒定；及使調(diào)節(jié)向量可以用于數(shù)據(jù)接收器外部的各數(shù)據(jù)接收器。
61.一種用于操作具有帶數(shù)據(jù)偏移調(diào)節(jié)的數(shù)據(jù)接收器的存儲設(shè)備的方法，包括向數(shù)據(jù)接收器提供數(shù)據(jù)信號；向第一輔助數(shù)據(jù)接收器的數(shù)據(jù)端口提供第一時鐘信號，該第一輔助數(shù)據(jù)接收器有第一斷路點，該第一輔助數(shù)據(jù)接收器提供關(guān)于第一時鐘信號的輸出信號；向第二輔助數(shù)據(jù)接收器的數(shù)據(jù)端口提供第二時鐘信號，該第二輔助數(shù)據(jù)接收器有第二斷路點，該第二輔助數(shù)據(jù)接收器提供關(guān)于第二時鐘信號的輸出信號；確定第一和第二輔助數(shù)據(jù)接收器的輸出信號之間的差值；產(chǎn)生關(guān)于第一和第二輔助數(shù)據(jù)接收器輸出信號差值的調(diào)節(jié)向量；將調(diào)節(jié)向量提供給第一和第二輔助數(shù)據(jù)接收器，以便調(diào)節(jié)第一和第二輔助數(shù)據(jù)接收器的斷路點；及有條件地向數(shù)據(jù)接收器發(fā)送調(diào)節(jié)向量。
62.如權(quán)利要求61所述的方法，還包括提供作為第一時鐘信號和第二時鐘信號的差動時鐘信號；及向第一輔助數(shù)據(jù)接收器和第二輔助數(shù)據(jù)接收器提供電壓基準，以便為第一輔助數(shù)據(jù)接收器中的第一斷路點和第二輔助數(shù)據(jù)接收器中的第二斷路點設(shè)置基準電平。
63.如權(quán)利要求61所述的方法，其中有條件地向數(shù)據(jù)接收器發(fā)送調(diào)節(jié)向量包括確定提供給第一輔助數(shù)據(jù)接收器和第二輔助數(shù)據(jù)接收器的調(diào)節(jié)向量對于預定個數(shù)的調(diào)節(jié)循環(huán)保持恒定；確定數(shù)據(jù)接收器是否處于寧靜期；及如果已經(jīng)確定數(shù)據(jù)接收器處于寧靜期，則向數(shù)據(jù)接收器提供調(diào)節(jié)向量。
64.如權(quán)利要求63所述的方法，其中數(shù)據(jù)接收器的寧靜期包括數(shù)據(jù)接收器不傳輸數(shù)據(jù)的時期。
全文摘要
在數(shù)據(jù)接收器中捕捉到的數(shù)據(jù)信號中的偏移和時滯是通過自適應(yīng)地調(diào)節(jié)數(shù)據(jù)接收器的躍遷閾值來降低的。數(shù)據(jù)校正器提供了一組用于調(diào)節(jié)數(shù)據(jù)接收器躍遷閾值的調(diào)節(jié)向量。數(shù)據(jù)校正器利用差動時鐘信號和基準電壓產(chǎn)生提供給數(shù)據(jù)接收器的調(diào)節(jié)向量組。數(shù)據(jù)接收器是一種改進的接收器，其中加入了從數(shù)據(jù)校正器接收調(diào)節(jié)向量組以便相對于基準電壓調(diào)節(jié)其斷路點的斷路點調(diào)節(jié)器。
文檔編號H03K5/26GK1647203SQ03808276
公開日2005年7月27日 申請日期2003年1月23日 優(yōu)先權(quán)日2002年2月13日
發(fā)明者B·凱思 申請人:微米技術(shù)有限公司