專利名稱：經(jīng)緩沖電流回饋電源供應(yīng)及其應(yīng)用的制作方法
背景技術(shù)：
本發(fā)明是關(guān)于電源供應(yīng)，尤其是，本發(fā)明是關(guān)于由半導(dǎo)體制造之集成電路用之緩沖電流回饋電源供應(yīng)。想要的電源供應(yīng)包括來(lái)自使用電源供應(yīng)之負(fù)載之回饋機(jī)制，以便在適合的情況下傳遞適合的電源量。通常，回饋系藉由電壓或電流控制而達(dá)成。電壓的使用是因?yàn)槠渫ǔＪ遣恍枰嗟呐虺朔謮浩髦娐?。?dāng)存在著負(fù)載將導(dǎo)致電壓擺動(dòng)的可能性時(shí)，例如當(dāng)重負(fù)載被輸入所產(chǎn)生的下降或當(dāng)負(fù)載突然被移除所產(chǎn)生的突波，電壓回饋顯得更有用。
在許多小尺寸微電子應(yīng)用中，例如超大規(guī)模集成電路(VLSI)，電源供應(yīng)用的電源僅在5伏特之下，有時(shí)候如2.5V或1.5V般的低。這有部份是為了配合VLSI裝置中所使用的，即小尺寸的晶體管，例如那些由互補(bǔ)金氧半導(dǎo)體(CMOS)制程所形成的晶體管。為填入更多晶體管于硅晶圓上，從源極或汲極至閘極的距離變得越來(lái)越小，這些晶體管承受電壓崩潰的能力也越小。因此，越來(lái)越低的電壓被使用。當(dāng)回饋的需求產(chǎn)生時(shí)，電源供應(yīng)通常僅提供電壓回饋。電壓回饋設(shè)計(jì)剝奪這些電路限制的部份可用電壓。
在圖一所設(shè)計(jì)的電源供應(yīng)中，電壓供應(yīng)10之正及負(fù)端連接至具有電壓回饋之放大器。該放大器包括一電流鏡放大器12，一第二級(jí)放大器14，以及一第三級(jí)，一緩沖放大器16。該放大器具有一第一級(jí)電流鏡12以及差動(dòng)放大器20，響應(yīng)例如來(lái)自回路濾波器或充電幫浦之一輸入訊號(hào)18以及一電壓回饋訊號(hào)21。藉由電流鏡是表示二晶體管具13，15具有一共同至極及一共同源極，因此它們將導(dǎo)通具有由晶體管的相對(duì)尺寸所設(shè)定之大小的電流。此電流鏡第一級(jí)響應(yīng)一差動(dòng)放大器20。第一級(jí)電流鏡12提供輸出功率至一第二放大器14，之后傳送至一緩沖器，源極隨耦器(source follower)16。電壓輸出3 4隨后連接至壓控振蕩器(VCO，未示出)。
此電源供應(yīng)具有在其至響應(yīng)參考訊號(hào)22，26，32之電流源24，28，30，在增益的不同級(jí)。輸入差動(dòng)放大器之電壓回饋訊號(hào)21提供回饋至放大器以增加或降低其輸出。此電壓回饋設(shè)計(jì)的重大缺點(diǎn)最小輸入電壓受到輸入差動(dòng)放大器之尾電流源22及輸入差動(dòng)放大器20之輸入晶體管之閘極對(duì)源極電壓的限制。在一例中，最低的輸入電壓值是0.8V而最高值是1.8V。為說(shuō)明，從電源供應(yīng)10而來(lái)的正電壓軌道約為1.8伏特。在輸入晶體管放大器20中有0.55伏特的汲極對(duì)源極電壓(Vgs)的下降，以及在尾電流源22中約0.25伏特汲極對(duì)源極(Vds)的下降。因此，最小的輸入電壓是0.55+0.25＝約0.8伏特。
最大輸入電壓受到第二增益級(jí)14之VDS及電壓等于輸出34之電壓的NMOS源極隨耦器16的VDS的限制。第二級(jí)14的VDS小于0.1伏特，而源極隨耦器16的Vgs稍微小于0.1伏特。在此情況中，最大輸出電壓因此約為1.2伏特。如果此電壓回饋放大器被用于單一增益結(jié)構(gòu)中(如圖一所示)，操作的范圍將在0.8V至1.2V之間，以確保輸入級(jí)及輸出級(jí)在定義良好的操作區(qū)域中操作。
在典型的壓控振蕩器(VCO)中，想要的輸出電壓范圍可能從0.6伏特變化至1.8伏特，遠(yuǎn)超過(guò)圖一電路的能力。此外，此特定的設(shè)計(jì)使用9個(gè)晶體管及一個(gè)電容，且具有一個(gè)三級(jí)放大器。所以需要一個(gè)不需要一樣多的組件且能夠變化輸入及輸出電壓的較簡(jiǎn)單設(shè)計(jì)。此種設(shè)計(jì)將能與本裝置之大范圍兼容，包括充電幫浦及壓控振蕩器。
簡(jiǎn)要綜合說(shuō)明本發(fā)明符合這些需求，藉由提供CMOS裝置用之緩沖電源供應(yīng)，其使用一電流回饋設(shè)計(jì)而非一電壓回饋設(shè)計(jì)。于一實(shí)施例中，一電源供應(yīng)具有一第一及一第二晶體管串聯(lián)在一起，該第一晶體管之源極連接至該第二晶體管之汲極，該連接點(diǎn)系該電路中之一第一連接點(diǎn)。一第三晶體管之閘極連接至第一連接點(diǎn)，而第一及第三晶體管之汲極隨后連接至一正電壓電源。一第四晶體管之汲極隨后連接至第三晶體管之源極形成一第二連接點(diǎn)。第二連接點(diǎn)系一電子裝置，例如VCO，的電壓輸出。在此結(jié)構(gòu)中，第三晶體管是VCO用的主要電流源，而第四晶體管是第三晶體管之源極隨器或緩沖器。第五晶體管隨后在一第三連接點(diǎn)連接至第三及第四晶體管之源極，而第五晶體管之源極隨后連接至電壓供應(yīng)之負(fù)或返回部份。第一及第二晶體管提供電源供應(yīng)用之負(fù)回饋回路。雖然本實(shí)施例名為電源供應(yīng)，可以了解的是此實(shí)施例產(chǎn)生VCO或其它裝置用之供應(yīng)及控制電壓。此電流回饋提供本實(shí)施例操作中之較大的電壓范圍及較大的控制。
另一實(shí)施例是一電源供應(yīng)，具有一第一晶體管連接至電壓供應(yīng)之一正端，以及第二及第三晶體管在第一連接點(diǎn)連接至該第一晶體管。第二晶體管連接至第一晶體管做為一源極隨耦器。第二晶體管之源極形成與一第四晶體管以及與一電子裝置，例如VCO，之一第二連接點(diǎn)。第三晶體管與第二晶體管串聯(lián)，且其汲極形成與第四晶體管之汲極及第五晶體管之汲極之一第三連接點(diǎn)。第四及第五晶體管是電源供應(yīng)用之主要電流源及電流源，并且連接至電源供應(yīng)之負(fù)或返回端。第三及第五晶體管提供電源供應(yīng)用之負(fù)回饋電路。許多其它的實(shí)施例也是可能的。
圖式許多視圖的簡(jiǎn)要描述圖一系習(xí)知電壓回饋電路。
圖二系具有電流回饋電路之電供應(yīng)之第一實(shí)施例。
圖三系電流回饋電源供應(yīng)之另一實(shí)施例。
圖四及圖五系使用電流回饋設(shè)計(jì)之另一實(shí)施例。
圖六描述輸入一VCO電路之圖二的電源供應(yīng)。
圖七描述具有含電流回饋設(shè)計(jì)之二加總電源供應(yīng)之VCO電路。
圖八描述輸入一相位鎖定回路之一電流回饋。
圖九描述輸入一延遲鎖定回路之一電流回饋電源供應(yīng)。
圖十描述輸入一相位累積器之電流回饋電源供應(yīng)。
本發(fā)明較佳實(shí)施例之詳細(xì)說(shuō)明在以下的討論中，晶體管被描述為CMOS晶體管，且尤其是p信道MOS(PMOS)或n信道(NMOS)晶體管。熟悉本技藝之人士應(yīng)該了解p信道及n信道一詞可以較精確的描述此處所討論的晶體管，因?yàn)檫@些晶體管通常不是由沉積金屬組件所制造，除了可能為外部連接之外。此外，源極及至極區(qū)域適用于p型或n型，指示是否源極與汲極之間的信道經(jīng)由空乏模式(電洞)或加強(qiáng)模式(電子)所連接。不過(guò)，PMOS及NMOS一詞更通常被使用，且此處被使用以表示那些由CMOS制程所制造的晶體管。
圖二描述具有電源回饋之CMOS電源供應(yīng)40之第一實(shí)施例。電源供應(yīng)40包括第一，第三及第四晶體管46，50及52，PMOS晶體管，及第二級(jí)敝五晶體管48，54，NMOS晶體管，以及正電源供應(yīng)42以及一返回或負(fù)供應(yīng)44，并可能包括在點(diǎn)B之一輸出端。圖式中的電流方向由小箭頭的方向所指示。具有電流回饋之CMOS電源供應(yīng)40與正電源供應(yīng)42或一負(fù)電源供應(yīng)或返回端44連接。第一晶體管46及第二晶體管48在點(diǎn)A，第一連接點(diǎn)，串聯(lián)。電壓供應(yīng)也連接至第三晶體管50之汲極，其閘極連接至點(diǎn)A。第一晶體管46及第三晶體管50是電源供應(yīng)40之電流源。以其閘極連接至點(diǎn)A，晶體管50也是一來(lái)自以下描述之電流回饋之負(fù)回饋用之誤差放大器。
第四晶體管52被連接至第二連接點(diǎn)B，做為第三晶體管50之一緩沖器或源極隨耦器放大器。點(diǎn)B也是電源供應(yīng)負(fù)載，例如VCO，用之一電壓輸出。緩沖器系由輸入至其閘極之一個(gè)別的輸入電壓所控制。第五晶體管54隨后在第三連接點(diǎn)C連接至第二及第四晶體管48，52，以完成電源供應(yīng)?？捎诰w管46，48及54的閘極提供控制晶體管及操作及電路用之分離的偏壓。
電源供應(yīng)之電流回路操作如下所述。在點(diǎn)A，I4必須等于I5，忽略晶體管50之一極小量的閘極電流。這是回饋電路的一個(gè)重要部份。如果輸出電流上升，且I1維持固定，I2下降，且相反移動(dòng)，則I4增加。如果I4增加，則I5也必須增加，因?yàn)镮4的連接很接近I5。如果I4增加，在點(diǎn)A的電壓將下降，增加PMOS晶體管50之絕對(duì)值Vgs，并增加輸出電流。此調(diào)整將繼續(xù)直到電路穩(wěn)定。如果輸出的負(fù)載降低，且IOUT電流下降，完成事件將發(fā)生；IOUT下降，I2增加，I4減少，I5也減少，在點(diǎn)A的閘極電壓增加，Vgs下降，且晶體管50的輸出下降。此電路利用電流源晶體管46及54，其設(shè)定電流I5及I3?？梢员硎緛?lái)自主電流源50的電流I1等于I3-I5+IOUT。因此，來(lái)自電流源50的電流也等于一固定(I3-I5)小于一變量，負(fù)載獨(dú)立的IOUT。藉由使用電流源，電流回饋使電路運(yùn)作。
圖三是電流回饋電源供應(yīng)60之另一實(shí)施例。電源供應(yīng)60包括第一級(jí)第三晶體管62，66，PMOS晶體管，第二，第三及第五晶體管64，68及79，NMOS晶體管，一正電壓供應(yīng)42以及一返回或負(fù)電壓供應(yīng)44，并可包括在點(diǎn)E之一輸出端。電源供應(yīng)60連接制一正電壓42及一負(fù)電壓或返回或地44。在此結(jié)構(gòu)中，正電源供應(yīng)42連接至第一晶體管62之源極，其汲極連接至第二及第三晶體管64，66。第二晶體管64在第一連接點(diǎn)D連接至第一晶體管62做為緩沖器或源極隨耦器。這也是與第一晶體管62串聯(lián)之第三晶體管66之汲極用之連接點(diǎn)。源極隨耦器64可以具有連接至其閘極之緩沖輸入電壓。源極隨耦器64之源極形成一第二連接點(diǎn)E，而點(diǎn)E連接至電源供應(yīng)輸出以及一第四晶體管68，此實(shí)施例之一主電流源。第四晶體管68之閘極隨后在一第三連接點(diǎn)F連接至第三晶體管68之源極。晶體管68，70的源極隨后連接至電壓供應(yīng)之返回44。第四晶體管68是主要電流源及誤差放大器而第五放大器70是第二電流源。
此實(shí)施例的操作可以在小于先前實(shí)施例的項(xiàng)目中描述。在圖式中的電流方向系由小箭頭的方向所指示。除了至晶體管68之極小的閘極電流，I4必須等于I5。如果I3及I5是來(lái)自晶體管62及70之固定電流，則I3電流必須等于I4及I2。如果輸出電流IOUT增加，電流I1維持固定，則電流I2增加。如果I2增加，I4降低且I5也降低。這降低在點(diǎn)F的閘極電壓，并且增加晶體管68用之Vgs。因?yàn)榫w管68是PMOS晶體管，通過(guò)晶體管68之電流將降低，也就是I1將降低。如果I1降低，更多電流將出現(xiàn)在輸出點(diǎn)E，這是想要的結(jié)果。電流回饋也使此電路工作。
圖四說(shuō)明至圖二之電源共應(yīng)之另一實(shí)施例。二額外晶體管56，58分別與晶體管46，50串聯(lián)。第一額外晶體管56連接于第一晶體管46與一第一連接點(diǎn)G，其亦連接至第三晶體管50之閘極。第二額外晶體管58位于第三晶體管50與一第二連接點(diǎn)H之間并與第三晶體管50串聯(lián)，連接H形成至一VCO或其它電路之輸出。在此實(shí)施例中，也具有第二晶體管48，及第四及第五晶體管52及54之間之一第三連接點(diǎn)I。此二額外晶體管增加其各別電路之輸出電阻并允許在一預(yù)定電流之較高的增益。因此，晶體管58理想地與源極隨耦器52串聯(lián)，其將降低輸出電阻且允許至負(fù)載的較大電流。此成本是跨越每一者的小的電壓降，稍微降低電路的效率。
圖五，在較小的方式中，系圖三的另一實(shí)施例。二額外晶體管72，74分別與晶體管68及70串聯(lián)。此二晶體管增加其個(gè)別電路的輸出電阻并允許在一預(yù)定電流的較高增益。因此，晶體管72被放置串聯(lián)于源極隨耦器68及第二連接點(diǎn)L。額外的晶體管降低輸出電阻并允許至負(fù)載的較大電流。此成本在于跨越每一額外晶體管之小的電壓降，稍微降的較大電流。此成本在于跨越每一額外晶體管之小的電壓降，稍微降低電路的效率。其它額外晶體管74系位于第五晶體管70與之第三連接點(diǎn)M之間。第一，第二及第三晶體管之間的第一連接點(diǎn)是點(diǎn)K。
圖六說(shuō)明連接至VCO 86之控制及電源部及完整電路之其它必要部份用之電流回饋電源供應(yīng)40之一實(shí)施例。此電流回饋電源供應(yīng)有益地被使用于此應(yīng)用中，具有在極小空間中的較大電壓范圍。具有一第一電壓供應(yīng)82之充電幫浦80驅(qū)動(dòng)電源供應(yīng)之緩沖放大器2部份。理想的狀況中，充電幫浦80具有其本身的電源82的來(lái)源，而電流回饋電源供應(yīng)40提供VCO 86用之控制電壓。充電幫浦也包括電流源81，87及晶體管83及85，具有一電流輸出至回路濾波器84?；芈窞V波器84于一實(shí)施例中具有一接地電容。于其它實(shí)施例中，回路濾波器84也可以包括一電阻。此充電幫浦及回路濾波器經(jīng)由電容充電及放電，提供對(duì)源極隨耦器晶體管52之閘極的電壓控制。晶體管52系電流饋電源供應(yīng)40之整體部份，具有如以上圖二所示之所有其它組件。偏壓電壓1，2及3也可以為個(gè)別晶體管54，46及48的個(gè)別控制而被提供。電源供應(yīng)4 0的電壓輸出隨后連接至VCO 86，做為供應(yīng)及控制電壓。
圖七系另一實(shí)施例，其中的電路利用電流回饋控制的單一特性，包括可用額外電壓及小的使用空間。此電流回饋設(shè)計(jì)的特別優(yōu)點(diǎn)是增加，或平行電源供應(yīng)的簡(jiǎn)易。圖七描述需要比一單一電源供應(yīng)40所能簡(jiǎn)單提供者更多的電源的VCO 86。因此，二電流回饋電源及控制供應(yīng)40，41是并聯(lián)的并經(jīng)由一加總緩存器90以供應(yīng)VCO 86。第一及第二輸入控制電壓至VCO的比例可以藉由取得緩存器90的值及緩沖器晶體管52之信道寬度而被設(shè)定。當(dāng)一不連續(xù)被描述且為所欲時(shí)，存在被供電之VCO之設(shè)計(jì)者可用的電阻的完全范圍，包括緩沖電源供應(yīng)之緩沖放大器50之互導(dǎo)(transconductance)。在此使用中，增益表示VCO輸出頻率中隨控制輸入電壓的改變。這通常被表示為每伏特的頻率(Hz)。一旦控制輸入可能具有3GHz/volt的增益，則第二控制輸入可能具有39GHz/volt的增益。此本質(zhì)「互導(dǎo)」或其相反，緩沖放大器的電阻，是設(shè)計(jì)工程師在有用的實(shí)施例中可能使用的工具箱的一部份。VCO的輸出將是輸入電壓的相加結(jié)果。
第一及第二電流回饋電源及控制供應(yīng)40，41連接至VCO 86。如第一電源及控制供應(yīng)40所示，一充電幫浦80及回路濾波器84最好包括于其中?？梢粤私獾氖且怀潆妿推旨盎芈窞V波器在二電源供應(yīng)，或更多被使用的供應(yīng)上，是我們想要的。每一電流控制電源及控制供應(yīng)具有第一，第三及第四晶體管46，50及52，如所示之PMOS晶體管，以及第二及第五晶體管48，54，如所示之NMOS晶體管，以及控制用之偏壓電壓1，2及3。所有的連接描述于圖二及六。或者是，圖三的電流控制電源供應(yīng)結(jié)構(gòu)可被使用，以多于PMOS的NMOS晶體管。當(dāng)然，圖四及五的實(shí)施例，具有降低輸出電阻用而增加的晶體管，也可被使用。在電源及控制供應(yīng)41之另一實(shí)施例中，至第二電流回饋功率及控制供應(yīng)之緩沖放大器52之一輔助控制輸入可被用以控制VCO 86。
圖八系使用電壓控制環(huán)振蕩器120及一電流回饋功電源供應(yīng)170之一相位鎖定回路。壓控振蕩器120或電壓頻率轉(zhuǎn)換器可傳送一輸出訊號(hào)之分壓器130并同時(shí)傳送至一相位頻率偵測(cè)器140。此VCO將在輸入?yún)⒖碱l率，Vin，上動(dòng)作，被乘上回饋分割因子?；仞佊?jì)數(shù)器之輸出連接至相位頻率偵測(cè)器之回饋輸入。充電幫浦150經(jīng)由包括一RC濾波器之回路濾波器160充電及放電。這提供至電流回饋電源供應(yīng)170之一控制輸入。在某些實(shí)施例中，電流回饋電源供應(yīng)的輸出對(duì)控制及供電至VCO或環(huán)振蕩器二者是足夠的。每一所欲相位之多重輸出可以從VCO或環(huán)振蕩器120中取得。
圖九系與一延遲鎖定回路使用之電流回饋電源供應(yīng)210。一電壓訊號(hào)被輸入同時(shí)具有來(lái)自壓控振蕩器190之回饋之一相位偵測(cè)器200。如果此延遲鎖定回路的目地在于移動(dòng)特定數(shù)量的延遲，此輸出訊號(hào)可以正好是從輸入移除之一周期(或周期的整數(shù))。相位偵測(cè)器的輸出訊號(hào)隨后經(jīng)由回路濾波器220對(duì)充電幫浦210充電。此訊號(hào)藉由電流回饋電源供應(yīng)210被放大并緩沖，且隨后被傳送以控制振蕩器190。
圖十系具有可程序輸入290之一相位累積器280。一電壓訊號(hào)被輸入一相位頻率偵測(cè)器240，以及來(lái)自相位累積器280之回饋。相位累積器之操作可以被設(shè)定以移除特定數(shù)量的延遲，且隨后在進(jìn)入VCO 270之前被傳送至充電幫浦及回路濾波器250以及電流回饋電源供應(yīng)260，做為一控制輸入及電壓源。來(lái)自VCO 270之所有相位輸出訊號(hào)可被連接至向位累積器280并因而在外部電路中，例如捺跳正反器(toggle flip/flop)300，被使用。在8個(gè)延遲單位VCO中，有16個(gè)相位輸出的可能。此相位累積器150簡(jiǎn)單地計(jì)算，基于來(lái)自VCO 100的頻率輸入。此頻率被加至電流計(jì)算的數(shù)值。此計(jì)數(shù)器將達(dá)到其最大且隨后轉(zhuǎn)動(dòng)。頻率越高，計(jì)數(shù)器將越快持續(xù)轉(zhuǎn)動(dòng)。
雖然僅討論一些本發(fā)明之實(shí)施例，其它實(shí)施例也可被考慮。例如，電源供應(yīng)在其它種類的儀器或需要可靠，有效率的電源供應(yīng)的電路中也是需要的。因此，前面的描述意在說(shuō)明而非用以限制本發(fā)明，且其為以下的申請(qǐng)專利范圍，包括所有定義本發(fā)明的所有均等物。當(dāng)然，應(yīng)該了解的是，可對(duì)以上描述的實(shí)施例進(jìn)行大范圍的改變及修飾。因此，申請(qǐng)人的意圖在于保護(hù)在本發(fā)明有效范圍中之所有的變化及修飾。
權(quán)利要求
1.一種緩沖電源供應(yīng)，包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路。
2.如申請(qǐng)專利范圍第1項(xiàng)之電源供應(yīng)，其中該第二及第五晶體管系NMOS。
3.一種壓控振蕩器，包括一充電幫浦及回路濾波器；一第一緩沖電源供應(yīng)，該緩沖電源供應(yīng)接收來(lái)自該充電幫浦及回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路；以及一電壓頻率轉(zhuǎn)換器，其中該充電幫浦及回路濾波器傳遞一受控電壓至該緩沖電源供應(yīng)，該緩沖電源供應(yīng)傳遞一控制電壓至該電壓頻率轉(zhuǎn)換器，且該頻率轉(zhuǎn)換器依據(jù)該緩沖電源供應(yīng)之電壓產(chǎn)生一振蕩頻率。
4.如申請(qǐng)專利范圍第3項(xiàng)之壓控振蕩器，其中該控制電壓系該電壓頻率轉(zhuǎn)換器用之一電源供應(yīng)。
5.如申請(qǐng)專利范圍第4項(xiàng)之壓控振蕩器，更包括一加總電阻連接至該電壓頻率轉(zhuǎn)換器之一輸入線，以及一第二緩沖電源供應(yīng)藉由該第二緩沖電源供應(yīng)之一緩沖放大器連接至該加總電阻，其中該壓控振蕩器之一輸出由該電壓之總和決定。
6.如申請(qǐng)專利范圍第5項(xiàng)之壓控振蕩器，其中該第一緩沖電源供應(yīng)之增益與該第二緩沖電源供應(yīng)之增益不同。
7.一種相位鎖定回路，包括一相位頻率偵測(cè)器；一充電幫浦及回路濾波器連接至該相位頻率偵測(cè)器；一緩沖電源供應(yīng)，接收來(lái)自該充電幫浦及回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路；一壓控振蕩器由該電源供應(yīng)供電；以及一分壓器連接于該振蕩器與該相位頻率偵測(cè)器之間。
8.一種延遲鎖定回路，包括一相位偵測(cè)器；一充電幫浦及回路濾波器與該相位偵測(cè)器連接；一緩沖電源供應(yīng)，接收來(lái)自該回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路；以及一壓控振蕩器由該緩沖電源供應(yīng)供電，其中該壓控振蕩器也與該相位偵測(cè)器連接。
9.一種相位累積電路，包括一相位頻率偵測(cè)器；一充電幫浦及回路濾波器與該相位頻率偵測(cè)器連接；一緩沖電源供應(yīng)，與該充電幫浦及回路濾波器連接，該緩沖電源供應(yīng)更包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路；以及一壓控振蕩器由該緩沖電源供應(yīng)供電；一相位累積器，與該壓控振蕩器連接并接收來(lái)自該振蕩器之輸入；一可程控輸入，連接至該相位累積器；以及至少一捺跳正反器，連接至該相位累積器并接收來(lái)自該相位累積器之輸入。
10.如申請(qǐng)專利范圍第1項(xiàng)之電源供應(yīng)，更包括一第一額外晶體管連接于該第一晶體管與該第一連接點(diǎn)之間，以及一第二額外晶體管連接于該第三晶體管與該第二連接點(diǎn)之間，其中該第一額外晶體管系該電源供應(yīng)用之電流回饋回路之一部份。
11.如申請(qǐng)專利范圍第10項(xiàng)之電源供應(yīng)，其中該第一及第二額外晶體管系PMOS。
12.一種緩沖電源供應(yīng)，包括一第一晶體管，一第二晶體管以及一第三晶體管，該第二及第三晶體管于一第一連接點(diǎn)連接至該第一晶體管；一第四晶體管于一第二連接點(diǎn)與該第二晶體管串聯(lián)，該第二點(diǎn)系該電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)與該第三晶體管串聯(lián)，該第三點(diǎn)連接至該第四晶體管之一閘極，其中該第一晶體管連接至一正電源供應(yīng)，該第二晶體管被連接做為該第一晶體管之一源極隨耦器，且該第三及第五晶體管系一電流回饋回路。
13.如申請(qǐng)專利范圍第12項(xiàng)之電源供應(yīng)，其中該第一及第三晶體管系PMOS晶體管。
14.一種壓控振蕩器，包括一充電幫浦及回路濾波器；一第一緩沖電源供應(yīng)，該緩沖電源供應(yīng)接收來(lái)自該充電幫浦及回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路；以及一電壓頻率轉(zhuǎn)換器，其中該充電幫浦及回路濾波器傳遞一受控電壓至該緩沖電源供應(yīng)，該緩沖電源供應(yīng)傳遞一控制電壓至該電壓頻率轉(zhuǎn)換器，且該頻率轉(zhuǎn)換器依據(jù)該緩沖電源供應(yīng)電壓產(chǎn)生一振蕩頻率。
15.如申請(qǐng)專利范圍第14項(xiàng)之壓控振蕩器，其中該控制電壓系該電壓頻率轉(zhuǎn)換器用之電源供應(yīng)。
16.如申請(qǐng)專利范圍第15項(xiàng)之壓控振蕩器，更包括一加總電阻連接至該電壓頻率轉(zhuǎn)換器之一輸入線，以及一第二緩沖電源供應(yīng)藉由該第二緩沖電源供應(yīng)之一緩沖放大器連接至該加總電阻，其中該壓控振蕩器之一輸出由該電壓之總和決定。
17.如申請(qǐng)專利范圍第16項(xiàng)之壓控振蕩器，其中該第一緩沖電源供應(yīng)之增益與該第二緩沖電源供應(yīng)之增益不同。
18.一種相位鎖定回路，包括一相位頻率偵測(cè)器；一充電幫浦及回路濾波器連接至該相位頻率偵測(cè)器；一緩沖電源供應(yīng)，接收來(lái)自該充電幫浦及回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一緩沖電源供應(yīng)，該緩沖電源供應(yīng)接收來(lái)自該充電幫浦及回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路；一壓控振蕩器由該電源供應(yīng)供電；以及一分壓器連接于該振蕩器與該相位頻率偵測(cè)器之間。
19.一種延遲鎖定回路，包括一相位偵測(cè)器；一充電幫浦及回路濾波器與該相位偵測(cè)器連接；一緩沖電源供應(yīng)，接收來(lái)自該回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一緩沖電源供應(yīng)，該緩沖電源供應(yīng)接收來(lái)自該充電幫浦及回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路；以及一壓控振蕩器由該緩沖電源供應(yīng)供電，其中該壓控振蕩器也與該相位偵測(cè)器連接。
20.一種相位累積電路，包括一相位偵測(cè)器；一充電幫浦及回路濾波器與該相位偵測(cè)器連接；一緩沖電源供應(yīng)，與該充電幫浦及回路濾波器連接，該緩沖電源供應(yīng)更包括一第一緩沖電源供應(yīng)，該緩沖電源供應(yīng)接收來(lái)自該充電幫浦及回路濾波器之一輸入，該緩沖電源供應(yīng)更包括一第一晶體管及一第二晶體管串聯(lián)于一第一連接點(diǎn)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓；一第四晶體管于一第二連接點(diǎn)連接至該第三晶體管，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，其中該第一及第二晶體管系該電源供應(yīng)用之電流回饋回路；一壓控振蕩器由該緩沖電源供應(yīng)供電；一相位累積器，與該壓控振蕩器連接并接收來(lái)自該振蕩器之輸入；一可程控輸入，連接至該相位累積器；以及至少一捺跳正反器，連接至該相位累積器并接收來(lái)自該相位累積器之輸入。
21.如申請(qǐng)專利范圍第12項(xiàng)之電源供應(yīng)，更包括一第一額外晶體管連接于該第二連接點(diǎn)與該第四晶體管之間，以及一第二額外晶體管連接于該第三連接點(diǎn)與該第五晶體管之間，其中該電流回饋回路更包括該第二額外晶體管。
22.如申請(qǐng)專利范圍第12項(xiàng)之電源供應(yīng)，其中該第一及第二額外晶體管系NMOS晶體管。
23.一種緩沖電源供應(yīng)，包括一第一晶體管做為一電流源并與一第二晶體管，一串聯(lián)裝置于一第一連接點(diǎn)串聯(lián)；一第三晶體管，其閘極連接至該第一連接點(diǎn)，該第一及第三晶體管連接至一供應(yīng)電壓，該第三晶體管系一主電流源及誤差放大器；一第四晶體管于一第二連接點(diǎn)與該第三晶體管串聯(lián)做為一緩沖放大器，該第二連接點(diǎn)系該緩沖電源供應(yīng)之一輸出端；以及一第五晶體管于一第三連接點(diǎn)連接至該第三及第四晶體管，該第五晶體管系該第三級(jí)第四晶體管之一電流源，其中該第一及第二晶體管系該電源供應(yīng)用之一電流回饋回路。
24.如申請(qǐng)專利范圍第23項(xiàng)之電源供應(yīng)，其中該第二及第五晶體管系NMOS。
25.如申請(qǐng)專利范圍第23項(xiàng)之電源供應(yīng)，更包括一第一額外晶體管連接于該第一晶體管與該第一連接點(diǎn)之間，以及一第二額外晶體管連接于該第三晶體管與該第二連接點(diǎn)之間，其中該第一額外晶體管系該電源供應(yīng)用之電流回饋回路之一部份。
26.如申請(qǐng)專利范圍第25項(xiàng)之電源供應(yīng)，其中該第一及第二額外晶體管系PMOS。
27.一種緩沖電源供應(yīng)，包括一第一晶體管，一第二晶體管以及一第三晶體管，該第二及第三晶體管于一第一連接點(diǎn)連接至該第一晶體管，其中該第一及第二晶體管系該緩沖電源供應(yīng)用之一電流源及一源極隨耦器；一第四晶體管于一第二連接點(diǎn)與該第二晶體管串聯(lián)，該第二點(diǎn)系該電源供應(yīng)之一輸出端，該第四晶體管系該緩沖電源供應(yīng)用之一主電流源及誤差放大器；一第五晶體管于一第三連接點(diǎn)與該第三晶體管連接做為一電流源，該第三點(diǎn)連接至該第四晶體管之一閘極，其中該第一晶體管連接至一正電源供應(yīng)，該第二晶體管被連接做為該第一晶體管之一源極隨耦器，而該第三晶體管與該第一晶體管串聯(lián)，且該第三及第五晶體管系一電流回饋回路。
28.如申請(qǐng)專利范圍第27項(xiàng)之電源供應(yīng)，其中該第一及第三晶體管系PMOS晶體管。
29.如申請(qǐng)專利范圍第27項(xiàng)之電源供應(yīng)，更包括一第一額外晶體管連接于該第二連接點(diǎn)與該第四晶體管之間，以及一第二額外晶體管連接于該第三連接點(diǎn)與該第五晶體管之間，其中該電流回饋回路更包括該第二額外晶體管。
30.如申請(qǐng)專利范圍第29項(xiàng)之電源供應(yīng)，其中該第一及第二額外晶體管系NMOS晶體管。
全文摘要
一種用于復(fù)數(shù)裝置之緩沖電流回饋電源供應(yīng)(40)。該電源供應(yīng)(40)包括第一，第三及第四PMOS晶體管(48，54)，一電壓供應(yīng)(42，44)以及一輸出端B。第一及第二晶體管(46，48)在一第一連接點(diǎn)A串聯(lián)。該電壓供應(yīng)(42)也連接至該第三晶體管(50)之汲極，其閘極連接至點(diǎn)A。該第一及第三晶體管(46，50)系該電壓供應(yīng)(40)用之電流源。以其閘極連接至點(diǎn)A，該第三晶體管(50)也是從該電流回饋回路之負(fù)回饋用之一誤差放大器。該第四晶體管(52)在一第二連接點(diǎn)B被連接做為該第三晶體管(50)之一緩沖器或源極隨耦放大器。該第四晶體管(52)之閘極系一控制輸入。第五晶體管(54)在一第三連接點(diǎn)C連接至一第二及第四晶體管(48，52)，以完成該電源供應(yīng)?？梢栽谠摰谝?，第二及第五晶體管(46，48，54)提供分離的偏壓電壓。
文檔編號(hào)H03L7/099GK1511278SQ02810654
公開日2004年7月7日 申請(qǐng)日期2002年5月22日 優(yōu)先權(quán)日2001年5月25日
發(fā)明者S·西魯相, S 西魯相 申請(qǐng)人:因芬尼昂技術(shù)股份公司