專(zhuān)利名稱(chēng)：萬(wàn)用型時(shí)鐘產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時(shí)鐘產(chǎn)生器，特別是關(guān)于一種可通用于各種主機(jī)板設(shè)計(jì)的萬(wàn)用型時(shí)鐘產(chǎn)生器。
若再依時(shí)鐘產(chǎn)生器11的輸出腳位進(jìn)行分類(lèi)，大致可分為一高頻時(shí)鐘區(qū)21和一低頻時(shí)鐘區(qū)22，如圖2所示。該低頻時(shí)鐘區(qū)22大體上均為輸出固定的時(shí)鐘腳位，例如48/24MHz時(shí)鐘腳位、14.318MHz時(shí)鐘腳位和SM總線時(shí)鐘。相對(duì)地，該高頻時(shí)鐘區(qū)21所產(chǎn)生的中央處理器時(shí)鐘、SDRAM時(shí)鐘、PCI時(shí)鐘和AGP時(shí)鐘等腳位的設(shè)計(jì)，往往因?yàn)橹鳈C(jī)板上不同腳位個(gè)數(shù)的需求、或連接對(duì)象不同的設(shè)計(jì)方式(例如采push & pull或open drain的設(shè)計(jì))，而必須變更其內(nèi)部的設(shè)計(jì)方式。
換言之，公知的時(shí)鐘產(chǎn)生器11因?yàn)樾枰浜现鳈C(jī)板上不同元件的不同時(shí)鐘腳位的需求，而必須不斷地修改其內(nèi)部的設(shè)計(jì)方式，因而造成較高的制造成本和較低的產(chǎn)品相容性。鑒于公知技術(shù)存在的問(wèn)題，本發(fā)明提出一新穎的萬(wàn)用型時(shí)鐘產(chǎn)生器，以克服上述缺點(diǎn)。
本發(fā)明的第二目的是提供一種萬(wàn)用型時(shí)鐘產(chǎn)生器，以降低主機(jī)板和時(shí)鐘產(chǎn)生器設(shè)計(jì)商的設(shè)計(jì)和測(cè)試成本。
為了達(dá)到上述目的，本發(fā)明公開(kāi)一種萬(wàn)用型時(shí)鐘產(chǎn)生器，包含一用于產(chǎn)生高頻時(shí)鐘信號(hào)的高頻時(shí)鐘區(qū)及一用于產(chǎn)生低頻時(shí)鐘信號(hào)的低頻時(shí)鐘區(qū)。該低頻時(shí)鐘區(qū)包含至少一延遲鎖定回路，用于擴(kuò)增該高頻時(shí)鐘區(qū)的高頻時(shí)鐘信號(hào)的腳位個(gè)數(shù)。當(dāng)高頻的中央處理器時(shí)鐘、SDRAM時(shí)鐘、AGP時(shí)鐘和PCI時(shí)鐘的腳數(shù)不足時(shí)，則可串接該低頻時(shí)鐘區(qū)內(nèi)的延遲鎖定回路，以補(bǔ)足不足的腳位。此外，該延遲鎖定回路的輸出時(shí)鐘也可提供緩沖的功能，且對(duì)于具有變化性的高頻時(shí)鐘的輸出腳位(例如中央處理器時(shí)鐘等)，則可使用一電源起動(dòng)設(shè)定腳位(power-on reset pin)設(shè)定為推挽式(push& pull)、漏極開(kāi)路(open drain)或差動(dòng)輸出(differential output)，以保持應(yīng)用上的靈活性。
具體地講，本發(fā)明公開(kāi)一種萬(wàn)用型時(shí)鐘產(chǎn)生器，它包含一高頻時(shí)鐘區(qū)，用于產(chǎn)生高頻的時(shí)鐘信號(hào)；以及一低頻時(shí)鐘區(qū)，連接至該高頻時(shí)鐘區(qū)，包含一鎖相回路，用于產(chǎn)生低頻的時(shí)鐘信號(hào)；及至少一延遲鎖定回路，用于擴(kuò)增該高頻時(shí)鐘區(qū)的高頻時(shí)鐘信號(hào)的腳位個(gè)數(shù)。
所述的低頻時(shí)鐘區(qū)另連接至一振蕩器。
所述的低頻時(shí)鐘區(qū)輸出一基頻作為該高頻時(shí)鐘區(qū)的參考頻率。
所述的延遲鎖定回路的輸出端可再反饋至輸入端，以擴(kuò)增輸出腳位的個(gè)數(shù)。
所述的高頻時(shí)鐘區(qū)和低頻時(shí)鐘區(qū)是設(shè)計(jì)成兩個(gè)獨(dú)立的集成電路。
所述的高頻時(shí)鐘區(qū)和低頻時(shí)鐘區(qū)是整合成一個(gè)單芯片的集成電路。
所述的高頻時(shí)鐘的輸出腳位可使用一電源起動(dòng)設(shè)定腳位設(shè)定為推挽式、漏極開(kāi)路或差動(dòng)輸出。
本發(fā)明還公開(kāi)一種萬(wàn)用型時(shí)鐘產(chǎn)生器，包含一高頻時(shí)鐘區(qū)和一低頻時(shí)鐘區(qū)，其特征在于該低頻時(shí)鐘區(qū)包含至少一延遲鎖定回路，用于擴(kuò)增該高頻時(shí)鐘區(qū)的高頻時(shí)鐘信號(hào)的腳位個(gè)數(shù)。
所述的低頻時(shí)鐘區(qū)另連接至一振蕩器。
所述的低頻時(shí)鐘區(qū)輸出一基頻作為該高頻時(shí)鐘區(qū)的參考頻率。
所述的延遲鎖定回路的輸出端可再反饋至輸入端，以擴(kuò)增輸出腳位的個(gè)數(shù)。
所述的高頻時(shí)鐘區(qū)和低頻時(shí)鐘區(qū)是設(shè)計(jì)成兩個(gè)獨(dú)立的集成電路。
所述的高頻時(shí)鐘區(qū)和低頻時(shí)鐘區(qū)是整合成一個(gè)單芯片的集成電路。
所述的高頻時(shí)鐘的輸出腳位可使用一電源起動(dòng)設(shè)定腳位設(shè)定為推挽式、漏極開(kāi)路或差動(dòng)輸出。
此外，該延遲鎖定回路的輸出時(shí)鐘也可提供緩沖的功能，且對(duì)于具有變化性的高頻時(shí)鐘的輸出腳位(例如中央處理器時(shí)鐘等)，則可使用一電源起動(dòng)設(shè)定腳位設(shè)定為推挽式、漏極開(kāi)路或差動(dòng)輸出，以保持應(yīng)用上的靈活性。
本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已公開(kāi)如上，然而本領(lǐng)域普通技術(shù)人員仍可能基于本發(fā)明的教導(dǎo)和啟示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所公開(kāi)的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為權(quán)利要求所涵蓋。
權(quán)利要求
1.一種萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于，它包含一高頻時(shí)鐘區(qū)，用于產(chǎn)生高頻的時(shí)鐘信號(hào)；以及一低頻時(shí)鐘區(qū)，連接至該高頻時(shí)鐘區(qū)，包含一鎖相回路，用于產(chǎn)生低頻的時(shí)鐘信號(hào)；及至少一延遲鎖定回路，用于擴(kuò)增該高頻時(shí)鐘區(qū)的高頻時(shí)鐘信號(hào)的腳位個(gè)數(shù)。
2.如權(quán)利要求1所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的低頻時(shí)鐘區(qū)另連接至一振蕩器。
3.如權(quán)利要求1所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的低頻時(shí)鐘區(qū)輸出一基頻作為該高頻時(shí)鐘區(qū)的參考頻率。
4.如權(quán)利要求1所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的延遲鎖定回路的輸出端可再反饋至輸入端，以擴(kuò)增輸出腳位的個(gè)數(shù)。
5.如權(quán)利要求1所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的高頻時(shí)鐘區(qū)和低頻時(shí)鐘區(qū)是設(shè)計(jì)成兩個(gè)獨(dú)立的集成電路。
6.如權(quán)利要求1所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的高頻時(shí)鐘區(qū)和低頻時(shí)鐘區(qū)是整合成一個(gè)單芯片的集成電路。
7.如權(quán)利要求1所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的高頻時(shí)鐘的輸出腳位可使用一電源起動(dòng)設(shè)定腳位設(shè)定為推挽式、漏極開(kāi)路或差動(dòng)輸出。
8.一種萬(wàn)用型時(shí)鐘產(chǎn)生器，包含一高頻時(shí)鐘區(qū)和一低頻時(shí)鐘區(qū)，其特征在于該低頻時(shí)鐘區(qū)包含至少一延遲鎖定回路，用于擴(kuò)增該高頻時(shí)鐘區(qū)的高頻時(shí)鐘信號(hào)的腳位個(gè)數(shù)。
9.如權(quán)利要求8所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的低頻時(shí)鐘區(qū)另連接至一振蕩器。
10.如權(quán)利要求8所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的低頻時(shí)鐘區(qū)輸出一基頻作為該高頻時(shí)鐘區(qū)的參考頻率。
11.如權(quán)利要求8所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的延遲鎖定回路的輸出端可再反饋至輸入端，以擴(kuò)增輸出腳位的個(gè)數(shù)。
12.如權(quán)利要求8所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的高頻時(shí)鐘區(qū)和低頻時(shí)鐘區(qū)是設(shè)計(jì)成兩個(gè)獨(dú)立的集成電路。
13.如權(quán)利要求8所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的高頻時(shí)鐘區(qū)和低頻時(shí)鐘區(qū)是整合成一個(gè)單芯片的集成電路。
14.如權(quán)利要求8所述的萬(wàn)用型時(shí)鐘產(chǎn)生器，其特征在于所述的高頻時(shí)鐘的輸出腳位可使用一電源起動(dòng)設(shè)定腳位設(shè)定為推挽式、漏極開(kāi)路或差動(dòng)輸出。
全文摘要
本發(fā)明涉及一種萬(wàn)用型時(shí)鐘產(chǎn)生器，包含一用于產(chǎn)生高頻時(shí)鐘信號(hào)的高頻時(shí)鐘區(qū)及一用于產(chǎn)生低頻時(shí)鐘信號(hào)的低頻時(shí)鐘區(qū)。該低頻時(shí)鐘區(qū)包含至少一延遲鎖定回路，用于擴(kuò)增該高頻時(shí)鐘區(qū)的高頻時(shí)鐘信號(hào)的腳位個(gè)數(shù)。當(dāng)高頻的中央處理器時(shí)鐘、SDRAM時(shí)鐘、AGP時(shí)鐘和PCI時(shí)鐘腳數(shù)不足時(shí)，則可串接該低頻時(shí)鐘區(qū)內(nèi)的延遲鎖定回路，以補(bǔ)足不足的腳位。
文檔編號(hào)H03L7/06GK1450721SQ0210592
公開(kāi)日2003年10月22日 申請(qǐng)日期2002年4月9日 優(yōu)先權(quán)日2002年4月9日
發(fā)明者方文琪 申請(qǐng)人:華邦電子股份有限公司