專(zhuān)利名稱(chēng)：濾波數(shù)據(jù)流的輸入濾波級(jí)與濾波數(shù)據(jù)流的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及濾波數(shù)據(jù)流的輸入濾波級(jí)、I2C總線(xiàn)接口、集成電路以及濾波數(shù)據(jù)流的方法。
在串行數(shù)據(jù)傳輸運(yùn)行期間，特別是通過(guò)無(wú)屏蔽傳輸線(xiàn)傳輸數(shù)據(jù)期間，例如，對(duì)于使用I2C總線(xiàn)系統(tǒng)的情況，經(jīng)常對(duì)信號(hào)產(chǎn)生干擾。對(duì)于本例，這種干擾為由串音或反射或電磁感應(yīng)引起的尖峰電壓和干擾脈沖。
特別是，當(dāng)沒(méi)有提供合適的總線(xiàn)端接法時(shí)，通常，在I2C總線(xiàn)系統(tǒng)中存在線(xiàn)路反射，在I2C總線(xiàn)系統(tǒng)中，可以附加變號(hào)連接輸入接口。此外，如果不是全部輸入級(jí)位于印刷電路板上，則長(zhǎng)傳輸路徑會(huì)額外引起總線(xiàn)更難于被調(diào)諧。
可以使用輸入濾波級(jí)來(lái)抑制這種干擾。通常，所使用的輸入濾波器為施密特觸發(fā)器，施密特觸發(fā)器忽略信號(hào)在特定閾值之下或之上的波動(dòng)，因此，僅將可明確檢測(cè)到的信號(hào)電平的變化傳送到與下游電路相連的邏輯電路。例如，這種電路通常被用作鍵盤(pán)上的“除抖動(dòng)”鍵。
然而，施密特觸發(fā)器的缺點(diǎn)是，其幅值大于信號(hào)的干擾脈沖和尖峰電壓被并入信號(hào)，并被錯(cuò)誤地傳送到與下游電路相連的邏輯電路。
本發(fā)明的目的是提供一種輸入濾波級(jí)以及一種用于濾波通過(guò)輸入線(xiàn)提供的數(shù)據(jù)流的濾波方法，在輸入線(xiàn)中，將干擾，特別是干擾脈沖和尖峰電壓可靠濾除，目標(biāo)是提供電路復(fù)雜性盡量低的輸入濾波級(jí)。
本發(fā)明提供了一種用于濾波數(shù)據(jù)流的輸入濾波級(jí)，該輸入濾波級(jí)具有寄存器群，該寄存器群具有多個(gè)串聯(lián)連接的寄存器并被連接到輸入線(xiàn)；以及轉(zhuǎn)換裝置，該轉(zhuǎn)換裝置被連接到輸出線(xiàn)和寄存器群用于轉(zhuǎn)換輸出線(xiàn)，寄存器群中的第一寄存器的信號(hào)輸入端被連接到輸入線(xiàn)；寄存器群中的后續(xù)寄存器的信號(hào)輸入端被連接到寄存器群中前面寄存器的各信號(hào)輸出端；多個(gè)寄存器的時(shí)鐘輸入端被分別連接到時(shí)鐘線(xiàn)，時(shí)鐘線(xiàn)可以用于以采樣頻率傳輸采樣信號(hào)，采樣頻率高于數(shù)據(jù)流的最高數(shù)據(jù)傳輸頻率；并且轉(zhuǎn)換裝置被連接到寄存器群，以致當(dāng)在多個(gè)寄存器的各信號(hào)輸出端產(chǎn)生的輸出信號(hào)為相同邏輯電平時(shí)，可以將輸出線(xiàn)轉(zhuǎn)換為多個(gè)寄存器的輸出信號(hào)的邏輯電平。
與現(xiàn)有技術(shù)相比，利用本發(fā)明獲得的本質(zhì)優(yōu)點(diǎn)在于，提供了利用簡(jiǎn)單電路用于抑制在總線(xiàn)上傳輸?shù)臄?shù)據(jù)流的干擾，特別是用于抑制由于傳輸線(xiàn)反射或串音引起的干擾的可能性。
可以將公開(kāi)的方法應(yīng)用于任何受干擾影響的信號(hào)線(xiàn)，可以利用時(shí)鐘對(duì)受干擾影響的信號(hào)線(xiàn)進(jìn)行采樣，該時(shí)鐘的頻率高于數(shù)據(jù)流的數(shù)據(jù)傳輸頻率。
在本發(fā)明的一個(gè)實(shí)施例中，為這里所使用的移位寄存器準(zhǔn)備多個(gè)均為D型觸發(fā)器的寄存器。
本發(fā)明的一個(gè)有利改進(jìn)是提供包括三個(gè)寄存器的寄存器群，這意謂著所要求的電路復(fù)雜性最低。
合適的采樣頻率為多倍于數(shù)據(jù)傳輸?shù)淖罡哳l率，優(yōu)先為50MHz，這樣可以提高對(duì)干擾的消除。
在本發(fā)明的一個(gè)實(shí)施例中，電路裝置包括“與”門(mén)、“或非”門(mén)以及附加寄存器，“與”門(mén)和“或非”門(mén)的輸入端被分別連接到多個(gè)寄存器之一的信號(hào)輸出端，“與”門(mén)和“或非”門(mén)的輸出端被分別連接到附加寄存器的輸入端。這樣就允許利用簡(jiǎn)單邏輯門(mén)構(gòu)建電路裝置。
可以將根據(jù)本發(fā)明的濾波輸入級(jí)方便地應(yīng)用于I2C總線(xiàn)系統(tǒng)或集成電路。
因此，在所附的權(quán)利要求中引述了本發(fā)明方法所要求的優(yōu)點(diǎn)。
對(duì)于本發(fā)明方法，提供合適的可以利用SR型觸發(fā)器轉(zhuǎn)換的輸出線(xiàn)，只有當(dāng)寄存器的信號(hào)輸出端均為邏輯電平“1”時(shí)，可以假定SR型觸發(fā)器的S輸入端的邏輯電平為“1”，并且只有當(dāng)寄存器的信號(hào)輸出端均邏輯電平“0”時(shí)，可以假定SR型觸發(fā)器的R輸入端的邏輯電平為“1”。
以下將借助附圖描述本發(fā)明的說(shuō)明性實(shí)施例，其中

圖1示出輸入濾波級(jí)的原理說(shuō)明。
圖1示出根據(jù)本發(fā)明的實(shí)施例，寄存器群1包括依次連接的三個(gè)寄存器1A、1B和1C。用于傳輸串行數(shù)據(jù)流的輸入線(xiàn)2連接到第一寄存器1A的輸入端D1A。在寄存器群1中，第一寄存器1A的不倒相輸出端Q1A連接到第二寄存器1B的輸入端D1B；第二寄存器1B的輸出端Q1B連接到第三寄存器1C的輸入端D1C。寄存器群1中的各寄存器均連接到時(shí)鐘線(xiàn)3，時(shí)鐘線(xiàn)3用于傳輸采樣時(shí)鐘信號(hào)T。
寄存器1A、1B、1C的不倒相輸出端Q1A、Q1B、Q1C分別連接到“與”門(mén)4和“或非”門(mén)5的輸入端?！芭c”門(mén)4的輸出端6和“或非”門(mén)5的輸出端7分別連接到附加寄存器8，附加寄存器8具有輸出線(xiàn)9。
“與”門(mén)4、“或非”門(mén)5以及附加寄存器8一起構(gòu)成轉(zhuǎn)換裝置，該轉(zhuǎn)換裝置可以轉(zhuǎn)換輸出線(xiàn)9的邏輯電平。只有當(dāng)三個(gè)寄存器1A、1B、1C的所有輸出端Q1A、Q1B、Q1C具有邏輯“1”時(shí)，“與”門(mén)4的輸出端6才轉(zhuǎn)換到邏輯“1”。同樣只有當(dāng)三個(gè)寄存器1A、1B、1C的所有輸出端Q1A、Q1B、Q1C具有邏輯“0”時(shí)，“或非”門(mén)5的輸出端7才轉(zhuǎn)換到邏輯“0”。
“與”門(mén)4的輸出端6被連接到附加寄存器8的S輸入端，附加寄存器8為SR型觸發(fā)器?！盎蚍恰遍T(mén)5的輸出端7被連接到SR型觸發(fā)器的R輸入端。與寄存器群1中的寄存器1A、1B、1C的定時(shí)方法相同，由SR型觸發(fā)器構(gòu)成的附加寄存器8也由采樣時(shí)鐘信號(hào)T定時(shí)。
如果假定SR型觸發(fā)器8的S輸入端為“1”，則在下一個(gè)時(shí)鐘信號(hào)的邊沿，輸入濾波級(jí)的輸出信號(hào)被轉(zhuǎn)換到邏輯“1”。如果假定SR型觸發(fā)器8的R輸入端為“1”，則在下一個(gè)時(shí)鐘信號(hào)的邊沿，輸入濾波級(jí)的輸出信號(hào)被復(fù)位到邏輯“0”。如果S輸入端和R輸入端均為“0”，則輸出信號(hào)保持先前的值不變(采樣時(shí)鐘信號(hào)T的先前時(shí)鐘信號(hào)邊沿的存儲(chǔ)值)。
其S輸入端和R輸入端均假定為邏輯“1”的SR型觸發(fā)器8的狀態(tài)不發(fā)生變化，因?yàn)椤芭c”門(mén)4和“或非”門(mén)5分別接收了相同的輸入信號(hào)，所以對(duì)于各種輸入狀況均發(fā)送一個(gè)“1”。如果“與”門(mén)4的輸出端6為“1”，則“或非”門(mén)5的輸出端7就永遠(yuǎn)不會(huì)為“1”。
如果輸入信號(hào)的信號(hào)邏輯電平由“0”變?yōu)椤?”，則將此邏輯電平“1”與采樣時(shí)鐘信號(hào)T的下一個(gè)上升邊一起傳送到寄存器群1中的第一寄存器1A，即第一寄存器1A的輸出端Q1A的邏輯電平由“0”變?yōu)椤?”。由于此輸出端Q1A連接到第二寄存器1B的輸入端D1B，所以邏輯“1”與采樣時(shí)鐘信號(hào)T的下一個(gè)上升邊一起被傳送到第二寄存器1B。連續(xù)進(jìn)行上述操作直到寄存器群1中的所有寄存器1A、1B、1C均記憶了邏輯電平“1”，其條件是在此期間內(nèi)輸入信號(hào)不發(fā)生變化。
由于采樣時(shí)鐘信號(hào)T的頻率比通過(guò)輸入線(xiàn)2傳輸?shù)拇袛?shù)據(jù)的頻率高許多倍，因此，串行數(shù)據(jù)發(fā)生的變化或由此引起的輸入信號(hào)的變化比采樣時(shí)鐘信號(hào)T的變化慢得多，通常，如果信號(hào)波形沒(méi)有承受干擾，則將邏輯“1”施加到輸入端。在采樣時(shí)鐘信號(hào)T的三個(gè)上升邊之后，此邏輯電平“1”已被傳送到寄存器群1的三個(gè)寄存器1A、1B、1C。三個(gè)寄存器1A、1B、1C的輸出端Q1A、Q1B、Q1C均記具有邏輯電平“1”。
隨著寄存器群1中的寄存器1的輸出端Q1C由邏輯電平“0”變?yōu)檫壿嬰娖健?”，“與”門(mén)4的輸出端6變?yōu)椤?”。其結(jié)果是，“1”被施加到SR型觸發(fā)器8的S輸入端，并且與采樣時(shí)鐘信號(hào)T的下一個(gè)上升邊一起將邏輯電平“1”連接到SR型觸發(fā)器8的輸出端，即在四個(gè)采樣時(shí)鐘信號(hào)T的上升邊之后，輸入線(xiàn)2上的輸入信號(hào)的邏輯電平由“0”到“1”的電平變化被傳送到SR型觸發(fā)器8的輸出端。
如果輸入信號(hào)的邏輯電平由“1”反向變?yōu)椤?”，則在采樣時(shí)鐘信號(hào)T的三個(gè)上升邊內(nèi)，以同樣的方法將此“0”邏輯電平傳送到寄存器群1中的寄存器1A、1B、1C。寄存器的全部三個(gè)輸出端Q1A、Q1B、Q1C一出現(xiàn)邏輯電平“0”，“或非”門(mén)5就將其輸出端7轉(zhuǎn)換為邏輯電平“1”，并將“1”施加到SR型觸發(fā)器8的R輸入端，并利用采樣時(shí)鐘信號(hào)T的下一個(gè)上升邊復(fù)位SR型觸發(fā)器8，結(jié)果，輸出信號(hào)由“1”變?yōu)椤?”。因此，在采樣時(shí)鐘信號(hào)的四個(gè)上升邊內(nèi)，可以將輸入信號(hào)由“1”到“0”的變化進(jìn)行傳送。
采樣時(shí)鐘信號(hào)T的頻率優(yōu)先多倍于輸入信號(hào)(串行數(shù)據(jù))的頻率，結(jié)果是，在輸入信號(hào)的變化與輸出信號(hào)的變化之間不會(huì)產(chǎn)生明顯的延遲。對(duì)于上述實(shí)施例，不將低于三倍于采樣時(shí)鐘信號(hào)的時(shí)鐘周期的任何信號(hào)脈沖傳送到輸出端。由于輸入信號(hào)的頻率遠(yuǎn)低于采樣時(shí)鐘信號(hào)T的頻率，以致短脈沖通常恰好成為干擾脈沖或尖峰電壓，干擾脈沖或尖峰電壓不是所希望并且決不能傳送到輸入濾波級(jí)的輸出端。
在上述實(shí)施例中使用的、具有依序連接的寄存器1A、1B、1C的寄存器群1用于說(shuō)明本發(fā)明。顯然，寄存器群1中包括的寄存器可以多于三個(gè)。需要對(duì)寄存器群1和采樣時(shí)鐘信號(hào)T進(jìn)行調(diào)整，使得寄存器群1足夠長(zhǎng)以致可以從輸入信號(hào)中濾除最長(zhǎng)的反射或干擾而無(wú)需在該處理過(guò)程中對(duì)有效數(shù)據(jù)信號(hào)進(jìn)行抑制。在本發(fā)明中，通過(guò)將寄存器群1中的寄存器數(shù)乘以采樣時(shí)鐘信號(hào)T的時(shí)鐘周期就得到了利用輸入濾波器可以濾除的干擾信號(hào)的最長(zhǎng)時(shí)長(zhǎng)。
因此，可以將輸入濾波器配置到任何需要的領(lǐng)域。當(dāng)設(shè)計(jì)輸入濾波器時(shí)，首先選擇寄存器群1的寄存器數(shù)，然后選擇采樣時(shí)鐘信號(hào)的頻率。為此，應(yīng)該注意，可以由此輸入濾波器抑制的干擾脈沖越大，則輸入濾波器中輸入信號(hào)與輸出信號(hào)之間的延遲就越長(zhǎng)。
在上述實(shí)施例中，寄存器群1中的寄存器均為D型觸發(fā)器。然而，也可以使用其它類(lèi)型的寄存器或適于構(gòu)建移位寄存器的轉(zhuǎn)換單元。
“與”門(mén)4、“或非”門(mén)5以及SR型觸發(fā)器8一起構(gòu)成一種可能的轉(zhuǎn)換裝置，當(dāng)假定所有三個(gè)寄存器1A、1B、1C的輸出端Q1A、Q1B、Q1C或者為“1”或者為“0”時(shí)，該轉(zhuǎn)換裝置可以將輸出線(xiàn)9的邏輯電平轉(zhuǎn)換為寄存器群1中的寄存器1A、1B、1C的邏輯電平。顯然，還可以利用其它轉(zhuǎn)換單元來(lái)構(gòu)建這種轉(zhuǎn)換裝置，只要其能夠保持基于本發(fā)明的邏輯功能就可以。在此，其實(shí)質(zhì)特征是，只有當(dāng)輸入信號(hào)的變化影響寄存器群1中的寄存器1A、1B、1C的所有輸出端Q1A、Q1B、Q1C的輸出時(shí)，輸入濾波器的輸出信號(hào)的電平才發(fā)生變化。
例如，可以將上述輸入濾波器級(jí)用于I2C總線(xiàn)系統(tǒng)。在I2C總線(xiàn)中，通常由于通過(guò)無(wú)屏蔽線(xiàn)傳輸串行數(shù)據(jù)，所以傳輸率受到限制。對(duì)于該實(shí)例，在上述實(shí)施例中，輸入信號(hào)的最高頻率為400KHz，采樣時(shí)鐘速率為50MHz。利用此輸入濾波級(jí)可以濾除低于3×20ns的任一干擾脈沖。顯然，此輸入濾波級(jí)可以用于濾除串行數(shù)據(jù)流而與特定傳輸協(xié)議和數(shù)據(jù)頻率無(wú)關(guān)。
圖1示意說(shuō)明的數(shù)字電路的生產(chǎn)成本低，并且優(yōu)先與連接到下游電路的邏輯電路或估計(jì)電路一起集成到集成電路上。這種輸入濾波器的結(jié)果是，所包含的附加硬件比目前的芯片尺寸反而低。
為了實(shí)現(xiàn)以各種實(shí)施例說(shuō)明的本發(fā)明，上述公開(kāi)的本發(fā)明的特征、權(quán)利要求以及附圖單獨(dú)地或按要求組合均作為本發(fā)明的實(shí)質(zhì)部分。
以I2C總線(xiàn)作為實(shí)例，對(duì)本發(fā)明的使用作了說(shuō)明。I2C總線(xiàn)是一種用于串行傳輸數(shù)據(jù)字的總線(xiàn)。然而，可以將本發(fā)明應(yīng)用于串行傳輸數(shù)據(jù)字的總線(xiàn)系統(tǒng)。在這種情況下，需要對(duì)各單獨(dú)數(shù)據(jù)線(xiàn)提供所述寄存器群。
權(quán)利要求
1．一種用于濾波通過(guò)輸入線(xiàn)提供的數(shù)據(jù)流的輸入濾波級(jí)，其特征在于包括寄存器群(1)，該寄存器群(1)具有多個(gè)串聯(lián)連接的寄存器(1A、1B、1C)并被連接到輸入線(xiàn)(2)；轉(zhuǎn)換裝置(4、5、8)連接到輸出線(xiàn)(9)和寄存器群(1)用于轉(zhuǎn)換輸出線(xiàn)9；寄存器群(1)中的第一寄存器(1A)的信號(hào)輸入端被連接到輸入線(xiàn)(2)，寄存器群(1)中的后續(xù)寄存器(1B或1C)的信號(hào)輸入端被分別連接到寄存器群(1)中的前面寄存器(1A或1B)的信號(hào)輸出端；多個(gè)寄存器(1A、1B、1C)的時(shí)鐘輸入端被分別連接到時(shí)鐘線(xiàn)(3)，時(shí)鐘線(xiàn)(3)用于以采樣頻率傳輸采樣信號(hào)(T)，采樣頻率高于數(shù)據(jù)流的最高數(shù)據(jù)傳輸頻率；并且轉(zhuǎn)換裝置(4、5、8)被連接到寄存器群(1)，以致當(dāng)在多個(gè)寄存器(1A、1B、1C)的信號(hào)輸出端產(chǎn)生的信號(hào)輸出為相同邏輯電平時(shí)，輸出線(xiàn)(9)被轉(zhuǎn)換到多個(gè)寄存器(1A、1B、1C)的信號(hào)輸出端的邏輯電平。
2．根據(jù)權(quán)利要求1所述的輸入濾波級(jí)，其特征在于多個(gè)寄存器(1A、1B、1C)均為D型觸發(fā)器。
3．根據(jù)前面的權(quán)利要求之一所述的輸入濾波級(jí)，其特征在于寄存器群(1)包括三個(gè)寄存器(1A、1B、1C)。
4．根據(jù)前面的權(quán)利要求之一所述的輸入濾波級(jí)，其特征在于采樣頻率多倍于數(shù)據(jù)流的最大數(shù)據(jù)傳輸頻率。
5．根據(jù)前面的權(quán)利要求之一所述的輸入濾波級(jí)，其特征在于采樣頻率的適當(dāng)值為50MHz。
6．根據(jù)前面的權(quán)利要求之一所述的輸入濾波級(jí)，其特征在于電路裝置包括“與”門(mén)(4)、“或非”門(mén)(5)以及附加寄存器(8)，“與”門(mén)(4)和“或非”門(mén)(5)的輸入端被分別連接到多個(gè)寄存器(1A、1B、1C)之一的信號(hào)輸出端，并且“與”門(mén)(4)和“或非”門(mén)(5)的輸出端被分別連接到附加寄存器(8)的輸出端。
7．根據(jù)權(quán)利要求6所述的輸入濾波級(jí)，其特征在于附加寄存器(8)為SR型觸發(fā)器。
8．根據(jù)權(quán)利要求1至7之一的輸入濾波級(jí)，其特征在于I2C總線(xiàn)接口。
9．根據(jù)權(quán)利要求1至7之一的輸入濾波級(jí)，其特征在于集成電路。
10．一種在輸入濾波級(jí)內(nèi)濾波數(shù)據(jù)流的方法，該輸入濾波級(jí)包括串行寄存器群(1)，寄存器群(1)被連接到輸入線(xiàn)(2)；以及轉(zhuǎn)換裝置(4、5、8)，轉(zhuǎn)換裝置(4、5、8)被連接到串行寄存器群(1)和輸出線(xiàn)(9)，該方法包括下列步驟·利用串行寄存器群(1)串行傳輸數(shù)據(jù)，串行寄存器群(1)中的寄存器(1A、1B、1C)分別以采樣頻率計(jì)時(shí)，采樣頻率高于數(shù)據(jù)流的最大數(shù)據(jù)傳輸頻率；以及·當(dāng)串行寄存器群(1)中的寄存器(1A、1B、1C)的信號(hào)輸出端為相同邏輯電平時(shí)，轉(zhuǎn)換裝置(4、5、8)被用于將輸出線(xiàn)(9)轉(zhuǎn)換為邏輯輸出電平。
11．根據(jù)權(quán)利要求10所述的方法，其中轉(zhuǎn)換裝置(4、5、8)包括SR型觸發(fā)器(8)，其特征在于，利用SR型觸發(fā)器(8)轉(zhuǎn)換輸出線(xiàn)(9)，只有當(dāng)寄存器(1A、1B、1C)的信號(hào)輸出端均同樣為邏輯電平“1”時(shí)，假定SR型觸發(fā)器(8)的S輸入端的邏輯電平為“1”，并且只有當(dāng)寄存器(1A、1B、1C)的信號(hào)輸出端均同樣為邏輯電平“0”時(shí)，假定SR型觸發(fā)器(8)的R輸入端的邏輯電平為“1”。
12．根據(jù)權(quán)利要求10或11所述的方法，其特征在于，采樣頻率多倍于在輸入線(xiàn)上傳輸?shù)臄?shù)據(jù)流的最大數(shù)據(jù)傳輸頻率。
13．根據(jù)權(quán)利要求10至12所述的方法，其特征在于，采樣頻率為50MHz。
全文摘要
一種輸入濾波級(jí)和用于濾波數(shù)據(jù)流的方法。寄存器群具有多個(gè)串聯(lián)寄存器并被連接到輸入線(xiàn);以及轉(zhuǎn)換裝置,該轉(zhuǎn)換裝置被連接到輸出線(xiàn)和寄存器群用于轉(zhuǎn)換輸出線(xiàn)。寄存器群中的第一寄存器的信號(hào)輸入端被連接到輸入線(xiàn);寄存器群中的后續(xù)寄存器的信號(hào)輸入端被分別連接到寄存器群中的前面寄存器的信號(hào)輸出端;多個(gè)寄存器的時(shí)鐘輸入端被分別連接到時(shí)鐘線(xiàn),時(shí)鐘線(xiàn)用于以采樣頻率傳輸采樣信號(hào),采樣頻率高于數(shù)據(jù)流的最大數(shù)據(jù)傳輸頻率。
文檔編號(hào)H03K5/1252GK1305265SQ0013210
公開(kāi)日2001年7月25日 申請(qǐng)日期2000年12月13日 優(yōu)先權(quán)日1999年12月16日
發(fā)明者米夏埃爾·德雷克斯勒 申請(qǐng)人:德國(guó)湯姆森-布蘭特有限公司