一種多總線保護(hù)出口仲裁容錯(cuò)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及工業(yè)自動(dòng)化控制技術(shù)領(lǐng)域，特別是涉及一種多總線保護(hù)出口仲裁容錯(cuò)裝置。
【背景技術(shù)】
[0002]隨著電力系統(tǒng)中繼電保護(hù)裝置的集成度越來越高，單個(gè)保護(hù)裝置承擔(dān)的保護(hù)功能越來越多，有的甚至一臺(tái)機(jī)組的所有主保護(hù)和后備保護(hù)都集中在一個(gè)保護(hù)裝置上，這就使得裝置內(nèi)硬件系統(tǒng)的任何一個(gè)環(huán)節(jié)出現(xiàn)問題的時(shí)候，被保護(hù)對象會(huì)有失去部分或者全部保護(hù)的可能。
[0003]現(xiàn)有保護(hù)裝置有的使用單CPU，當(dāng)CPU的任何環(huán)節(jié)發(fā)生故障的時(shí)候，整個(gè)裝置都無法按要求動(dòng)作，容易造成誤動(dòng)或者拒動(dòng)；有的裝置的多CPU設(shè)計(jì)在單個(gè)總線上，如果該總線發(fā)生故障，則每個(gè)CPU均不能正常工作；有的裝置使用的是雙CPU，但其中一個(gè)CPU控制保護(hù)裝置的出口總啟動(dòng)繼電器，另一個(gè)CPU用于控制保護(hù)跳閘出口，這還是一種簡單的串行設(shè)計(jì)的思路，當(dāng)任意一個(gè)CPU硬件出現(xiàn)故障，仍會(huì)造成保護(hù)裝置拒動(dòng)。
[0004]以上裝置都不能很好的解決繼電保護(hù)的容錯(cuò)性和可靠性要求。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型的目的是針對以上現(xiàn)有技術(shù)存在的問題，提出一種既可以解決保護(hù)裝置誤動(dòng)問題，又可以增加裝置容錯(cuò)能力的多總線保護(hù)出口仲裁容錯(cuò)裝置，充分體現(xiàn)多CPU在可靠性的優(yōu)勢而滿足實(shí)際應(yīng)用中對保護(hù)裝置的可靠性和容錯(cuò)性上的要求。
[0006]本實(shí)用新型技術(shù)方案如下:
[0007]一種多總線保護(hù)出口仲裁容錯(cuò)裝置，包括第一電源、第二電源、若干個(gè)CPU (CPUKCPU2…CPUn)、若干過濾芯片(U1、U2…Un)、動(dòng)作計(jì)數(shù)器、返回計(jì)數(shù)器、比較器和出口繼電器；
[0008]CPU各連接一個(gè)過濾芯片，動(dòng)作計(jì)數(shù)器、返回計(jì)數(shù)器均連接過濾芯片，所述動(dòng)作計(jì)數(shù)器、返回計(jì)數(shù)器的輸出端連接比較器的輸入端，比較器的輸出端與出口繼電器K的輸入端的負(fù)極相連，出口繼電器輸入端的正極接第二電源；
[0009]第一電源連接過濾芯片Ul、U2…Un、動(dòng)作計(jì)數(shù)器、返回計(jì)數(shù)器、比較器。
[0010]本實(shí)用新型為了能夠增強(qiáng)容錯(cuò)性，多總線保護(hù)出口容錯(cuò)裝置回路上設(shè)置完全相同并且相互獨(dú)立的多個(gè)CPU，每個(gè)CPU均單獨(dú)輸出保護(hù)出口信號(hào)和故障信號(hào)，過濾芯片用于過濾出保護(hù)出口信號(hào)中的有效信號(hào)，動(dòng)作計(jì)數(shù)器、返回計(jì)數(shù)器統(tǒng)計(jì)有效的保護(hù)出口信號(hào)中保護(hù)動(dòng)作的數(shù)量和保護(hù)返回的數(shù)量，比較器比較兩者大小，驅(qū)動(dòng)出口繼電器動(dòng)作或者驅(qū)動(dòng)出口繼電器返回；本實(shí)用新型兼顧了冗余和容錯(cuò)原則，實(shí)現(xiàn)保護(hù)裝置中多CPU防拒動(dòng)和防誤動(dòng)的有機(jī)統(tǒng)一。
[0011]如果需要對CPU電源進(jìn)行保護(hù)，本裝置還包括二極管，二極管與第一電源串聯(lián)后連接過濾芯片、動(dòng)作計(jì)數(shù)器、返回計(jì)數(shù)器和比較器；如果若干個(gè)CPU包括有各自獨(dú)立的電源，較優(yōu)地，第一電源包括若干個(gè)獨(dú)立的電源，所述第一電源的若干個(gè)獨(dú)立的電源均分別連接一個(gè)二極管；這樣，本實(shí)用新型能夠應(yīng)用于多電源多總線的裝置中，提高裝置電源的可靠性。
[0012]較優(yōu)地，過濾芯片、動(dòng)作計(jì)數(shù)器、返回計(jì)數(shù)器、比較器能夠封裝在復(fù)雜可編程邏輯器件(CPLD)內(nèi)。
[0013]較優(yōu)地，CPU和過濾芯片的數(shù)量相同，一個(gè)CPU對應(yīng)連接一個(gè)過濾芯片。
[0014]與現(xiàn)有技術(shù)相比，本實(shí)用新型包括以下有益效果:
[0015]I)本實(shí)用新型一種多總線保護(hù)出口仲裁容錯(cuò)裝置包括多個(gè)相同并且相互獨(dú)立的CPU，每個(gè)CPU均單獨(dú)輸出保護(hù)出口信號(hào)和故障信號(hào)，兼顧了冗余和容錯(cuò)，實(shí)現(xiàn)保護(hù)裝置中多CPU防拒動(dòng)和防誤動(dòng)的有機(jī)統(tǒng)一。
[0016]2)多個(gè)電源串聯(lián)各自的二極管連接，保證了電源的可靠性，只要有一個(gè)電源正常，裝置都可以正常工作；
[0017]3)相互獨(dú)立的CPU輸出各自獨(dú)立的故障信號(hào)和保護(hù)出口信號(hào)，故障信號(hào)閉鎖各自的保護(hù)出口信號(hào)，可以防止CPU崩潰或者電源丟失造成的錯(cuò)誤信號(hào)從而影響判斷的可靠性，提高了裝置的容錯(cuò)性；
[0018]4)當(dāng)所有CPU均正常工作，發(fā)出正確信號(hào)的時(shí)候，可以正常出口，滿足了裝置的正確性要求；
[0019]5)當(dāng)保護(hù)不應(yīng)該動(dòng)作時(shí)，其中一個(gè)CPU判斷錯(cuò)誤，發(fā)出錯(cuò)誤的動(dòng)作信號(hào)的時(shí)候，由于返回計(jì)數(shù)器計(jì)數(shù)的返回信號(hào)的數(shù)量大于等于動(dòng)作計(jì)數(shù)器計(jì)數(shù)的動(dòng)作信號(hào)的數(shù)量，可以有效的屏蔽該信號(hào)，實(shí)現(xiàn)裝置的冗余性；
[0020]6)當(dāng)保護(hù)應(yīng)該動(dòng)作時(shí)，其中一個(gè)CPU判斷錯(cuò)誤，沒有發(fā)出動(dòng)作信號(hào)的時(shí)候，由于動(dòng)作計(jì)數(shù)器計(jì)數(shù)的動(dòng)作信號(hào)的數(shù)量大于返回計(jì)數(shù)器計(jì)數(shù)的返回信號(hào)的數(shù)量，系統(tǒng)可以正常出口，實(shí)現(xiàn)裝置的容錯(cuò)性；
[0021]7)該裝置可以輕松實(shí)現(xiàn)擴(kuò)展，沒有CPU數(shù)量和總線數(shù)量的限制。
【附圖說明】
[0022]圖1為本實(shí)用新型一種多總線保護(hù)出口仲裁容錯(cuò)裝置的結(jié)構(gòu)示意圖；
[0023]圖2為本實(shí)用新型的組件封裝在復(fù)雜可編程邏輯器件后的結(jié)構(gòu)示意圖；
[0024]圖3為本實(shí)用新型CPU擁有各自獨(dú)立的電源的系統(tǒng)結(jié)構(gòu)示意圖；
[0025]圖4為包括三個(gè)CPU的多總線保護(hù)出口仲裁容錯(cuò)裝置的結(jié)構(gòu)示意圖；
[0026]圖5為包括兩個(gè)CPU的多總線保護(hù)出口仲裁容錯(cuò)裝置的結(jié)構(gòu)示意圖；
[0027]圖6為CPU擁有各自獨(dú)立的電源的三個(gè)CPU的多總線保護(hù)出口仲裁容錯(cuò)裝置的結(jié)構(gòu)示意圖；
[0028]圖7為CPU擁有各自獨(dú)立的電源的兩個(gè)CPU的多總線保護(hù)出口仲裁容錯(cuò)裝置的結(jié)構(gòu)示意圖；
[0029]圖8為CPU擁有各自獨(dú)立的電源的組件封裝在復(fù)雜可編程邏輯器件后的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0030]下面結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作進(jìn)一步詳細(xì)描述。
[0031]如圖1所示，一種多總線保護(hù)出口仲裁容錯(cuò)裝置，包括第一電源VCC、第二電源VDD、若干個(gè)CPU (包括CPU1、CPU2...CPUn),若干過濾芯片U1、U2...Un、動(dòng)作計(jì)數(shù)器D1、返回計(jì)數(shù)器D2、比較器D3和出口繼電器K ;
[0032]CPU各連接一個(gè)過濾芯片，動(dòng)作計(jì)數(shù)器Dl、返回計(jì)數(shù)器D2均連接過濾芯片，所述動(dòng)作計(jì)數(shù)器D1、返回計(jì)數(shù)器D2的輸出端連接比較器D3的輸入端，比較器D3的輸出端與出口繼電器K的輸入端的負(fù)極相連，出口繼電器K輸入端的正極接第二電源VDD ;
[0033]第一電源VCC連接過濾芯片Ul、U2…Un、動(dòng)作計(jì)數(shù)器D1、返回計(jì)數(shù)器D2、比較器D3o
[0034]CPU和過濾芯片的數(shù)量相同，均為η個(gè)。
[0035]本實(shí)用新型為了能夠增強(qiáng)容錯(cuò)性，多總線保護(hù)出口容錯(cuò)裝置的回路上設(shè)置完全相同并且相互獨(dú)立的多個(gè)CPU，每個(gè)CPU均單獨(dú)輸出保護(hù)出口信號(hào)和故障信號(hào)，過濾芯片輸出有效的保護(hù)出口信號(hào)，動(dòng)作計(jì)數(shù)器D1、返回計(jì)數(shù)器D2統(tǒng)計(jì)有效的保護(hù)出口信號(hào)中保護(hù)動(dòng)作的數(shù)量和保護(hù)返回的數(shù)量，比較器D3比較兩者大小，驅(qū)動(dòng)出口繼電器動(dòng)作或者驅(qū)動(dòng)出口繼電器返回(當(dāng)保護(hù)動(dòng)作的數(shù)量大于保護(hù)返回的數(shù)量時(shí)，驅(qū)動(dòng)出口繼電器動(dòng)作，否則驅(qū)動(dòng)出口繼電器返回，通過比較器的輸出的高低電平控制出口繼電器，為現(xiàn)有領(lǐng)域的公知技術(shù)，對方法沒有進(jìn)行改進(jìn))，兼顧了冗余和容錯(cuò)的設(shè)計(jì)原則，真正做到了保護(hù)裝置中多CPU防拒動(dòng)和防誤動(dòng)的有機(jī)統(tǒng)一。
[0036]如果需要對CPU電源進(jìn)行保護(hù)，本裝置還包括二極管(若干個(gè))，二極管與第一電源VCC串聯(lián)后連接過濾芯片Ul、U2…Un、動(dòng)作計(jì)數(shù)器D1、返回計(jì)數(shù)器D2和比較器D3 ;如果若干個(gè)CPU包括有各自獨(dú)立的電源，則第一電源VCC包括若干個(gè)獨(dú)立的電源，所述第一電源VCC的若干個(gè)獨(dú)立的電源均分別連接一個(gè)二極管；這樣，本實(shí)用新型能夠應(yīng)用于多電源多總線的裝置中，提高系統(tǒng)電源的可靠性。
[0037]較優(yōu)地，過濾芯片U1、U2…Un、動(dòng)作計(jì)數(shù)器D1、返回計(jì)數(shù)器D2、比較器D3封裝在復(fù)雜可編程邏輯器件(CPLD)內(nèi)。
[0038]實(shí)施例1
[0039]如圖1，本實(shí)施例中由CPU (CPUUCPU2...CPUn)、過濾芯片U1、U2...Un、動(dòng)作計(jì)數(shù)器D1、返回計(jì)數(shù)器D2、比較器D3和出口繼電器K組成。CPU1、CPU2…CPUn輸出保護(hù)出口信號(hào)ESG1、ESG2…ESGn接到過濾芯片Ul、U2…Un的管腳IN，CPU1、CPU2…CPUn輸出故障信號(hào)DER1、DER2...DERn接到過濾芯片Ul、U2...Un的管腳EN，過濾芯片U1、U2...Un的管腳OUT分別接到動(dòng)作計(jì)數(shù)器Dl的輸入管腳IN1、IN2…INn和返回計(jì)數(shù)器D2的管腳IN1、IN2…INn，動(dòng)作計(jì)數(shù)器Dl的管腳OUT接到比較器D3的管腳A，返回計(jì)數(shù)器D2的管腳OUT接到比較器D3的管腳B，比較器D3的管腳OUT輸出控制信號(hào)ESG和出口繼電器K輸入端的負(fù)極相連，出口繼電器K輸入端的正極接第二電源VDD (繼電器電源)，第一電源VCC接到過濾芯