一種芯片esd防護(hù)電路的制作方法
【專利摘要】本申請實(shí)施例提供一種芯片ESD防護(hù)電路，防護(hù)電路包括一鉗位電路，所述鉗位電路包括：連接在芯片輸出口與VSS之間的PMOS管與第一電阻R1，連接在VDD與VSS之間的電容、與電容并聯(lián)的第三電阻R3以及連接在VDD與VSS之間的第二電阻R2和NMOS管；PMOS管的源極與芯片輸出口相連，PMOS管的漏極與第一電阻R1相連，PMOS管的柵極連接在第二電阻R2與NMOS管的漏極之間；第二電阻R2的一端與VDD相連，另一端與NMOS管的漏極相連，NMOS管的柵極連接在PMOS管的漏極與第一電租R1之間，NMOS管的源極與VSS相連。通過本發(fā)明實(shí)施例，在Vdd和芯片輸出口以及VSS之間設(shè)置鉗位電路，能夠顯著提高ESD的防護(hù)等級。
【專利說明】
一種芯片ESD防護(hù)電路
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及芯片的靜電釋放(Electro-static discharge，簡稱ESD)半保護(hù)電路設(shè)計技術(shù)，尤其涉及一種芯片ESD防護(hù)電路。
【背景技術(shù)】
[0002]靜電放電往往會使芯片早到永久性的破壞，從而造成嚴(yán)重?fù)p失，因此芯片在設(shè)計時，往往會在每個引腳旁加一個防護(hù)電路，以消除ESD高壓產(chǎn)生的破壞作用。現(xiàn)有的防護(hù)電路一般針對人體模型，上述的在引腳旁加防護(hù)電路的方式所能達(dá)到的防護(hù)等級多在2KV左右，而汽車和工業(yè)自動化等高端應(yīng)用中，對芯片動輒要求6KV的ESD防護(hù)要求，因此，需要設(shè)計一種新的防護(hù)電路以提高防護(hù)等級。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種芯片ESD防護(hù)電路，以提高ESD防護(hù)等級。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供一種芯片ESD防護(hù)電路，所述防護(hù)電路包括一鉗位電路，所述鉗位電路包括:連接在芯片輸出口與VSS之間的PMOS管與第一電阻Rl，連接在VDD與所述VSS之間的電容、與電容并聯(lián)的第三電阻以及連接在所述VDD與所述VSS之間的第二電阻R2和NMOS管；
[0005]所述PMOS管的源極與所述芯片輸出口相連，所述PMOS管的漏極與所述第一電阻Rl相連，所述PMOS管的柵極連接在所述第二電阻R2與所述NMOS管的漏極之間；
[0006]所述第二電阻R2的一端與所述VDD相連，另一端與所述NMOS管的漏極相連，所述WOS管的柵極連接在所述PMOS管的漏極與第一電租Rl之間，所述匪OS管的源極與所述VSS相連。
[0007]優(yōu)選的，所述防護(hù)電路應(yīng)用于ESD機(jī)器模式。
[0008]優(yōu)選的，所述ESD防護(hù)等級為6KV。
[0009]優(yōu)選的，所述鉗位電路設(shè)置在走線長的一側(cè)。
[0010]優(yōu)選的，所述芯片為磁傳感器芯片。
[0011]通過本發(fā)明實(shí)施例，在Vdd和芯片輸出口以及VSS之間設(shè)置鉗位電路，能夠顯著提高ESD的防護(hù)等級。
【附圖說明】
[0012]為了更清楚地說明本申請實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請中記載的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0013]圖1為芯片ESD防護(hù)電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0014]為了使本技術(shù)領(lǐng)域的人員更好地理解本申請中的技術(shù)方案，下面將結(jié)合本申請實(shí)施例中的附圖，對本申請實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本申請一部分實(shí)施例，而不是全部的實(shí)施例?；诒旧暾堉械膶?shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本申請保護(hù)的范圍。
[0015]本發(fā)明提供一種芯片ESD防護(hù)電路，以提高ESD防護(hù)等級。
[0016]與現(xiàn)有技術(shù)不同，本發(fā)明為了提高芯片ESD能力，設(shè)計了Vdd和芯片輸出口(PAD)和地VSS之間的鉗位結(jié)構(gòu)，并將其放在電源線以及芯片輸出口和地走線較長的地方，可提高ESD達(dá)到6KV。走線較長的地方，易于形成ESD放電，成為ESD的瓶頸。在該處嵌位，可顯著提高ESD 值。
[0017]如圖1所示，本發(fā)明的防護(hù)電路包括一鉗位電路，所述鉗位電路包括:連接在芯片輸出口與VSS之間的PMOS管與第一電阻Rl，連接在VDD與所述VSS之間的電容、與電容并聯(lián)的第三電阻R3以及連接在所述VDD與所述VSS之間的第二電阻R2和NMOS管；
[0018]所述PMOS管的源極與所述芯片輸出口相連，所述PMOS管的漏極與所述第一電阻Rl相連，所述PMOS管的柵極連接在所述第二電阻R2與所述NMOS管的漏極之間；
[0019]所述第二電阻R2的一端與所述VDD相連，另一端與所述NMOS管的漏極相連，所述WOS管的柵極連接在所述PMOS管的漏極與第一電租Rl之間，所述匪OS管的源極與所述VSS相連。
[0020]優(yōu)選的，所述防護(hù)電路應(yīng)用于ESD機(jī)器模式。
[0021]優(yōu)選的，所述芯片為磁傳感器芯片。
[0022]如圖1所示為一種高ESD輸入級的測試。電路通過G2鉗位，將電流泄漏到電容上，可以減輕對Gl的影響，從而提高器件的抗靜電能力。
[0023]雖然通過實(shí)施例描繪了本申請，本領(lǐng)域普通技術(shù)人員知道，本申請有許多變形和變化而不脫離本申請的精神，希望所附的權(quán)利要求包括這些變形和變化而不脫離本申請的精神。
【主權(quán)項】
1.一種芯片ESD防護(hù)電路，其特征在于，所述防護(hù)電路包括一鉗位電路，所述鉗位電路包括:連接在芯片輸出口與VSS之間的PMOS管與第一電阻Rl，連接在VDD與所述VSS之間的電容、與電容并聯(lián)的第三電阻R3以及連接在所述VDD與所述VSS之間的第二電阻R2和NMOS管； 所述PMOS管的源極與所述芯片輸出口相連，所述PMOS管的漏極與所述第一電阻Rl相連，所述PMOS管的柵極連接在所述第二電阻R2與所述NMOS管的漏極之間； 所述第二電阻R2的一端與所述VDD相連，另一端與所述匪OS管的漏極相連，所述NMOS管的柵極連接在所述PMOS管的漏極與第一電租Rl之間，所述NMOS管的源極與所述VSS相連。2.如權(quán)利要求1所述的芯片ESD防護(hù)電路，其特征在于，所述防護(hù)電路應(yīng)用于ESD機(jī)器模式。3.如權(quán)利要求2所述的芯片ESD防護(hù)電路，其特征在于，所述ESD防護(hù)等級為6KV。4.如權(quán)利要求1所述的芯片ESD防護(hù)電路，其特征在于，所述鉗位電路設(shè)置在走線長的一側(cè)。5.如權(quán)利要求1所述的芯片ESD防護(hù)電路，其特征在于，所述芯片為磁傳感器芯片。
【文檔編號】H02H9/04GK106099883SQ201610495783
【公開日】2016年11月9日
【申請日】2016年6月29日
【發(fā)明人】張文偉
【申請人】蘇州森特克測控技術(shù)有限公司