一種用于dc-dc變換器的快速啟動電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子電路技術(shù)領(lǐng)域，具體的說涉及一種用于DC-DC變換器的具有鉗位電路的快速啟動電路。
【背景技術(shù)】
[0002]DC-DC變換器通常包含誤差放大器、PffM比較器、驅(qū)動邏輯以及功率管。誤差比較器的輸出和電流采樣得到的信號做比較，產(chǎn)生功率管導(dǎo)通關(guān)斷的方波控制信號。一般的DC-DC變換器都需要環(huán)路補(bǔ)償，而且通常的做法是在誤差比較器的輸出端外接大電容，而誤差比較器對外接大電容充電電流比較小，造成誤差比較器的輸出并不能快速到達(dá)需要的比較電平，造成這段時(shí)間變換器沒有開關(guān)動作，啟動變慢。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的，就是針對上述問題，提出一種用于DC-DC變換器的快速啟動電路。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0005]—種用于DC-DC變換器的快速啟動電路，包括誤差放大器、PffM比較器、SR鎖存器、邏輯控制模塊、運(yùn)算放大器、功率PMOS管、電容R和電容C ;誤差放大器的正向輸入端接基準(zhǔn)電壓，其負(fù)向輸入端接反饋電壓，其輸出端接PWM比較的負(fù)向輸入端和運(yùn)算放大器的負(fù)向輸入端；PWM比較器的正向輸入端接外部電壓信號，其輸出端接SR鎖存器的S輸入端；SR鎖存器的R端接外部時(shí)鐘信號，其輸出端接邏輯控制模塊的第一輸入端；邏輯控制模塊的第二輸入端接外部使能信號，其輸出端接運(yùn)算放大器的使能端；運(yùn)算放大器的負(fù)向輸入端接外部電壓信號，其輸出端接功率PMOS管的柵極；功率PMOS管的源極接電源，其漏極依次通過電阻R和電容C后接地；功率MPOS管漏極與電阻R的連接點(diǎn)與誤差放大器輸出端與PWM比較器負(fù)向輸入端的連接點(diǎn)連接；所述功率PMOS管、運(yùn)算放大器和邏輯控制模塊組成鉗位電路。
[0006]其中外部電壓信號為由電流采樣和一直流固定電平疊加得到的電壓信號。
[0007]本發(fā)明總的技術(shù)方案，通過鉗位電路使得誤差放大器輸出迅速鉗位到負(fù)載電流采樣信息的直流工作電位，加快啟動；邏輯控制電路檢測功率管開啟若干次后，關(guān)閉鉗位電路，使得其脫離環(huán)路。
[0008]進(jìn)一步的，所述運(yùn)算放大器由第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一 NMOS 管 MNl、第二 NMOS 管 MN2、第三 NMOS 管 MN3、第四 NMOS 管 MN4、第五 NMOS 管 MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9構(gòu)成；第一 PMOS管MPl的柵極為運(yùn)算放大器的負(fù)向輸入端，其源極接第五PMOS管MP5的漏極，漏極接第二NMOS管MN2的漏極、第三NMOS管MN3的柵極、第四NMOS管MN4的柵極、第四NMOS管MN4的漏極、第五NMOS管M5的漏極和第六NMOS管MN6的柵極；第二 PMOS管MP2的柵極為運(yùn)算放大器的正向輸入端，其源極接第五PMOS管MP5的漏極，其漏極接第五NMOS管麗5的柵極、第六NMOS管MN6的漏極、第七NMOS管MN7的柵極、第七NMOS管MN7的柵極、第八NMOS管MN8的柵極和第九NMOS管MN9的漏極；第三PMOS管MP3的柵極、第一 NMOS管MNl的柵極、第六PMOS管MP6的柵極和第八PMOS管MP8的柵極為運(yùn)算比較器的使能信號輸入端；第三PMOS管MP3的源極接電源，其漏極接第一 NMOS管MNl的漏極、第二 NMOS管MN2的柵極和第九NMOS管MN9的柵極；第三PMOS管MP3漏極與第一 NMOS管MNl漏極連接輸出端反向使能信號；第一 NMOS管麗I的源極接地；第四PMOS管MP4的源極接電源，其柵極和漏極互連，其柵極接第六PMOS管MP6的漏極和第七PMOS管MP7的柵極，其漏極接第三NMOS管麗3的漏極；第三NMOS管MN3的源極接地；第二 NMOS管MN2的源極接地；第四NMOS管MN4的源極接地?’第五NMOS管MN5的源極接地；第六NMOS管MN6的源極接地；第七NMOS管MN7的源極接地；第八NMOS管MN8的漏極接第七PMOS管MP7的漏極和第八PMOS管MP8的漏極，其源極接地；第九NMOS管MN9的源極接地；第五PMOS管MP5的源極接電源，其柵極接輸入偏置電壓VBIAS ;第七PMOS管MP7的源極接電源；第八PMOS管MP8的源極接電源。
[0009]進(jìn)一步的，所述邏輯控制模塊由第一 D觸發(fā)器、第二 D觸發(fā)器、第一兩輸入端與非門、第二兩輸入端與非門和與門構(gòu)成；第一 D觸發(fā)器的使能端接外部使能信號，其時(shí)鐘信號端接PWM比較器的輸出端，其D輸入端接第一兩輸入與非門的輸出端，其Q輸出端接第二兩輸入與非門的第一輸入端，其Q非輸出端接第一兩輸入與非門的第一輸入端和第二 D觸發(fā)器的D輸入端；第二 D觸發(fā)器的使能端接外部使能信號，其時(shí)鐘信號頓接PffM比較器的輸出端，其Q輸出端懸空不接，其Q非輸出端接第二兩輸入與非門的第二輸入端和第一兩輸入與非門的第二輸入端；第二兩輸入與非門的輸出端接與門的第一輸入端；與門的第二輸入端進(jìn)而外部使能信號，其輸出端為邏輯控制模塊的輸出端。
[0010]本發(fā)明的有益效果為，能有效地提高DC-DC變換器的開啟速度，節(jié)省變換器的開啟時(shí)間，使得變換器更加靈活；同時(shí)，當(dāng)變換器正常工作的時(shí)候，本發(fā)明又能脫離環(huán)路，保證對變換器的穩(wěn)定性不照成影響。
【附圖說明】
[0011]圖1為本發(fā)明的用于DC-DC變換器的快速啟動電路邏輯結(jié)構(gòu)示意圖；
[0012]圖2為本發(fā)明中運(yùn)算放大器的電路結(jié)構(gòu)圖；
[0013]圖3為邏輯控制模塊結(jié)構(gòu)圖；
[0014]圖4為帶快速鉗位電路啟動仿真波形示意圖；
[0015]圖5為不帶鉗位電路啟動仿真波形示意圖。
【具體實(shí)施方式】
[0016]圖1為本發(fā)明的用于DC-DC變換器的快速啟動電路邏輯結(jié)構(gòu)示意圖，如圖1所示，誤差放大器將反饋電壓和基準(zhǔn)電壓做比較，PWM誤差放大器輸出(VE)接補(bǔ)償網(wǎng)絡(luò)(電阻R和電容C串聯(lián)組成)。VC為電流采樣和一直流固定電平疊加得到的電壓信號，比較器比較VE和VC信號，得到占空比調(diào)制信號用來控制功率管導(dǎo)通與關(guān)斷。由于系統(tǒng)一上電，誤差放大器輸出掛接大電容C，該點(diǎn)電壓不能迅速發(fā)生變化，VE接近于O。當(dāng)VE〈VC時(shí)，系統(tǒng)不會發(fā)生開關(guān)動作；當(dāng)VE>VC時(shí)，系統(tǒng)才會發(fā)生開關(guān)動作。為了減小VE點(diǎn)電位上升到VC電壓的時(shí)間，本發(fā)明設(shè)計(jì)了圖1虛線框中的快速啟動鉗位電路。該鉗位電路分成兩部分，分別是圖2的鉗位運(yùn)放和圖3的邏輯控制部分。
[0017]圖2為鉗位電路中的運(yùn)放放大器結(jié)構(gòu)，第一級:采用P管(MP1，MP2)作為輸入管，MPl管的柵極作為負(fù)向輸入端VN，MP2管的柵極作為正向輸入端VP0輸入差分對將輸入的差模電壓轉(zhuǎn)換成差模電流，該差模電流降落在交叉耦合電流鏡結(jié)構(gòu)(MN4，麗5，MN6，麗7)形成差模電壓VA，VB。交叉耦合電流鏡結(jié)構(gòu):MN4管子的柵源短接至VA，麗7管子的柵源短接至VB，MN5和MN6為交叉耦合對管，MN5的柵極和MN6的漏極連至VB，MN5的漏極和MN6的柵極連至VA，該交叉耦合結(jié)構(gòu)可以提高運(yùn)放的放大增益。第二級:VA接至MN3管子的柵極形成電流，該電流通過MP4和MP7組成的電流鏡結(jié)構(gòu)鏡像到輸出節(jié)點(diǎn)Vout，具體結(jié)構(gòu):麗3的柵極接VA，MP4的柵源短接，MP4的漏極接MP6的漏極，MP6的柵極接使能信號ENl輸入，MP6的源極接電源VDD，MP7的柵極與MP4的柵極短接，MP7的源極接VDD，MP7的漏極接輸出Vout ;另外VB接MN8管子的柵端形成電流，MN8管子的漏極接輸出Vout。從小信號角度，MP7和MN8的小信號電流之差在輸出Vout節(jié)點(diǎn)的等效阻抗上形成增益。鉗位運(yùn)