本發(fā)明屬于半導體集成電路技術領域，具體涉及一種靜電放電保護電路。

背景技術：

靜電放電是在電子裝配過程中電路板與元件損壞的一個熟悉且被低估的根源。它影響著每一個制造商，無論其大小。雖然很多人認為他們是在靜電放電安全的環(huán)境中生產產品，但事實上靜電放電有關的損壞繼續(xù)給全世界電子制造工業(yè)帶來每年數(shù)十億美金的代價。

一顆靜電放電設計良好的芯片，應該在每個輸入和輸出腳上都有專門的靜電放電保護電路。傳統(tǒng)的靜電放電電路如圖1所示，芯片引腳in端接nmos晶體管的漏極，nmos晶體管的柵極和源極都接地。這種傳統(tǒng)的靜電放電電路，在芯片引腳in和地之間，存在著一個反偏的寄生二極管。當芯片引腳上的電壓為負壓時，這個寄生二極管會導通，從而影響了芯片引腳上的電壓，對芯片性能有不好的影響。

技術實現(xiàn)要素：

為解決現(xiàn)有靜電放電電路在芯片引腳和地之間存在反偏寄生二極管而影響電路性能的技術問題，本發(fā)明提供了一種無反向漏電通路的靜電放電保護電路。

一種靜電放電保護電路，包括：三極管q1和nmos晶體管n1；芯片引腳in接三極管q1的基極和發(fā)射極；三極管q1的集電極接nmos晶體管n1的漏極；nmos晶體管n1的柵極和源極接地。

本發(fā)明的靜電放電保護電路，通過三極管q1的引入，使得芯片引腳in和地之間形成了背靠背的兩個寄生二極管，這兩個寄生二極管的形成，就避免了芯片引腳in為負壓時，從地到芯片引腳in的漏電流。從而使得芯片引腳in為負壓時也能正常工作，大大擴展了芯片的工作范圍。

附圖說明

圖1是傳統(tǒng)的靜電放電保護電路結構示意圖；

圖2是本發(fā)明實施例提供的靜電放電保護電路結構示意圖；

圖3是本發(fā)明實施例提供的靜電放電保護電路的寄生二極管的電路示意圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明了，下面結合具體實施方式并參照附圖，對本發(fā)明進一步詳細說明。應該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本發(fā)明的概念。

為了解決現(xiàn)有靜電放電電路在芯片引腳和地之間存在反偏寄生二極管而影響電路性能的技術問題，本發(fā)明提供了一種無反向漏電通路的靜電放電保護電路。如圖2所示，該電路包括：三極管q1和nmos晶體管n1；芯片引腳in接三極管q1的基極和發(fā)射極；三極管q1的集電極接nmos晶體管n1的漏極；nmos晶體管n1的柵極和源極接地。

本發(fā)明的靜電放電保護電路中通過三極管q1的引入，使得芯片引腳in和地之間形成了背靠背的兩個寄生二極管，如圖3所示，三極管q1的第一等效二極管d1，nmos晶體管n1的第二等效二極管d2，第一等效二極管d1的正端接引腳in，負端接第二等效二極管d2的負端，第二等效二極管d2的正端接地。這兩個寄生二極管的形成，就避免了芯片引腳in為負壓時，從地到芯片引腳in的漏電流。從而使得芯片引腳in為負壓時也能正常工作，大大擴展了芯片的工作范圍。

應當理解的是，本發(fā)明的上述具體實施方式僅僅用于示例性說明或解釋本發(fā)明的原理，而不構成對本發(fā)明的限制。因此，在不偏離本發(fā)明的精神和范圍的情況下所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。此外，本發(fā)明所附權利要求旨在涵蓋落入所附權利要求范圍和邊界、或者這種范圍和邊界的等同形式內的全部變化和修改例。

技術特征：

技術總結
本發(fā)明提供了一種靜電放電保護電路，屬于半導體集成電路技術領域。該電路包括：三極管Q1和NMOS晶體管N1；芯片引腳IN接三極管Q1的基極和發(fā)射極；三極管Q1的集電極接NMOS晶體管N1的漏極；NMOS晶體管N1的柵極和源極接地。本發(fā)明的靜電放電保護電路，通過三極管Q1的引入，使得芯片引腳IN和地之間形成了背靠背的兩個寄生二極管，這兩個寄生二極管的形成，就避免了芯片引腳IN為負壓時，從地到芯片引腳IN的漏電流。從而使得芯片引腳IN為負壓時也能正常工作，大大擴展了芯片的工作范圍。

技術研發(fā)人員：不公告發(fā)明人
受保護的技術使用者：長沙方星騰電子科技有限公司
技術研發(fā)日：2017.05.30
技術公布日：2017.07.28