一種瞬態(tài)觸發(fā)靜電放電保護電路的制作方法
【專利摘要】本發(fā)明公開了一種瞬態(tài)觸發(fā)靜電放電保護電路，包括瞬態(tài)觸發(fā)模塊、鉗位晶體管開啟模塊、以及鉗位晶體管。本發(fā)明提供的一種瞬態(tài)觸發(fā)靜電放電保護電路，在不使用電流鏡的前提下，大大縮小了瞬態(tài)觸發(fā)靜電放電保護電路的面積，同時比之于電流鏡的應(yīng)用，能夠在ESD事件結(jié)束后快速下拉相應(yīng)NMOS管的柵壓到0電位，以減少漏電；由于電阻R用PMOS晶體管MR的替換，使得等效的RC時間常數(shù)在ESD沖擊來臨瞬間較小，而后變大，因此可以有效防止快速上電等情況帶來的誤觸發(fā)。
【專利說明】—種瞬態(tài)觸發(fā)靜電放電保護電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，更具體涉及一種瞬態(tài)觸發(fā)靜電放電保護電路。

【背景技術(shù)】
[0002]在CMOS (Complementary Metal Oxide Semiconductor),互補金屬氧化物半導(dǎo)體集成電路設(shè)計中，為了保證芯片正常工作，需要加入靜電放電(Electronic StaticDischarge,ESD)保護電路。隨著CMOS制造工藝的提高，器件特征尺寸不斷減小，器件柵氧化成層不斷變薄，因而其擊穿電壓也越來越低，這就對ESD保護電路的魯棒性提出了更高的要求。同時，器件工作電壓也不斷減小，導(dǎo)致ESD設(shè)計窗口隨之變窄，有效的ESD保護設(shè)計變得更加困難。有效的ESD保護電路結(jié)構(gòu)，能夠快速響應(yīng)ESD事件，在ESD來臨時迅速開啟，為靜電電荷泄放提供一個低阻通道，以此在短時間內(nèi)大量泄放靜電電荷，同時要將電源管腳電壓VDD鉗位在柵擊穿電壓以下，從而保護內(nèi)部電路不受ESD沖擊損傷。
[0003]ESD保護電路一般至少包括觸發(fā)模塊和泄放器件。對于柵控泄放器件，基本觸發(fā)方式包括瞬態(tài)(RC)觸發(fā)和直流(DC)觸發(fā)。其中，直流(DC)觸發(fā)響應(yīng)時間慢，但是抗誤觸發(fā)能力強；瞬態(tài)(RC)觸發(fā)響應(yīng)時間快，但是抗誤觸發(fā)能力弱。尤其在快速熱插拔應(yīng)用下，RC觸發(fā)形式極易導(dǎo)致誤觸發(fā)，造成極大的漏電現(xiàn)象，通過減小RC時間常數(shù)，可以有效避免誤觸發(fā)，但是同時造成了泄放器件開啟時間小，不能有效保護內(nèi)部電路。因此，如何在有效延長器件開啟時間的同時減小誤觸發(fā)現(xiàn)象發(fā)生的幾率，是我們面臨的挑戰(zhàn)。
[0004]圖1所示是傳統(tǒng)的瞬態(tài)觸發(fā)電源鉗位ESD保護電路，也叫做RC觸發(fā)電源鉗位ESD保護電路。其中，電阻R1和做電容用的PMOS晶體管Mc構(gòu)成了 RC瞬態(tài)觸發(fā)模塊，通過調(diào)整二者的大小，可以調(diào)整RC時間常數(shù)，以得到不同的ESD保護電路開啟時間。大尺寸的NMOS晶體管Mbig作為泄放器件，在ESD事件中提供低阻通道，在正常工作時保持嚴(yán)格關(guān)閉以防漏電流。三級串聯(lián)反相器INV0，INVl, INV2作為泄放晶體管Mbig的開啟模塊，在RC時間常數(shù)逐漸過去的過程中，保持泄放晶體管柵壓能夠跟隨VDD。其工作原理如下:當(dāng)一個ESD沖擊事件發(fā)生在電源管腳VDD上時，因為電荷的積累，其上的電壓VDD被迅速上拉，此時，Mc的上端電壓不能及時跟隨電壓VDD，保持為低電平，通過三級反相器后，使得泄放晶體管Mbig的柵壓VG被拉高到電壓VDD，從而及時打開Mbig,提供了一個低阻通道，使靜電電荷能夠迅速泄放。隨著RC時間常數(shù)過去，MC的上端電壓被逐漸充電到高電位，從而將VG下拉倒低電位，從而關(guān)閉Mbig。適當(dāng)?shù)腞C時間常數(shù)設(shè)置，能夠使此保護電路在整個ESD事件過程中都保持開啟，以達到保護芯片內(nèi)部電路的目的。在正常上電的過程中，McI端的電位能夠跟隨電源電壓VDD的變化，從而使VG—直保持為低電平，Mbig在整個上電過程中保持關(guān)閉。在傳統(tǒng)的RC觸發(fā)結(jié)構(gòu)中，RC時間常數(shù)是個需要仔細設(shè)計的參數(shù)，大了容易誤觸發(fā)，小了不能保證整個ESD沖擊事件中保護電路的開啟。
[0005]另外，傳統(tǒng)的RC觸發(fā)結(jié)構(gòu)，所用電容MC面積較大，因此很多設(shè)計通過引入電流鏡，從而使得RC瞬態(tài)觸發(fā)模塊面積大大減小，如圖2所示。其中，圖1中的第一級反相器INVO的NMOS晶體管用電阻R代替，同時不改變其反相器的實質(zhì)。NMOS晶體管Mn2和Mni構(gòu)成一個反相器，并且與電容M。并聯(lián)，以較小的M。電容值，獲得等效的大電容值，從而達到減小面積的作用。其工作原理和圖1所示傳統(tǒng)RC觸發(fā)電源鉗位ESD保護電路相同。理論上，總的電容值C可以表示為Mc* [1+MN1長寬比/Mn2長寬比]，在實際中，[Mni長寬比/Mn2長寬比]的值要比理論中設(shè)置得稍大。但電流鏡的引入導(dǎo)致的問題是，Mni的柵壓值VX，在正常上電過程中，被拉高后下降為O的時間特別長，極易導(dǎo)致大的漏電，尤其是在正常工作中遭遇ESD事件的話，這個現(xiàn)象更加明顯。另外，在更先進的CMOS工藝中，晶體管柵漏電存在，MC的兩端電壓差越大，漏電越大。


【發(fā)明內(nèi)容】

[0006](一 )要解決的技術(shù)問題
[0007]本發(fā)明要解決的技術(shù)問題是如何在防ESD沖擊的同時，有效防止誤觸發(fā)、減少漏電流，減小電路煩人版圖面積。
[0008]( 二 )技術(shù)方案
[0009]為了解決上述技術(shù)問題，本發(fā)明提供了一種瞬態(tài)觸發(fā)靜電放電保護電路，包括瞬態(tài)觸發(fā)模塊、鉗位晶體管開啟模塊、以及鉗位晶體管；所述瞬態(tài)觸發(fā)模塊包括電阻％、PMOS晶體管Mc ；
[0010]所述瞬態(tài)觸發(fā)模塊還包括二極管D1、二極管D。、NMOS晶體管Mn1、Mn2，PMOS晶體管Me,并且所述瞬態(tài)觸發(fā)模塊的PMOS晶體管Mc用所述二極管D。代替，所述電阻R用所述PMOS晶體管Mk，代替；
[0011 ] 所述PMOS晶體管Mk的源極與電源管腳VDD相連，所述PMOS晶體管Mk的漏極與所述二極管Dc的陰極相連，所述二極管Dc的陽極與所述二極管D1的陽極相連，所述二極管D1的陰極接地，所述NMOS晶體管Mni的漏極與所述二極管Dc的陽極相連,所述NMOS晶體管Mm的源極接地，所述NMOS晶體管Mni的柵極接所述二極管D1的陽極，所述NMOS晶體管Mn2的漏極與所述二極管D1的陽極相連,所述NMOS晶體管Mn2的源極接地,所述NMOS晶體管Mn2的柵極與所述二極管D。的陰極相連，所述PMOS晶體管Mk的柵極與所述鉗位晶體管開啟模塊的一級反相器的輸出端連接。
[0012]優(yōu)選地，所述PMOS晶體管Mk等效為電阻，所述二極管Dc等效為電容。
[0013]優(yōu)選地,所述鉗位晶體管開啟模塊包括由電阻R、PMOS晶體管Mp構(gòu)成的一級反相器、由PMOS晶體管MPQ1、NM0S管ΜΝω構(gòu)成的二級反相器以及由PMOS晶體管Mro2、NM0S管Mnq3構(gòu)成的二級反相器；
[0014]所述鉗位晶體管開啟模塊的連接關(guān)系具體為:
[0015]所述電阻R的一端接地，另一端與所述PMOS晶體管Mr的柵極、所述PMOS晶體管Mp的漏極相連以及所述PMOS晶體管Mp的漏記連接，所述PMOS晶體管Mp的源極接所述電源管腳VDD，所述PMOS晶體管Mp的柵極與所述二極管D。的陰極相連；所述NMOS晶體管Mm的源極接地，其柵極與所述PMOS晶體管Mp的漏極相連，所述NMOS晶體管Mm的漏極與所述NMOS晶體管Mnci2的柵極以及所述PMOS晶體管Mpcu的漏極相連，所述NMOS晶體管Mnci2的源極接地，所其漏極與所述PMOS晶體管Mptl2的漏極相連，所述PMOS晶體管Mptl2的柵極與所述NMOS晶體管Mnci1的漏極相連，所述PMOS晶體管Mroi的源極接所述電源管腳VDD，所述PMOS晶體管MPOl的柵極與所述電阻R的另一端相連。
[0016]優(yōu)選地，鉗位晶體管為NMOS晶體管Mbig，所述NMOS晶體管Mbig的柵極與所述NMOS晶體管Mnci2的漏極相連，所述NMOS晶體管Mbig的源極接地，所述NMOS晶體管Mbig的漏極接所述電源管腳VDD。
[0017]優(yōu)選地，所述瞬態(tài)觸發(fā)模塊，通過電流脈沖上升時間識別是否為靜電放電沖擊，若是，則發(fā)送第一響應(yīng)信號至所述鉗位晶體管開啟模塊；
[0018]所述鉗位晶體管開啟模塊，根據(jù)所述第一響應(yīng)信號開啟所述鉗位晶體管；
[0019]所述鉗位晶體管，用于泄放靜電放電脈沖帶來的靜電電荷。
[0020](三)有益效果
[0021]本發(fā)明提供了一種瞬態(tài)觸發(fā)靜電放電保護電路，在不使用電流鏡的前提下，大大縮小了瞬態(tài)觸發(fā)靜電放電保護電路的面積，同時比之于電流鏡的應(yīng)用，能夠在ESD事件結(jié)束后快速下拉相應(yīng)NMOS管的柵壓到O電位，以減少漏電；由于電阻R用PMOS晶體管Mk的替換，使得等效的RC時間常數(shù)在ESD沖擊來臨瞬間較小，而后變大，因此可以有效防止快速上電等情況帶來的誤觸發(fā)。

【專利附圖】

【附圖說明】
[0022]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0023]圖1為傳統(tǒng)的瞬態(tài)觸發(fā)電源鉗位ESD保護電路圖；
[0024]圖2為引入電流鏡的瞬態(tài)觸發(fā)電源鉗位ESD保護電路結(jié)構(gòu)示意圖；
[0025]圖3為本發(fā)明的一種瞬態(tài)觸發(fā)靜電放電保護電路圖；
[0026]圖4為圖3所示電路在ESD沖擊下，鉗位電壓VDD和鉗位晶體管Mbig柵壓VG隨時間變化的示意圖；
[0027]圖5為圖3所示電路在正常上電過程中，總的漏電流Leakage和鉗位晶體管Mbig柵壓VG隨時間變化的示意圖；
[0028]圖6為圖3所示電路在快速上電過程中，總的漏電流Leakage和鉗位晶體管Mbig柵壓VG隨時間變化的示意圖；
[0029]圖7為圖3和圖2所示電路，在正常上電過程中，節(jié)點電壓VB和VX隨時間變化的示意圖；
[0030]圖8為圖3和圖2所示電路，在正常上電過程中，總的漏電流IB和IX隨時間變化的示意圖。

【具體實施方式】
[0031]下面結(jié)合附圖和實施例對本發(fā)明作進一步詳細描述。以下實施例用于說明本發(fā)明，但不能用來限制本發(fā)明的范圍。
[0032]本發(fā)明公開了一種瞬態(tài)觸發(fā)靜電放電保護電路，包括瞬態(tài)觸發(fā)模塊、鉗位晶體管開啟模塊、以及鉗位晶體管；所述瞬態(tài)觸發(fā)模塊包括電阻％、PMOS晶體管Mc ；
[0033]所述瞬態(tài)觸發(fā)模塊還包括二極管D1、二極管D。、NMOS晶體管Mn1、Mn2，PMOS晶體管Me,并且所述瞬態(tài)觸發(fā)模塊的PMOS晶體管M。用所述二極管D。代替，所述電阻R用所述PMOS晶體管Mk，代替；
[0034]所述PMOS晶體管Mk的源極與電源管腳VDD相連，所述PMOS晶體管Mk的漏極與所述二極管Dc的陰極相連，所述二極管Dc的陽極與所述二極管D1的陽極相連，所述二極管D1的陰極接地，所述NMOS晶體管Mni的漏極與所述二極管Dc的陽極相連,所述NMOS晶體管Mm的源極接地，所述NMOS晶體管Mni的柵極接所述二極管D1的陽極，所述NMOS晶體管Mn2的漏極與所述二極管D1的陽極相連,所述NMOS晶體管Mn2的源極接地,所述NMOS晶體管Mn2的柵極與所述二極管D。的陰極相連，所述PMOS晶體管Mk的柵極與所述鉗位晶體管開啟模塊的一級反相器的輸出端連接。
[0035]所述PMOS晶體管Mk等效為電阻，所述二極管Dc等效為電容。
[0036]所述瞬態(tài)觸發(fā)模塊，通過電流脈沖上升時間識別是否為靜電放電沖擊，若是，則發(fā)送第一響應(yīng)信號至所述鉗位晶體管開啟模塊；所述鉗位晶體管開啟模塊，根據(jù)所述第一響應(yīng)信號開啟所述鉗位晶體管；所述鉗位晶體管，用于泄放靜電放電脈沖帶來的靜電電荷
[0037]所述鉗位晶體管開啟模塊包括由電阻R、PMOS晶體管Mp構(gòu)成的一級反相器、由PMOS晶體管Mro1、NMOS管Mnm構(gòu)成的二級反相器以及由PMOS晶體管Mro2、NMOS管ΜΝα3構(gòu)成的二級反相器；所述鉗位晶體管開啟模塊的連接關(guān)系具體為:所述電阻R的一端接地，另一端與所述PMOS晶體管Mk的柵極、所述PMOS晶體管Mp的漏極相連以及所述PMOS晶體管Mp的漏記連接，所述PMOS晶體管Mp的源極接所述電源管腳VDD，所述PMOS晶體管Mp的柵極與所述二極管D。的陰極相連；所述NMOS晶體管Mm的源極接地，其柵極與所述PMOS晶體管Mp的漏極相連，所述NMOS晶體管Mnci1的漏極與所述NMOS晶體管Mnci2的柵極以及所述PMOS晶體管Mptll的漏極相連，所述NMOS晶體管Mnci2的源極接地，所其漏極與所述PMOS晶體管Mro2的漏極相連，所述PMOS晶體管Mro2的柵極與所述NMOS晶體管Mm的漏極相連，所述PMOS晶體管Mptll的源極接所述電源管腳VDD，所述PMOS晶體管MPOl的柵極與所述電阻R的另一端相連。
[0038]鉗位晶體管為NMOS晶體管Mbig，所述NMOS晶體管Mbig的柵極與所述NMOS晶體管Mn02的漏極相連,所述NMOS晶體管Mbig的源極接地,所述NMOS晶體管Mbig的漏極接所述電源管腳VDD。
[0039]本發(fā)明通過引入做電阻作用的PMOS晶體管Μκ，能夠在較小尺寸下獲得大的等效電阻值，減小版圖面積；另一方面，ESD脈沖剛剛來臨是，其柵壓為0，此時等效RC時間常數(shù)較小，而之后，隨著其柵壓的升高，等效RC時間常數(shù)變大，從而可以有效避免誤觸發(fā)；另外通過引入新的電路結(jié)構(gòu)，代替原有的電流鏡結(jié)構(gòu)，不僅可以同樣減小面積，而且相應(yīng)下拉NMOS管的柵壓能夠被更快下拉到O電位，從而減小芯片在正常上電以及工作過程中遭受ESD沖擊時的漏電流。
[0040]本發(fā)明電路工作原理為:當(dāng)ESD脈沖打到電源管腳VDD時，電容D。兩端的電壓差不能瞬變，都為低電平0，一旦電壓VDD超過Vthp，則電阻R的上端電壓值不再是0，靠電阻R和PMOS晶體管Mp分壓決定，一旦其值超過二級反相器INVl的邏輯閾值電平，則二級反相器INVl的輸出為低電平，三級反相器INV2的輸出為高電平，從而開啟鉗位晶體管Mbig。注意的是，當(dāng)R的上端為0，VDD高于Vthp時，PMOS晶體管Mk開啟，此時相應(yīng)的RC時間常數(shù)較小，能有效避免誤觸發(fā)。接下來，隨著電容D。的充電，其陽極和陰極電壓都將升高，陽極電壓VB上升到二極管D1的導(dǎo)通電壓后不再升高，此時NMOS晶體管Mni導(dǎo)通，下拉Dc的陰極電壓，NMOS晶體管Mni對VB值起下拉作用。因為Mni對D。的陰極電壓下拉作用的存在，我們可以用較小的RC觸發(fā)模塊面積實現(xiàn)較大的等效RC時間常數(shù)。同時，反向偏置的二極管隊用作電容，避免了 PMOS電容柵漏電的問題。在等效RC時間常數(shù)內(nèi)，Dc的陰極電壓相對VDD為低電平，通過三級反相器的作用，使Mbig的柵壓緊跟VDD電壓，從而保證Mbig的成功開啟，為ESD靜電電荷提供一個低阻泄流通道。RC時間常數(shù)一旦過去，DC的陰極電壓恢復(fù)高電平，PMOS晶體管Mp截止，R的上端電壓恢復(fù)為0，從而VG被下拉到O電位，嚴(yán)格關(guān)閉Mbig ;此時，NMOS晶體管Mn2完全導(dǎo)通，將VB下拉到嚴(yán)格的O電位，從而Mni也嚴(yán)格關(guān)閉，避免出現(xiàn)漏電。
[0041]正常上電時，Dc的陰極電壓始終能夠跟隨電源電壓VDD變化，VB也保持為O電位，從而VG始終保持為低電平不能開啟Mbig，同時，VB電壓能夠被NMOS晶體管Mn2快速下拉到0，較之電流鏡的設(shè)計下拉速度快得多。
[0042]圖4為圖3所示電路在ESD沖擊下，鉗位電壓VDD和鉗位晶體管Mbig柵壓VG隨時間變化的示意圖，所用ESD仿真電流Ipulse的上升時間為10ns，峰值電流為1.33A，對應(yīng)于2KV HBM值。從圖中可以看出，在ESD電流來臨的瞬間，Mbig柵壓VG能夠快速被拉高到VDD，使Mbig快速開啟，及時泄放ESD靜電電荷，并且VG在ESD事件結(jié)束后被下拉到0，嚴(yán)格關(guān)閉Mbig0值得注意的是，鉗位電壓VDD始終不曾超過晶體管的柵擊穿電壓，從而有效保護了芯片內(nèi)部電路。
[0043]圖5為圖3所示電路在正常上電過程中，總的漏電流Leakage和鉗位晶體管Mbig柵壓VG隨時間變化的示意圖，VDD上升時間為100 μ s，幅度為2.5V工作電壓。從圖中可以看出，VG只在前20個μ s內(nèi)有所波動，峰值在0.1334V，Mbig處于關(guān)閉狀態(tài)，保護電路不干擾正常的上電過程。與此同時，漏電流峰值大約為89.1nA，出現(xiàn)在16 μ s附近，這說明VDD上電過程中，漏電流十分小，并且在上電結(jié)束后，漏電流Leakage迅速下降到大約5nA并保持穩(wěn)定，這說明正常工作中，整個保護電路的漏電超級小，設(shè)計非常成功。
[0044]圖6為圖3所示電路在快速上電過程中，總的漏電流Leakage和鉗位晶體管Mbig柵壓VG隨時間變化的示意圖，VDD上升時間為150ns，幅度為2.5V工作電壓。從圖中可以看出，快速上電過程中，漏電流Leakage的峰值在232 μ Α,大約出現(xiàn)在93ns。VG峰值在0.267V，大約出現(xiàn)在51ns。可見，在快速上電過程中，至少小到150ns的上升時間，Mbig依然保持關(guān)閉，最大的漏電流值也只有232 μ A。這說明，本發(fā)明的電路在快速上電中，能夠有效避免誤觸發(fā)現(xiàn)象的發(fā)生，能用于熱插拔等應(yīng)用之中。
[0045]圖7為圖3和圖2所示電路，在正常上電過程中，節(jié)點電壓VB和VX隨時間變化的示意圖，VDD上升時間為100 μ S，幅度為2.5V工作電壓，觀察時間長達5ms。從圖中可以看至IJ，本發(fā)明提出的電路的節(jié)點電壓VB能夠快速被下拉到0，并且峰值不超過0.3V ;而用作對比的圖2電流鏡結(jié)構(gòu)，VX峰值大約在0.37V，并且在5ms的時候還大約有0.1V，因而，本發(fā)明所示電路不僅擁有電流鏡省面積的優(yōu)點，而且相應(yīng)下拉NMOS管的柵壓能夠更快被下拉倒O。
[0046]圖8為圖3和圖2所示電路，在正常上電過程中，總的漏電流IB和IX隨時間變化的示意圖，IB被下拉到穩(wěn)定漏電值所用時間比IX少,且IB峰值大約在50nA，而IX高達350nAo
[0047]圖4-圖8證明了本發(fā)明的電路的正確性和有效性。首先，通過引入做電阻作用的PMOS晶體管MR，能夠在較小尺寸下獲得大的等效電阻值，減小版圖面積；另一方面，ESD脈沖剛剛來臨是，其柵壓為0，此時等效RC時間常數(shù)較小，而之后，隨著其柵壓的升高，等效RC時間常數(shù)變大，從而可以有效避免誤觸發(fā)；另外通過引入新的電路結(jié)構(gòu)，代替原有的電流鏡結(jié)構(gòu)，不僅可以同樣減小面積，而且相應(yīng)下拉NMOS管的柵壓能夠被更快下拉到O電位，從而減小芯片在正常上電以及工作過程中遭受ESD沖擊時的漏電流。本發(fā)明的電路在正常上電、150ns的快速上電以及ESD沖擊事件中，表現(xiàn)優(yōu)異，穩(wěn)定工作時的漏電流只有5nA，實現(xiàn)了超低漏電。
[0048]上述PMOS晶體管是指N型襯底，P型溝道的金屬氧化物半導(dǎo)體場效應(yīng)晶體管；上述NMOS晶體管是指P型襯底，N型溝道的金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
[0049]以上實施方式僅用于說明本發(fā)明，而非對本發(fā)明的限制。盡管參照實施例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對本發(fā)明的技術(shù)方案進行各種組合、修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種瞬態(tài)觸發(fā)靜電放電保護電路，包括瞬態(tài)觸發(fā)模塊、鉗位晶體管開啟模塊、以及鉗位晶體管；所述瞬態(tài)觸發(fā)模塊包括電阻Rp PMOS晶體管Mc ； 其特征在于，所述瞬態(tài)觸發(fā)模塊還包括二極管D1、二極管D。、NMOS晶體管MN1、MN2，PMOS晶體管Μκ，并且所述瞬態(tài)觸發(fā)模塊的PMOS晶體管Mc用所述二極管D。代替，所述電阻R用所述PMOS晶體管Mk，代替； 所述PMOS晶體管Mr的源極與電源管腳VDD相連，所述PMOS晶體管Mk的漏極與所述二極管Dc的陰極相連，所述二極管Dc的陽極與所述二極管D1的陽極相連，所述二極管D1的陰極接地，所述NMOS晶體管Mni的漏極與所述二極管D。的陽極相連,所述NMOS晶體管Mni的源極接地，所述NMOS晶體管Mni的柵極接所述二極管D1的陽極，所述NMOS晶體管Mn2的漏極與所述二極管D1的陽極相連,所述NMOS晶體管Mn2的源極接地,所述NMOS晶體管Mn2的柵極與所述二極管D。的陰極相連，所述PMOS晶體管Mk的柵極與所述鉗位晶體管開啟模塊的一級反相器的輸出端連接。
2.根據(jù)權(quán)利要求1所述的一種瞬態(tài)觸發(fā)靜電放電保護電路，其特征在于，所述PMOS晶體管Mk等效為電阻，所述二極管Dc等效為電容。
3.根據(jù)權(quán)利要求1或2所述的一種瞬態(tài)觸發(fā)靜電放電保護電路，其特征在于，所述鉗位晶體管開啟模塊包括由電阻R、PM0S晶體管Mp構(gòu)成的一級反相器、由PMOS晶體管MP(ll、NM0S管ΜΝω構(gòu)成的二級反相器以及由PMOS晶體管MP(I2、NMOS管ΜΝ(Β構(gòu)成的二級反相器； 所述鉗位晶體管開啟模塊的連接關(guān)系具體為: 所述電阻R的一端接地，另一端與所述PMOS晶體管Mk的柵極、所述PMOS晶體管Mp的漏極相連以及所述PMOS晶體管Mp的漏記連接，所述PMOS晶體管Mp的源極接所述電源管腳VDD,所述PMOS晶體管Mp的柵極與所述二極管D。的陰極相連；所述NMOS晶體管Mm的源極接地，其柵極與所述PMOS晶體管Mp的漏極相連，所述NMOS晶體管Mm的漏極與所述NMOS晶體管Mnci2的柵極以及所述PMOS晶體管Mptll的漏極相連，所述NMOS晶體管Mnci2的源極接地，所其漏極與所述PMOS晶體管Mptl2的漏極相連，所述PMOS晶體管Mptl2的柵極與所述NMOS晶體管Mnci1的漏極相連，所述PMOS晶體管Mroi的源極接所述電源管腳VDD，所述PMOS晶體管MPOl的柵極與所述電阻R的另一端相連。
4.根據(jù)權(quán)利要求3所述的一種瞬態(tài)觸發(fā)靜電放電保護電路，其特征在于，所述鉗位晶體管為NMOS晶體管Mbig,所述NMOS晶體管Mbig的柵極與所述NMOS晶體管Mnci2的漏極相連，所述NMOS晶體管Mbig的源極接地，所述NMOS晶體管Mbig的漏極接所述電源管腳VDD。
5.根據(jù)權(quán)利要求4所述的一種瞬態(tài)觸發(fā)靜電放電保護電路，其特征在于，所述瞬態(tài)觸發(fā)模塊，通過電流脈沖上升時間識別是否為靜電放電沖擊，若是，則發(fā)送第一響應(yīng)信號至所述鉗位晶體管開啟模塊； 所述鉗位晶體管開啟模塊，根據(jù)所述第一響應(yīng)信號開啟所述鉗位晶體管； 所述鉗位晶體管，用于泄放靜電放電脈沖帶來的靜電電荷。
【文檔編號】H02H9/04GK104362605SQ201410645020
【公開日】2015年2月18日 申請日期:2014年11月6日 優(yōu)先權(quán)日:2014年11月6日
【發(fā)明者】王源, 郭海兵, 陸光易, 曹健, 賈嵩, 張興 申請人:北京大學(xué)