專利名稱：基于dsp+fpga通用型變流控制平臺(tái)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于變頻控制技術(shù)領(lǐng)域，提出了一種基于DSP+FPGA(DSP為數(shù)字信號(hào)處理，Digital Signal Processing,簡(jiǎn)稱DSP ;FPGA 為現(xiàn)場(chǎng)可編程門陣列，F(xiàn)ield — ProgrammableGate Array，簡(jiǎn)稱FPGA)通用型變流控制平臺(tái)，適用于PWM整流器、雙PWM變換器、多路PWM控制多級(jí)變流器以及高性能閉環(huán)控制的電力電子變流器的研究。
背景技術(shù)：
目前，變流器控制在交流變頻調(diào)速、供電電源、電力系統(tǒng)輸配電、電能質(zhì)量控制等方面的應(yīng)用十分廣泛。在實(shí)際應(yīng)用中控制對(duì)象和控制算法的不同，比如，在風(fēng)電并網(wǎng)控制和直流輸電中多級(jí)變流器控制中，對(duì)控制平臺(tái)的要求相應(yīng)也不盡相同，既存在共性，也有差異。變流控制系統(tǒng)具有相同或相近的主回路結(jié)構(gòu)，其控制器結(jié)構(gòu)基本是由信號(hào)調(diào)理電路轉(zhuǎn)換電路微處理器或單片機(jī)發(fā)生器開關(guān)量輸入輸出與上位機(jī)通信串口或網(wǎng)口電路等部分組成，因此變流器裝置控制器具有廣泛的共性。但是在實(shí)驗(yàn)研究中，一般采用為不同的變流器分別開發(fā)專用的控制平臺(tái)的方案。同時(shí)，隨著電力電子技術(shù)的發(fā)展，對(duì)控制平臺(tái)也提出了更高的標(biāo)準(zhǔn)，要求控制平臺(tái)能應(yīng)用于多種復(fù)雜、高性能電力電子變換的研究開發(fā)，變流控制系統(tǒng)專用的控制平臺(tái)則顯現(xiàn)其不適之處:不具備通用性、運(yùn)算速度和精度不夠、數(shù)據(jù)存儲(chǔ)量小、可用資源十分有限、可擴(kuò)展性差、應(yīng)用靈活性不夠、系統(tǒng)功能不夠完備的特點(diǎn)，從而造成開發(fā)周期長(zhǎng)，成本高，利用率不高、資源浪費(fèi)等問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于DSP+FPGA通用型變流控制平臺(tái)，克服了不具備通用性、運(yùn)算速度和精度不夠、數(shù)據(jù)存儲(chǔ)量小、可用資源十分有限、可擴(kuò)展性差、應(yīng)用靈活性不夠等問題。為PWM整流器、雙PWM變換器、多路PWM控制多級(jí)變流器以及高性能閉環(huán)控制的電力電子變流器的研究應(yīng)用提供了通用型控制平臺(tái)基礎(chǔ)，有利于縮短開發(fā)周期、增強(qiáng)擴(kuò)展性，建立模塊化、通用型硬件和軟件平臺(tái)。本發(fā)明采用的是模塊化、總線式結(jié)構(gòu)。包括DSP+FPGA主控單元、數(shù)字信號(hào)控制單元、模擬信號(hào)控制單元、電源供電單元、保護(hù)單元、底板總線單元。各個(gè)單元間的信號(hào)都是通過底板總線單元進(jìn)行傳遞，即各個(gè)單元都與底板總線單元相連。電源供電單元與底板總線單元相連，給其他各個(gè)單元進(jìn)行供電。模擬信號(hào)控制單元通過底板總線單元，將采集模擬信號(hào)傳遞給DSP+FPGA主控單元，通過對(duì)數(shù)據(jù)的處理和控制算法的計(jì)算，DSP+FPGA單元再通過底板總線單元，將數(shù)字信號(hào)傳遞給數(shù)字信號(hào)控制單元；保護(hù)單元通過底板總線單元，將故障信號(hào)傳遞給DSP+FPGA主控單元。DSP+FPGA主控單元包括DSP芯片、FPGA芯片和AD采樣芯片。DSP芯片與FPGA芯片相連，AD采用芯片與FPGA芯片相連。模擬信號(hào)控制單元將采集的模擬信號(hào)送到DSP+FPGA主控單元，AD芯片將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，F(xiàn)PGA芯片讀取AD芯片的數(shù)字信號(hào)，并進(jìn)行存儲(chǔ)，DSP再讀取FPGA內(nèi)部的數(shù)字信號(hào)，在DSP上完成數(shù)據(jù)進(jìn)行處理計(jì)算和控制信號(hào)輸出。DSP采用的是TI公司新推出的一款C2000系列的浮點(diǎn)型數(shù)字信號(hào)處理器TMS320F28335 ；FPGA采用的是ATERAL公司的Cyclone系列的第四代產(chǎn)品EP4C115E ；AD芯片采用的是2片AD7606。
電源供電單元用來(lái)給控制平臺(tái)供電，主要包括AC/DC開關(guān)電源和DC/DC開關(guān)電源。220V市電通過AC/DC開關(guān)電源，將交流電壓轉(zhuǎn)化成直流電壓，再通過DC/DC開關(guān)電源，將直流電壓轉(zhuǎn)化成供電平臺(tái)所需的各電壓等級(jí)。
數(shù)字信號(hào)控制單元包括光耦隔離電路、故障封鎖電路、光電轉(zhuǎn)換電路；光耦隔離電路與光電轉(zhuǎn)換電路相連，故障封鎖電路與光耦隔離電路相連。底板總線單元傳送的數(shù)字信號(hào)通過光耦隔離電路進(jìn)行隔離，減少外界干擾，再通過光電轉(zhuǎn)換電路將數(shù)字信號(hào)轉(zhuǎn)換成光信號(hào)通過光纖傳輸。當(dāng)發(fā)生故障時(shí)，故障封鎖電路通過光耦隔離電路對(duì)數(shù)字信號(hào)進(jìn)行封鎖。
模擬信號(hào)控制單元包括信號(hào)采集電路和信號(hào)調(diào)理電路，信號(hào)采集電路與信號(hào)調(diào)理電路相連。信號(hào)采集電路通過霍爾傳感器采集主回路中電壓和電流模擬信號(hào)，再將模擬信號(hào)送給信號(hào)調(diào)理電路，通過調(diào)理電路對(duì)模擬信號(hào)進(jìn)行濾波、比例放大處理。然后將模擬信號(hào)通過底板總線單元傳遞給DSP+FPGA主控單元?；魻栯妷簜鞲衅餍吞?hào)為L(zhǎng)V28-P，霍爾電流傳感器是LA100-P。
保護(hù)單元包括過流和過壓保護(hù)電路，模擬信號(hào)控制單元通過底板總線單元將采集的模擬信號(hào)傳遞給過流過壓保護(hù)電路，保護(hù)電路判斷是否過壓過流，假如發(fā)生過壓或過流，則產(chǎn)生故障信號(hào)，并將故障信號(hào)通過底板總線單元傳遞給DSP+FPGA主控單元。
底板總線單元與各個(gè)單元相連，主要功能是傳遞各單元之間的信號(hào)。
為了實(shí)現(xiàn)PWM整流器、雙PWM變換器、多路PWM控制多級(jí)變流器以及高性能閉環(huán)控制的電力電子變流器的研究，按照PWM輸出數(shù)量的不同，將控制平臺(tái)分成兩種工作方式:PWM數(shù)量〈=12路；PWM數(shù)量>12路。
(I) PWM 數(shù)量〈=12 路
模擬信號(hào)控制單元采集主回路的電壓電流信號(hào)，通過底板總線單元傳遞給DSP+FPGA主控單元的AD采樣芯片，F(xiàn)PGA通過對(duì)AD芯片控制，啟動(dòng)AD轉(zhuǎn)換，讀寫取AD數(shù)據(jù)，并對(duì)數(shù)據(jù)進(jìn)行數(shù)字濾波和存儲(chǔ)，DSP再讀取FPGA內(nèi)的AD采樣實(shí)時(shí)數(shù)據(jù)，然后進(jìn)行算法計(jì)算，并通過DSP內(nèi)部的ePWM模塊產(chǎn)生PWM脈沖信號(hào)，再將PWM脈沖信號(hào)傳送給FPGA，F(xiàn)PGA再將PWM脈沖信號(hào)通過底板總線單元傳遞給數(shù)字信號(hào)控制單元，數(shù)字信號(hào)控制單元將PWM脈沖信號(hào)轉(zhuǎn)換成光纖信號(hào)，實(shí)現(xiàn)變流器控制。保護(hù)單元可以監(jiān)測(cè)主回路電壓和電流，判斷是否發(fā)生過壓過流故障，當(dāng)發(fā)生故障時(shí)，保護(hù)單元產(chǎn)生故障信號(hào)，通過底板總線單元將故障信號(hào)傳遞給DSP+FPGA主控單元，F(xiàn)PGA通過故障信號(hào)實(shí)現(xiàn)對(duì)PWM脈沖的封鎖，實(shí)現(xiàn)變流器保護(hù)，此外FPGA還實(shí)現(xiàn)對(duì)其他外圍電路或芯片的譯碼、訪問與控制。
(2)當(dāng) PWM 數(shù)量> 12 路
模擬信號(hào)控制單元采集主回路的電壓電流信號(hào)，通過底板總線單元傳遞給DSP+FPGA主控單元，F(xiàn)PGA通過對(duì)AD芯片控制，啟動(dòng)AD轉(zhuǎn)換，讀寫取AD數(shù)據(jù)，并對(duì)數(shù)據(jù)進(jìn)行數(shù)字濾波和存儲(chǔ)，DSP再讀取FPGA內(nèi)的AD采樣實(shí)時(shí)數(shù)據(jù)，將計(jì)算結(jié)果(占空比)寫入FPGA。FPGA根據(jù)DSP計(jì)算結(jié)果完成PWM脈沖的產(chǎn)生、擴(kuò)展，以實(shí)現(xiàn)大于12路PWM脈沖信號(hào)的輸出。其他單元功能與工作方式(I)相同。
本發(fā)明的優(yōu)點(diǎn)、積極效果:
為PWM整流器、雙PWM變換器、多路PWM控制多級(jí)變流器以及高性能閉環(huán)控制的電力電子變流器的研究應(yīng)用提供了高精度和高速度的通用型控制平臺(tái)基礎(chǔ)，有利于縮短開發(fā)周期、增強(qiáng)擴(kuò)展性，建立模塊化、通用型硬件和軟件平臺(tái)。


圖1為控制平臺(tái)前視圖。圖2為控制平臺(tái)后視圖。圖3為控制平臺(tái)的功能結(jié)構(gòu)圖。圖4為DSP與FPGA的連接示意圖。圖5為PWM數(shù)量〈=12路時(shí)，DSP+FPGA主控單元功能原理圖。圖6為PWM數(shù)量> 12路時(shí)，DSP+FPGA主控單元功能原理圖。
具體實(shí)施例方式本發(fā)明DSP+FPGA通用型變流控制平臺(tái)采用模塊化、總線式結(jié)構(gòu)。包括DSP+FPGA主控單元，數(shù)字信號(hào)控制單元，模擬信號(hào)控制單元，保護(hù)單元，電源供電單元，底板總線單元。圖1為控制平臺(tái)前視圖，圖2為控制平臺(tái)后視圖。DSP+FPGA主控單元插在底板總線單元正面上，數(shù)字信號(hào)控制單元、模擬信號(hào)控制單元、保護(hù)單元、電源供電單元相互平行，分別垂直插在底板總線單元的背面，形成一個(gè)柜形結(jié)構(gòu)，并且各單元是通過插針和插槽連接，可以方便對(duì)各個(gè)模塊進(jìn)行組裝和拆卸。這種模塊化、總線式的柜形結(jié)構(gòu)，保證了控制平臺(tái)的高度通用性和靈活性。下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述:圖3是本發(fā)明的功能結(jié)構(gòu)圖，說明各單元之間的連接關(guān)系。各個(gè)單元間的信號(hào)都是通過底板總線單元進(jìn)行傳遞，即各個(gè)單元都與底板總線單元相連。首先，電源供電單元與底板總線單元相連，在電源供電單元中生成控制平臺(tái)所需的各個(gè)等級(jí)的電壓，通過底板總線單元給其他各個(gè)單元進(jìn)行供電。模擬信號(hào)控制單元通過底板總線單元，將采集模擬信號(hào)傳遞給DSP+FPGA主控單元，通過對(duì)數(shù)據(jù)的處理和控制算法的計(jì)算，DSP+FPGA單元再通過底板總線單元，將數(shù)字信號(hào)傳遞給數(shù)字信號(hào)控制單元；保護(hù)單元通過底板總線單元，將故障信號(hào)傳遞給DSP+FPGA主控單元。圖4為DSP和FPGA的連接示意圖。DSP的數(shù)據(jù)總線引腳、地址總線引腳、讀寫信號(hào)引腳、片選信號(hào)引腳、中斷信號(hào)引腳、12路PWM信號(hào)引腳、8路eQEP信號(hào)引腳與FPGA的IO引腳相連，這種連接方式具有的功能:(I) DSP可以方便的讀取FPGA中采集的數(shù)據(jù)，并通過FPGA擴(kuò)展了訪問控制范圍；(2)DSP還可以將占空比數(shù)據(jù)通過總線寫給FPGA，根據(jù)DSP計(jì)算結(jié)果，在FPGA內(nèi)部形成PWM模塊，完成PWM脈沖的產(chǎn)生、擴(kuò)展，以實(shí)現(xiàn)更多數(shù)量的PWM脈沖路數(shù)。(3) FPGA內(nèi)部可以構(gòu)成故障保護(hù)邏輯單元，判斷故障的發(fā)生。當(dāng)故障發(fā)生時(shí)，在FPGA內(nèi)部對(duì)PWM脈沖進(jìn)行封鎖。本發(fā)明的控制平臺(tái)設(shè)計(jì)用于PWM整流器、雙PWM變換器、多路PWM控制多級(jí)變流器以及高性能閉環(huán)控制的電力電子變流器的研究，根據(jù)按照PWM輸出的數(shù)量的不同，控制平臺(tái)可以分成以下兩種方式工作=PWM數(shù)量〈=12路；PWM數(shù)量>12路。根據(jù)工作方式的不同，DSP+FPGA主控單元功能原理圖也相應(yīng)的不同。
如圖5所示，為PWM數(shù)量〈=12路時(shí)，DSP+FPGA主控單元功能原理DSP完成的主要功能是控制算法運(yùn)算、PWM脈沖輸出、通信功能；FPGA的主要功能是數(shù)據(jù)存儲(chǔ)、數(shù)字濾波、訪問控制中斷的收發(fā)(包括AD7606讀寫和其他外圍電路的譯碼)、故障封鎖與PWM輸出、正交編碼信號(hào)和電網(wǎng)頻率信號(hào)的采集。DSP通過中斷讀取FPGA存放于FIFO內(nèi)的AD采用實(shí)時(shí)數(shù)據(jù)，然后進(jìn)行算法計(jì)算，并通過ePWM模塊產(chǎn)生小于或等于12路PWM脈沖信號(hào)，PWM脈沖信號(hào)由FPGA進(jìn)一步實(shí)現(xiàn)保護(hù)、封鎖等功能；FPGA通過對(duì)AD芯片的訪問控制，啟動(dòng)AD轉(zhuǎn)換，讀寫取AD數(shù)據(jù)，通過保護(hù)信號(hào)實(shí)現(xiàn)對(duì)PWM脈沖的封鎖，實(shí)現(xiàn)變流器保護(hù)，對(duì)IO信號(hào)進(jìn)行數(shù)字濾波算法，進(jìn)行前置處理，此外FPGA還實(shí)現(xiàn)對(duì)其他外圍電路或芯片的譯碼、訪問與控制。
如圖6所示，為PWM數(shù)量>12路時(shí)，DSP+FPGA主控單元功能原理圖。
該方式與第一種方式的區(qū)別是DSP僅完成算法運(yùn)算、通信功能，不再實(shí)現(xiàn)PWM輸出，F(xiàn)PGA完成PWM脈沖的產(chǎn)生與擴(kuò)展，從而實(shí)現(xiàn)大于12路PWM脈沖數(shù)的輸出，F(xiàn)PGA的其他功能類似于第一種方式。DSP通過讀取FPGA實(shí)時(shí)采集的AD數(shù)據(jù)，然后進(jìn)行算法運(yùn)算，將計(jì)算結(jié)果(占空比)寫入FPGA。FPGA根據(jù)DSP計(jì)算結(jié)果完成脈沖的產(chǎn)生、擴(kuò)展以實(shí)現(xiàn)產(chǎn)生大于12路的脈沖數(shù)。
根據(jù)PWM數(shù)量的不同，合理采用不同的工作方式，充分發(fā)揮DSP和FPGA自身的資源和優(yōu)勢(shì)，保證控制平臺(tái)高效工作。
權(quán)利要求
1.一種基于DSP+FPGA通用型變流控制平臺(tái)，其特征在于，包括DSP+FPGA主控單元、數(shù)字信號(hào)控制單元、模擬信號(hào)控制單元、電源供電單元、保護(hù)單元、底板總線單元；各個(gè)單元間的信號(hào)都是通過底板總線單元進(jìn)行傳遞，即各個(gè)單元都與底板總線單元相連；電源供電單元與底板總線單元相連，給其他各個(gè)單元進(jìn)行供電；模擬信號(hào)控制單元通過底板總線單元，將采集模擬信號(hào)傳遞給DSP+FPGA主控單元，通過對(duì)數(shù)據(jù)的處理和控制算法的計(jì)算，DSP+FPGA單元再通過底板總線單元，將數(shù)字信號(hào)傳遞給數(shù)字信號(hào)控制單元；保護(hù)單元通過底板總線單元，將故障信號(hào)傳遞給DSP+FPGA主控單元； DSP+FPGA主控單元包括DSP芯片、FPGA芯片和AD采樣芯片；DSP芯片與FPGA芯片相連，AD采用芯片與FPGA芯片相連；模擬信號(hào)控制單元將采集的模擬信號(hào)送到DSP+FPGA主控單元，AD芯片將模擬信號(hào) 轉(zhuǎn)換成數(shù)字信號(hào)，F(xiàn)PGA芯片讀取AD芯片的數(shù)字信號(hào)，并進(jìn)行存儲(chǔ)，DSP再讀取FPGA內(nèi)部的數(shù)字信號(hào)，在DSP上完成數(shù)據(jù)進(jìn)行處理計(jì)算和控制信號(hào)輸出； 電源供電單元用來(lái)給控制平臺(tái)供電，包括AC/DC開關(guān)電源和DC/DC開關(guān)電源；220V市電通過AC/DC開關(guān)電源，將交流電壓轉(zhuǎn)化成直流電壓，再通過DC/DC開關(guān)電源，將直流電壓轉(zhuǎn)化成供電平臺(tái)所需的各電壓等級(jí)； 數(shù)字信號(hào)控制單元包括光耦隔離電路、故障封鎖電路、光電轉(zhuǎn)換電路；光耦隔離電路與光電轉(zhuǎn)換電路相連，故障封鎖電路與光耦隔離電路相連；底板總線單元傳送的數(shù)字信號(hào)通過光耦隔離電路進(jìn)行隔離，減少外界干擾，再通過光電轉(zhuǎn)換電路將數(shù)字信號(hào)轉(zhuǎn)換成光信號(hào)通過光纖傳輸。當(dāng)發(fā)生故障時(shí)，故障封鎖電路通過光耦隔離電路對(duì)數(shù)字信號(hào)進(jìn)行封鎖； 模擬信號(hào)控制單元包括信號(hào)采集電路和信號(hào)調(diào)理電路，信號(hào)采集電路與信號(hào)調(diào)理電路相連；信號(hào)采集電路通過霍爾傳感器采集主回路中電壓和電流模擬信號(hào)，再將模擬信號(hào)送給信號(hào)調(diào)理電路，通過調(diào)理電路對(duì)模擬信號(hào)進(jìn)行濾波、比例放大處理；然后將模擬信號(hào)通過底板總線單元傳遞給DSP+FPGA主控單元； 保護(hù)單元包括過流和過壓保護(hù)電路，模擬信號(hào)控制單元通過底板總線單元將采集的模擬信號(hào)傳遞給過流過壓保護(hù)電路，保護(hù)電路判斷是否過壓過流，假如發(fā)生過壓或過流，則產(chǎn)生故障信號(hào)，并將故障信號(hào)通過底板總線單元傳遞給DSP+FPGA主控單元。
2.根據(jù)權(quán)利要求1所述的變流控制平臺(tái)，其特征在于，所述的DSP采用C2000系列的浮點(diǎn)型數(shù)字信號(hào)處理器TMS320F28335 ；FPGA采用EP4C115E ；AD芯片采用的是2片AD7606。
3.根據(jù)權(quán)利要求2所述的變流控制平臺(tái)，其特征在于，所述的霍爾電壓傳感器型號(hào)為L(zhǎng)V28-P,霍爾電流傳感器是LA100-P。
4.根據(jù)權(quán)利要求1所述的變流控制平臺(tái)，其特征在于，將控制平臺(tái)分成兩種工作方式:PWM數(shù)量〈=12路；PWM數(shù)量>12路； PWM數(shù)量〈=12路 模擬信號(hào)控制單元采集主回路的電壓電流信號(hào)，通過底板總線單元傳遞給DSP+FPGA主控單元的AD采樣芯片，F(xiàn)PGA通過對(duì)AD芯片控制，啟動(dòng)AD轉(zhuǎn)換，讀寫取AD數(shù)據(jù)，并對(duì)數(shù)據(jù)進(jìn)行數(shù)字濾波和存儲(chǔ)，DSP再讀取FPGA內(nèi)的AD采樣實(shí)時(shí)數(shù)據(jù)，然后進(jìn)行算法計(jì)算，并通過DSP內(nèi)部的ePWM模塊產(chǎn)生PWM脈沖信號(hào)，再將PWM脈沖信號(hào)傳送給FPGA，F(xiàn)PGA再將PWM脈沖信號(hào)通過底板總線單元傳遞給數(shù)字信號(hào)控制單元，數(shù)字信號(hào)控制單元將PWM脈沖信號(hào)轉(zhuǎn)換成光纖信號(hào)，實(shí)現(xiàn)變流器控制。保護(hù)單元可以監(jiān)測(cè)主回路電壓和電流，判斷是否發(fā)生過壓過流故障，當(dāng)發(fā)生故障時(shí)，保護(hù)單元產(chǎn)生故障信號(hào)，通過底板總線單元將故障信號(hào)傳遞給DSP+FPGA主控單元，F(xiàn)PGA通過故障信號(hào)實(shí)現(xiàn)對(duì)PWM脈沖的封鎖，實(shí)現(xiàn)變流器保護(hù)，此外FPGA還實(shí)現(xiàn)對(duì)其他外圍電路或芯片的譯碼、訪問與控制； 當(dāng)PWM數(shù)量> 12路 模擬信號(hào)控制單元采集主回路的電壓電流信號(hào)，通過底板總線單元傳遞給DSP+FPGA主控單元，F(xiàn)PGA通過對(duì)AD芯片控制，啟動(dòng)AD轉(zhuǎn)換，讀寫取AD數(shù)據(jù)，并對(duì)數(shù)據(jù)進(jìn)行數(shù)字濾波和存儲(chǔ)，DSP再讀取FPGA內(nèi)的AD采樣實(shí)時(shí)數(shù)據(jù)，將計(jì)算結(jié)果(占空比)寫入FPGA。FPGA根據(jù)DSP計(jì)算結(jié)果完成PWM脈沖的產(chǎn)生、擴(kuò)展，以實(shí)現(xiàn)大于12路PWM脈沖信號(hào)的輸出。其他單元功能與工作方式 與PWM數(shù)量〈=12路時(shí)相同。
全文摘要
一種基于DSP+FPGA通用型變流控制平臺(tái)，屬于變頻控制技術(shù)領(lǐng)域。采用的是模塊化、總線式結(jié)構(gòu)。包括DSP+FPGA主控單元、數(shù)字信號(hào)控制單元、模擬信號(hào)控制單元、電源供電單元、保護(hù)單元、底板總線單元。各個(gè)單元間的信號(hào)都是通過底板總線單元進(jìn)行傳遞，即各個(gè)單元都與底板總線單元相連。電源供電單元給其他各個(gè)單元進(jìn)行供電。模擬信號(hào)控制單元通過底板總線單元，將采集模擬信號(hào)傳遞給DSP+FPGA主控單元， DSP+FPGA單元再通過底板總線單元，將數(shù)字信號(hào)傳遞給數(shù)字信號(hào)控制單元；保護(hù)單元通過底板總線單元，將故障信號(hào)傳遞給DSP+FPGA主控單元。優(yōu)點(diǎn)在于，有利于縮短開發(fā)周期、增強(qiáng)擴(kuò)展性，建立模塊化、通用型硬件和軟件平臺(tái)。
文檔編號(hào)H02M1/092GK103178695SQ201310081999
公開日2013年6月26日 申請(qǐng)日期2013年3月14日 優(yōu)先權(quán)日2013年3月14日
發(fā)明者劉其輝, 王小明, 李建寧, 張雪莉 申請(qǐng)人:華北電力大學(xué)