專利名稱：一種芯片供電電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片領(lǐng)域，特別地涉及一種芯片供電電路。
背景技術(shù)：
隨著芯片技術(shù)的發(fā)展，運(yùn)算速度越來(lái)越高的芯片對(duì)電源要求亦愈來(lái)愈高，高速芯片的應(yīng)用場(chǎng)景要求電源動(dòng)態(tài)能力強(qiáng)，電壓紋波噪聲小。現(xiàn)有技術(shù)通常采用開關(guān)電源為芯片供電，開關(guān)電源是利用現(xiàn)代電力電子技術(shù)，控制開關(guān)開通和關(guān)斷的時(shí)間比率，維持穩(wěn)定輸出電壓的一種電源，雖然開關(guān)電源的效率比較高，但在高速芯片的應(yīng)用場(chǎng)景，開關(guān)電源的工作過(guò)程無(wú)法及時(shí)響應(yīng)負(fù)載電流變化，進(jìn)而造成電壓紋波的產(chǎn)生。由于開關(guān)電源頻率的限制，一般開關(guān)電源的環(huán)路帶寬無(wú)法做的很高，導(dǎo)致電源輸出動(dòng)態(tài)響應(yīng)能力不強(qiáng)，芯片上的電壓紋波大，而這種電壓紋波是業(yè)界不需要看到的，因?yàn)檫@種電壓紋波會(huì)影響芯片的性能，因此，業(yè)界一直在努力降低芯片上電壓波動(dòng)的幅度，為芯片提供更優(yōu)的供電環(huán)境。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了一種芯片供電電路，能夠在負(fù)載電流變化時(shí)，降低芯片負(fù)載電壓的變化幅度，保證芯片的運(yùn)算性能。本發(fā)明實(shí)施例提供的芯片供電電路，包括電源、第一電阻、第二電阻、第三電阻、電容和芯片；所述電源的第一端與所述第三電阻的第一端相連，所述第三電阻的第二端與所述芯片相連；所述電源的第二端與所述第一電阻的第一端和所述第二電阻的第一端相連；所述第一電阻的第二端與所述第三電阻的第一端相連；所述第二電阻的第二端與所述芯片相連；所述電容并聯(lián)在所述第二電阻的兩端。本發(fā)明實(shí)施例提供的芯片供電電路通過(guò)運(yùn)用一系列的具有適當(dāng)阻抗的電阻，大幅度降低了芯片負(fù)載電壓的變化幅度，降低了電壓變化幅度對(duì)芯片運(yùn)算性能造成的消極影響。


圖I所示為本發(fā)明實(shí)施例提供的芯片負(fù)載電壓隨負(fù)載電流和時(shí)間變化情況的示意圖；圖2所示為本發(fā)明實(shí)施例提供的芯片供電電路的結(jié)構(gòu)示意圖。
具體實(shí)施例方式基于高速芯片的結(jié)構(gòu)特點(diǎn)，高速芯片的用電要求有其自身的特點(diǎn)，其中最為顯著的一個(gè)特點(diǎn)就是高速芯片的用電電流，表現(xiàn)為負(fù)載電流大，且波動(dòng)劇烈，電流圍繞一個(gè)中心值呈上下波動(dòng)的態(tài)勢(shì)，電流波動(dòng)完畢隨即恢復(fù)到中心值。本發(fā)明針對(duì)高速芯片用電場(chǎng)景的這一特點(diǎn)，提供了一種簡(jiǎn)單有效的方式，可以降低電源輸出電壓的紋波，進(jìn)而減小芯片電壓波動(dòng)的幅度，使芯片更好的發(fā)揮其運(yùn)算性能。
如圖I所示，現(xiàn)有技術(shù)中，負(fù)載電壓變化隨著負(fù)載電流變化的過(guò)程為負(fù)載電流在o-ti階段為I1，此階段芯片上的負(fù)載電壓未發(fā)生波動(dòng)，芯片穩(wěn)定運(yùn)行著；負(fù)載電流在時(shí)刻發(fā)生突變，即負(fù)載電流由I1突升至i2，此時(shí)芯片上的負(fù)載電壓也發(fā)生突變，負(fù)載電壓由V降低到V-V1負(fù)載；在ti-t2階段，負(fù)載電流保持i2不變，芯片負(fù)載電壓緩慢由V-V1上升至V，而后芯片負(fù)載電壓保持V不變；負(fù)載電流在t2時(shí)刻由i2突降至I1，此時(shí)芯片負(fù)載電壓由原先的V突升至V+Vlt)通過(guò)上述過(guò)程可以看出在o-t2這一階段芯片負(fù)載電壓的變化幅度為2V針對(duì)上述問題，本發(fā)明實(shí)施例考慮了芯片用電的要求，結(jié)合芯片集成在印刷電路板PCB上的應(yīng)用實(shí)情，提供了一種芯片供電設(shè)備，所述芯片供電設(shè)備能夠在負(fù)載電流突變時(shí)降低芯片電壓變化幅度，為芯片提供一個(gè)更為優(yōu)化的供電環(huán)境。如圖2所示，本發(fā)明實(shí)施例提供的芯片供電電路200包括電源201、第三電阻202、芯片203、第一電阻204、第二電阻205和電容206，電源201的第一端與第三電阻202的第一端相連，第三電阻202的第二端與芯片203相連，電源201的第二端與第一電阻204的第一端和第二電阻205的第一端相連，第一電阻204的第二端與第三電阻202的第一端 相連，第二電阻205的第二端與芯片203相連，電容206并聯(lián)在第二電阻205的兩端。其中，電源201可以是帶遠(yuǎn)端感知Sense功能的開關(guān)電源，第一電阻204和第二電阻205的阻值遠(yuǎn)大于第三電阻202的阻值，這里第三電阻的阻值可以設(shè)定為固定不變，第三電阻可以是印刷電路板PCB，其阻值即為PCB的阻值。針對(duì)芯片供電電路200做如下分析設(shè)V定為電源設(shè)定電壓，電源閉環(huán)調(diào)節(jié)感知到的V感點(diǎn)電壓等于V定，設(shè)V遠(yuǎn)為芯片電壓，R3為第三電阻的阻抗，I為負(fù)載電流，V出為電源輸出電壓，第一電阻204為R1，第二電阻205為R2，那么則有1)、V遠(yuǎn)=V出-I*R3 ；2)、V定=V感=(V出-V遠(yuǎn)遠(yuǎn)，將I)中V出帶入2)中得出V定-V遠(yuǎn)=
，其中V定是定值，可以看出負(fù)載電壓V遠(yuǎn)隨電流I升高而降低，降低的比例即為 R3*R2/ (RJR1)。采用芯片供電電路200給芯片203供電時(shí)，芯片203上的電流、電壓變化情況如圖I所示負(fù)載電流在o-ti階段為I1，此階段芯片上的負(fù)載電壓未發(fā)生波動(dòng)，芯片穩(wěn)定運(yùn)行；在h時(shí)刻負(fù)載電流由I1突增至i2時(shí)，芯片負(fù)載電壓V遠(yuǎn)降低，降低的電壓通過(guò)電容206傳遞給電源201，電源201會(huì)主動(dòng)響應(yīng)上述電壓降低進(jìn)行補(bǔ)償，但由于響應(yīng)速度跟不上，最終的結(jié)果為V遠(yuǎn)瞬間由V降低了 V1 ;在t「t2階段，負(fù)載電流保持i2不變，芯片負(fù)載電壓由V-V1緩慢變?yōu)閂變，由上面的分析可知，V變=(I2-I1) *R3*R2/ (RfR1)，設(shè)計(jì)Rp R2,使V變=V1,這里可記為I增；在t2時(shí)刻，電流由i2突降至i1;芯片負(fù)載電壓瞬態(tài)的升高V1，這個(gè)升高的V1是在V變的基礎(chǔ)上升高的，但由于在ti_t2階段，已經(jīng)經(jīng)過(guò)調(diào)整％、R2使得V變=V1，所以這一階段負(fù)載電壓的變化實(shí)際上是負(fù)載芯片電壓在下降V1的基礎(chǔ)之上又升高了V/變?yōu)閂?？梢?，在用芯片供電設(shè)備為芯片供電時(shí)，在電流整個(gè)變化過(guò)程中，芯片負(fù)載電壓的波動(dòng)幅度只有V1，而現(xiàn)有技術(shù)中芯片負(fù)載電壓的波動(dòng)幅度為2Vlt)在上述論述中，可以發(fā)現(xiàn)，R1和R2的阻值選取要滿足一定的關(guān)系，即使I增-I^V(VR1) = V1，這一點(diǎn)至關(guān)重要，在實(shí)際運(yùn)用時(shí)可以先對(duì)R1和R2的阻值進(jìn)行調(diào)校，而后進(jìn)行運(yùn)用。考慮到芯片的應(yīng)用場(chǎng)景，即大部份芯片都會(huì)被集成在印刷電路板PCB上應(yīng)用，因此，上述第三電阻可以是印刷電路板PCB上所述芯片與所述電源之間電路的電阻。
由上述可見，本發(fā)明實(shí)施例提供的芯片供電電路通過(guò)運(yùn)用第三電阻自身的固定的阻抗并結(jié)合適當(dāng)阻值的第一電阻和第二電阻，大幅度降低了芯片負(fù)載電壓的變化幅度，降低了電壓變化幅度對(duì)芯片運(yùn)算性能造成的消極影響。最后應(yīng)說(shuō)明的是以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征 進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
權(quán)利要求
1.一種芯片供電電路，其特征在于，包括電源、第一電阻、第二電阻、第三電阻、電容和芯片； 所述電源的第一端與所述第三電阻的第一端相連，所述第三電阻的第二端與所述芯片相連； 所述電源的第二端與所述第一電阻的第一端和所述第二電阻的第一端相連；所述第一電阻的第二端與所述第三電阻的第一端相連；所述第二電阻的第二端與所述芯片相連； 所述電容并聯(lián)在所述第二電阻的兩端。
2.如權(quán)利要求I所述的芯片供電電路，其特征在于，所述第一電阻的阻值R1和所述第二電阻的阻值R2的大小滿足等式V1 = Iif *R3 ·R2/(RJR2)，其中所述Iif為所述芯片瞬間增大的電流，所述V1為所述芯片電流突然增大I ^時(shí)所述芯片上的電壓變化幅度，所述R3為所述第三電阻的阻值。
3.如權(quán)利要求I所述的芯片供電電路，其特征在于，所述第一電阻和所述第二電阻的阻值遠(yuǎn)大于所述第三電阻的阻值，所述第三電阻的阻值為固定值。
4.如權(quán)利要求I所述的芯片供電電路，其特征在于，所述第三電阻是印刷電路板PCB上所述芯片與所述電源之間電路的電阻。
5.如權(quán)利要求I所述的芯片供電電路，其特征在于，所述電源是帶遠(yuǎn)端感知Sense功能的開關(guān)電源。
全文摘要
本發(fā)明提供了一種芯片供電電路，包括電源、第一電阻、第二電阻、第三電阻、電容和芯片；所述電源的第一端與所述第三電阻的第一端相連，所述第三電阻的第二端與所述芯片相連；所述電源的第二端與所述第一電阻的第一端和所述第二電阻的第一端相連；所述第一電阻的第二端與所述第三電阻的第一端相連；所述第二電阻的第二端與所述芯片相連；所述電容并聯(lián)在所述第二電阻的兩端。
文檔編號(hào)H02M3/06GK102723861SQ20121020346
公開日2012年10月10日 申請(qǐng)日期2012年6月19日 優(yōu)先權(quán)日2012年6月19日
發(fā)明者丁國(guó)華, 秦曉鵬 申請(qǐng)人:華為技術(shù)有限公司