專利名稱：低觸發(fā)電壓的雙向scr esd保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種ESD保護(hù)電路，尤其是一種新型低觸發(fā)電壓的雙向SCR ESD保護(hù)電路，屬于ESD保護(hù)電路的技術(shù)領(lǐng)域。
背景技術(shù)：
自然界的靜電放電(ESD)現(xiàn)象是引起集成電路產(chǎn)品失效的最主要的可靠性問題之一。有關(guān)研究調(diào)查表面，集成電路失效產(chǎn)品的30%都是由于遭受靜電放電現(xiàn)象所引起的。因此，改善幾點電路片上靜電放電保護(hù)的可靠性對提高集成電路產(chǎn)品的成品率乃至帶動整個國民經(jīng)濟(jì)具有不可忽視的作用。如圖1所示為現(xiàn)有基于B⑶工藝的NPNPN型雙向SCR (可控硅)ESD保護(hù)結(jié)構(gòu)剖視圖，該結(jié)構(gòu)的等效電路圖如圖2所示。當(dāng)圖2中的I/O端來正的ESD事件時，依靠寄生二極管Dl反向擊穿觸發(fā)SCR結(jié)構(gòu)，形成低阻放電通路。當(dāng)I/O端來負(fù)的ESD事件時，依靠寄生二極管D2反向擊穿觸發(fā)SCR結(jié)構(gòu)，形成低阻放電通路。圖1中所述的雙向SCR ESD保護(hù)電路在ESD事件來臨時，需要寄生二極管反向擊穿來觸發(fā)SCR結(jié)構(gòu)；一般而言，由于P阱和高壓N阱摻雜濃度都較低，P阱和高壓N阱之間的寄生二極管反向擊穿電壓都比較高，在十幾伏左右。在一些應(yīng)用場合，由于擊穿電壓過低而不能很好保護(hù)芯片內(nèi)部的核心電路。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種低觸發(fā)電壓的雙向SCR ESD保護(hù)電路，其結(jié)構(gòu)緊湊，能適應(yīng)于擊穿電壓較低的應(yīng)用場合，提高對芯片保護(hù)能力，安全可靠。按照本發(fā)明提供的技術(shù)方案，所述低觸發(fā)電壓的雙向SCR ESD保護(hù)電路，包括第一導(dǎo)電類型襯底及位于所述第一導(dǎo)電類型襯底內(nèi)的第二導(dǎo)電類型埋層；所述第一導(dǎo)電類型襯底內(nèi)對應(yīng)第二導(dǎo)電類型埋層上方設(shè)有第二導(dǎo)電類型高壓阱區(qū)，所述第二導(dǎo)電類型高壓阱區(qū)內(nèi)設(shè)有對稱分布的第一導(dǎo)電類型第一阱區(qū)及第一導(dǎo)電類型第二阱區(qū)，所述第一導(dǎo)電類型第一阱區(qū)內(nèi)設(shè)有第一導(dǎo)電類型第一注入?yún)^(qū)及第二導(dǎo)電類型第一注入?yún)^(qū)，第二導(dǎo)電類型第二阱區(qū)內(nèi)設(shè)有第一導(dǎo)電類型第二注入?yún)^(qū)及第二導(dǎo)電類型第二注入?yún)^(qū)，所述第一導(dǎo)電類型第一阱區(qū)內(nèi)的第二導(dǎo)電類型第一注入?yún)^(qū)鄰近第二導(dǎo)電類型第二阱區(qū)內(nèi)的第一導(dǎo)電類型第二注入?yún)^(qū)；第一導(dǎo)電類型襯底上對應(yīng)第一導(dǎo)電類型第一阱區(qū)與第一導(dǎo)電類型第二阱區(qū)的外側(cè)設(shè)有氧化隔離層，所述氧化隔離層覆蓋相應(yīng)的第二導(dǎo)電類型高壓阱區(qū)；
第一導(dǎo)電類型第一阱區(qū)與第一導(dǎo)電類型第二阱區(qū)間設(shè)有第一導(dǎo)電類型第三阱區(qū)及第二導(dǎo)電類型第三注入?yún)^(qū)，所述第二導(dǎo)電類型第三注入?yún)^(qū)鄰近第一導(dǎo)電類型第一阱區(qū)，第一導(dǎo)電類型第三阱區(qū)鄰近第一導(dǎo)電類型第二阱區(qū)；第一導(dǎo)電類型第三阱區(qū)內(nèi)設(shè)有第一導(dǎo)電類型第三注入?yún)^(qū)；第二導(dǎo)電類型第三注入?yún)^(qū)與第二導(dǎo)電類型第一注入?yún)^(qū)間通過第一導(dǎo)電類型襯底上的第一薄氧層及位于所述第一薄氧層上的第一多晶硅柵相連，第一導(dǎo)電類型第三注入?yún)^(qū)與第一導(dǎo)電類型第二注入?yún)^(qū)間通過第一導(dǎo)電類型襯底上的第二薄氧層及位于所述第二薄氧層上的第二多晶硅柵相連；第一多晶硅柵上耦合有電連接的第一電容及第一電阻， 第二多晶硅柵上耦合有電連接的第二電容及第二電阻；第二導(dǎo)電類型高壓阱區(qū)通過第一導(dǎo)電類型襯底表面上的連接層與第一導(dǎo)電類型第三阱區(qū)、第一導(dǎo)電類型第三注入?yún)^(qū)等電位連接。所述第一薄氧層與第二薄氧層為同一制造層，第一多晶硅柵與第二多晶硅柵為同
一制造層。所述第一導(dǎo)電類型第三阱區(qū)與第一導(dǎo)電類型第一阱區(qū)、第一導(dǎo)電類型第二阱區(qū)在第二導(dǎo)電類型高壓阱區(qū)內(nèi)的結(jié)深相同。所述“第一導(dǎo)電類型”和“第二導(dǎo)電類型”兩者中，對于N型襯底ESD保護(hù)電路，第一導(dǎo)電類型指N型，第二導(dǎo)電類型為P型；對于P型襯底ESD保護(hù)電路，第一導(dǎo)電類型與第二導(dǎo)電類型所指的類型與N型襯底ESD保護(hù)電路正好相反。本發(fā)明的優(yōu)點在第二導(dǎo)電類型高壓阱區(qū)內(nèi)形成第二導(dǎo)電類型第三注入?yún)^(qū)、第一導(dǎo)電類型第三注入?yún)^(qū)；第二導(dǎo)電類型第三注入?yún)^(qū)與第二導(dǎo)電類型第一注入?yún)^(qū)、第一導(dǎo)電類型第一阱區(qū)、第一多晶硅柵、第一電阻及第一電容間形成柵極耦合MOS管；同時第一導(dǎo)電類型第三注入?yún)^(qū)與第一導(dǎo)電類型第二注入?yún)^(qū)、第二導(dǎo)電類型高壓阱區(qū)、第二多晶硅柵、第二電阻及第二電容間形成柵極耦合MOS管；并通過相應(yīng)的柵極耦合MOS管來觸發(fā)SCR ESD泄放通路，觸發(fā)電壓可以在十幾伏或10伏以內(nèi)，適合內(nèi)部核心電路的擊穿電壓較低的場合，結(jié)構(gòu)緊湊，安全可靠。


圖1為現(xiàn)有NPNPN型雙向SCR ESD保護(hù)電路結(jié)構(gòu)示意圖。圖2為圖1的等效電路圖。圖3為本發(fā)明的結(jié)構(gòu)示意圖。圖4為圖3的等效電路圖。
具體實施例方式下面結(jié)合具體附圖和實施例對本發(fā)明作進(jìn)一步說明。如圖;T圖4所示以P型襯底ESD保護(hù)電路為例，本發(fā)明包括P型襯底1、N型埋層2、N型高壓阱區(qū)3、P型第一阱區(qū)4、P型第三阱區(qū)5、N型第三注入?yún)^(qū)6、P型第三注入?yún)^(qū) 7、氧化隔離層8、N型第一注入?yún)^(qū)9、P型第一注入?yún)^(qū)10、連接層11、GCPM0S結(jié)構(gòu)12、GCNMOS 結(jié)構(gòu)13、第二柵極區(qū)14、P型第二阱區(qū)15、N型第二注入?yún)^(qū)16、P型第二注入?yún)^(qū)17及第一柵極區(qū)18。如圖3所示為了能夠形成低觸發(fā)電壓的雙向NPNPN型SCR ESD保護(hù)結(jié)構(gòu)，半導(dǎo)體基板包括P型襯底1，所述P型襯底1內(nèi)設(shè)有N型埋層2，在P型襯底1內(nèi)對應(yīng)N型埋層 2的上方設(shè)有N型高壓阱區(qū)3，所述N型高壓阱區(qū)3在P型襯底1內(nèi)的寬度大于N型埋層2 的寬度。所述半導(dǎo)體基板的材料包括硅，N型高壓阱區(qū)3從P型襯底1的主面向下延伸到N 型埋層2，在P型襯底1的主面上設(shè)置氧化隔離層8，通過氧化隔離層8能夠形成有源區(qū)的隔離；氧化隔離層8覆蓋在P型襯底1的主面上并覆蓋相應(yīng)的N型高壓阱區(qū)3。所述N型高壓阱區(qū)3內(nèi)的上部設(shè)有P型第一阱區(qū)4及P型第二阱區(qū)15，所述P型第一阱區(qū)4與P型第二阱區(qū)15對稱分布于N型高壓阱區(qū)3內(nèi)。P型第一阱區(qū)4及P型第二阱區(qū)15從P型襯底1對應(yīng)設(shè)置氧化隔離層8的表面向下延伸，且延伸的深度小于N型高壓阱區(qū)3的深度。P型第一阱區(qū)4內(nèi)設(shè)有P型第一注入?yún)^(qū)10及N型第一注入?yún)^(qū)9，P型第二阱區(qū)15內(nèi)設(shè)有P型第二注入?yún)^(qū)17及N型第二注入?yún)^(qū)16，其中，N型第一注入?yún)^(qū)9在P型第一阱區(qū)4內(nèi)與P型第二阱區(qū)15內(nèi)的P型第二注入?yún)^(qū)17呈鄰近分布。在P型第一阱區(qū)4與P型第二阱區(qū)15間設(shè)有N型第三注入?yún)^(qū)6及P型第三阱區(qū) 5，所述N型第三注入?yún)^(qū)6鄰近P型第一阱區(qū)4，P型第三阱區(qū)5鄰近P型第二阱區(qū)15，N型第三注入?yún)^(qū)6位于P型第一阱區(qū)4與P型第三阱區(qū)5間。P型第三阱區(qū)5與P型第一阱區(qū) 4、P型第二阱區(qū)15在N型高壓阱區(qū)3內(nèi)的結(jié)深相同。N型第一注入?yún)^(qū)9與N型第三注入?yún)^(qū) 6間通過P型襯底1上的第一柵極區(qū)18相連，形成NMOS結(jié)構(gòu)。所述第一柵極區(qū)18包括生長于P型襯底1表面上的第一薄氧層及位于所述第一薄氧層上的第一多晶硅柵。P型第三注入?yún)^(qū)7與P型第二注入?yún)^(qū)17通過P型襯底1上的第二柵極區(qū)14相連，形成PMOS結(jié)構(gòu)。 所述第二柵極區(qū)14包括生長于P型襯底1表面上的第二薄氧層及位于所述第二薄氧層上的第二多晶硅柵。第一薄氧層與第二薄氧層為同一制造層，第一多晶硅柵與第二多晶硅柵為同一制造層。在第一多晶硅柵上設(shè)置電連接的第一電阻Rl及第一電容Cl，從而形成GCNMOS (柵極耦合MOS管)；在第二多晶硅柵上設(shè)置電連接的第二電阻R2及第二電容C2，從而形成 GCPMOS0 P型襯底1表面上還設(shè)有連接層11，通過連接層11能夠?qū)型高壓阱區(qū)3、P型第三阱區(qū)5及P型第三注入?yún)^(qū)7連接成等電位。如圖4所示為圖3中結(jié)構(gòu)的等效電路圖。其中，P型第一阱區(qū)4、P型第二阱區(qū)15 與N型高壓阱區(qū)3寄生出第一三極管Ql ；所述第一三極管Ql為PNP三極管；同時，P型第一阱區(qū)4內(nèi)的N型第一注入?yún)^(qū)4與P型第一阱區(qū)4、N型高壓阱區(qū)3寄生出第三三極管Q3， 所述第三三極管Q3為NPN三極管；P型第二阱區(qū)15內(nèi)的N型第二注入?yún)^(qū)16與P型第二阱區(qū)15、N型高壓阱區(qū)3寄生出第二三極管Q2。第一三極管Ql的基極端通過電阻R_N阱4 與第三三極管Q3的集電極相連，第一三極管Ql的基極端通過電阻R_N阱3與第二三極管 Q2的集電極相連；第一三極管Ql的集電極與第二三極管Q2的集電極相連，第一三極管Ql 的發(fā)射極與第三三極管Q3的集電極相連，第三三極管Q3的發(fā)射極與基極間通過電阻R_P 阱4相連，第二三極管Q2的發(fā)射極通過電阻R_P阱3與第二三極管Q2的基極端相連。所述GCNMOS管與GCPMOS管并聯(lián)分布在第一三極管Ql的兩側(cè)，其中，Ml為GCNMOS管，M2為 GCPMOS 管。如圖3和圖4所示所述第一電阻Rl對應(yīng)于與第一電容Cl相連的另一端接地，第二電阻R2對應(yīng)于與第二電容C2相連的另一端與電源VDD相連。第一電容Cl對應(yīng)于與第一電阻Rl相連的另一端與I/O 口相連，第二電容C2對應(yīng)于與第二電阻R2相連的另一端也與I/O 口相連，所述I/O 口與圖3中的IN端相對應(yīng)。工作時，當(dāng)I/O端來正的ESD事件時， 在Ml管的柵極端得到一個高電平，Ml管導(dǎo)通，且Ml管的漏極端電壓大于Ml管源極端的電壓；由于Ml管的源極端與第三三極管Q3的基極端及電阻R_P阱4相連，通過電阻R_P阱4 與GND間形成泄放通路，并使得第三三極管Q3導(dǎo)通，Q3導(dǎo)通后電流流過電阻R_N阱3，導(dǎo)致第一三極管Ql導(dǎo)通，第三三極管Q3和第一三極管Ql組成正反饋SCR通路，從而在I/O與 GND間形成一個寄生的低阻電流泄放通路，泄放ESD電流，能快速對ESD事件進(jìn)行保護(hù)。
當(dāng)I/O端來負(fù)的ESD事件時，由于M2的柵極端通過第二電阻R2具有高電平，I / 0端負(fù)的ESD事件使得第二電容C2擊穿，M2管的柵極端處于低電平后導(dǎo)通。當(dāng)M2管導(dǎo)通后，與Ml管工作原理類似；第二三極管Q2導(dǎo)通，第二三極管Q2導(dǎo)通后，電流流過電阻R_P 阱4，此時第一三極管Ql導(dǎo)通，觸發(fā)第一三極管Ql與第二三極管Q2間形成的SCR導(dǎo)通，從而形成一個低阻的泄放通路。本發(fā)明在N型高壓阱區(qū)3內(nèi)形成N型第三注入?yún)^(qū)6、P型第三注入?yún)^(qū)7 ；N型第三注入?yún)^(qū)6與N型第一注入?yún)^(qū)9、P型第一阱區(qū)4、第一多晶硅柵、第一電阻Rl及第一電容Cl 間形成GCNMOS管；同時P型第三注入?yún)^(qū)7與P型第二注入?yún)^(qū)17、N型高壓阱區(qū)3、第二多晶硅柵、第二電阻R2及第二電容C2間形成GCPMOS ；并通過GCNMOS管與GCPMOS管來觸發(fā)SCR ESD泄放通路，觸發(fā)電壓可以在十幾伏或10伏以內(nèi)，適合內(nèi)部核心電路的擊穿電壓較低的場合，結(jié)構(gòu)緊湊，安全可靠。
權(quán)利要求
1.一種低觸發(fā)電壓的雙向SCR ESD保護(hù)電路，包括第一導(dǎo)電類型襯底及位于所述第一導(dǎo)電類型襯底內(nèi)的第二導(dǎo)電類型埋層；其特征是所述第一導(dǎo)電類型襯底內(nèi)對應(yīng)第二導(dǎo)電類型埋層上方設(shè)有第二導(dǎo)電類型高壓阱區(qū)，所述第二導(dǎo)電類型高壓阱區(qū)內(nèi)設(shè)有對稱分布的第一導(dǎo)電類型第一阱區(qū)及第一導(dǎo)電類型第二阱區(qū)，所述第一導(dǎo)電類型第一阱區(qū)內(nèi)設(shè)有第一導(dǎo)電類型第一注入?yún)^(qū)及第二導(dǎo)電類型第一注入?yún)^(qū)，第二導(dǎo)電類型第二阱區(qū)內(nèi)設(shè)有第一導(dǎo)電類型第二注入?yún)^(qū)及第二導(dǎo)電類型第二注入?yún)^(qū)，所述第一導(dǎo)電類型第一阱區(qū)內(nèi)的第二導(dǎo)電類型第一注入?yún)^(qū)鄰近第二導(dǎo)電類型第二阱區(qū)內(nèi)的第一導(dǎo)電類型第二注入?yún)^(qū)；第一導(dǎo)電類型襯底上對應(yīng)第一導(dǎo)電類型第一阱區(qū)與第一導(dǎo)電類型第二阱區(qū)的外側(cè)設(shè)有氧化隔離層，所述氧化隔離層覆蓋相應(yīng)的第二導(dǎo)電類型高壓阱區(qū)；第一導(dǎo)電類型第一阱區(qū)與第一導(dǎo)電類型第二阱區(qū)間設(shè)有第一導(dǎo)電類型第三阱區(qū)及第二導(dǎo)電類型第三注入?yún)^(qū)，所述第二導(dǎo)電類型第三注入?yún)^(qū)鄰近第一導(dǎo)電類型第一阱區(qū)，第一導(dǎo)電類型第三阱區(qū)鄰近第一導(dǎo)電類型第二阱區(qū)；第一導(dǎo)電類型第三阱區(qū)內(nèi)設(shè)有第一導(dǎo)電類型第三注入?yún)^(qū)；第二導(dǎo)電類型第三注入?yún)^(qū)與第二導(dǎo)電類型第一注入?yún)^(qū)間通過第一導(dǎo)電類型襯底上的第一薄氧層及位于所述第一薄氧層上的第一多晶硅柵相連，第一導(dǎo)電類型第三注入?yún)^(qū)與第一導(dǎo)電類型第二注入?yún)^(qū)間通過第一導(dǎo)電類型襯底上的第二薄氧層及位于所述第二薄氧層上的第二多晶硅柵相連；第一多晶硅柵上耦合有電連接的第一電容(Cl)及第一電阻(R1)，第二多晶硅柵上耦合有電連接的第二電容(C2)及第二電阻(R2);第二導(dǎo)電類型高壓阱區(qū)通過第一導(dǎo)電類型襯底表面上的連接層與第一導(dǎo)電類型第三阱區(qū)、第一導(dǎo)電類型第三注入?yún)^(qū)等電位連接。
2.根據(jù)權(quán)利要求1所述的低觸發(fā)電壓的雙向SCRESD保護(hù)電路，其特征是所述第一薄氧層與第二薄氧層為同一制造層，第一多晶硅柵與第二多晶硅柵為同一制造層。
3.根據(jù)權(quán)利要求1所述的低觸發(fā)電壓的雙向SCRESD保護(hù)電路，其特征是所述第一導(dǎo)電類型第三阱區(qū)與第一導(dǎo)電類型第一阱區(qū)、第一導(dǎo)電類型第二阱區(qū)在第二導(dǎo)電類型高壓阱區(qū)內(nèi)的結(jié)深相同。
全文摘要
本發(fā)明涉及一種低觸發(fā)電壓的雙向SCR ESD保護(hù)電路，其包括第一導(dǎo)電類型襯底、第二導(dǎo)電類型埋層、第二導(dǎo)電類型高壓阱區(qū)、第一導(dǎo)電類型第一阱區(qū)、第一導(dǎo)電類型第二阱區(qū)、第一導(dǎo)電類型第三阱區(qū)、第二導(dǎo)電類型第三注入?yún)^(qū)及第一導(dǎo)電類型第三注入?yún)^(qū)；第二導(dǎo)電類型第三注入?yún)^(qū)與第二導(dǎo)電類型第一注入?yún)^(qū)間通過第一導(dǎo)電類型襯底上的第一薄氧層及第一多晶硅柵相連，第一導(dǎo)電類型第三注入?yún)^(qū)與第一導(dǎo)電類型第二注入?yún)^(qū)間通過第一導(dǎo)電類型襯底上的第二薄氧層及第二多晶硅柵相連；第一多晶硅柵上耦合有電連接的第一電容及第一電阻，第二多晶硅柵上耦合有電連接的第二電容及第二電阻。本發(fā)明能適應(yīng)于擊穿電壓較低的應(yīng)用場合，提高對芯片保護(hù)能力。
文檔編號H02H9/00GK102522404SQ201110457538
公開日2012年6月27日 申請日期2011年12月30日 優(yōu)先權(quán)日2011年12月30日
發(fā)明者劉大偉, 史訓(xùn)南, 朱波, 李顏尊, 王國瑞, 范建林, 黃金彪 申請人:無錫新硅微電子有限公司