專(zhuān)利名稱(chēng)：形成過(guò)電壓保護(hù)電路的方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子學(xué)，更具體地，涉及形成半導(dǎo)體器件的方法 和結(jié)構(gòu)。
背景技術(shù)：
在過(guò)去，半導(dǎo)體工業(yè)利用各種方法和結(jié)構(gòu)來(lái)產(chǎn)生可用于保護(hù)各種類(lèi)型的設(shè)備如電壓調(diào)節(jié)器的過(guò)電壓(over-voltage)及電壓瞬變保護(hù)電 路。這些過(guò)電壓和電壓瞬變保護(hù)電路一般包括利用旁路(pass)晶體管 和運(yùn)算放大器來(lái)控制輸出電壓的線性調(diào)節(jié)器。在瞬變或過(guò)電壓事件期 間，過(guò)電壓保護(hù)電路一般禁止線性調(diào)節(jié)器并阻止調(diào)節(jié)，直到瞬變或過(guò) 電壓情況被消除。因?yàn)榫€性調(diào)節(jié)器被禁止，線性調(diào)節(jié)器不提供過(guò)電壓 保護(hù)且需要額外的電路。通常，齊納二極管耦合在輸入和地線之間以 幫助防止輸入過(guò)電壓情況。然而，齊納二極管傳導(dǎo)的電壓不很精確或 者不容易控制，因此，施加至輸出的電壓可能超過(guò)輸出電壓的期望最 大值。在1997年2月15日授權(quán)給Howard E. Murphy的美國(guó)專(zhuān)利號(hào) 4,008,418中公開(kāi)了這樣的瞬變保護(hù)電路的一個(gè)樣例。因此，期望有一種保護(hù)電路，其更精確地調(diào)節(jié)輸出電壓、最小化 在瞬變期間的過(guò)沖(overshoot)、并具有更快速的反應(yīng)時(shí)間。


圖1簡(jiǎn)要示出了包括根據(jù)本發(fā)明的過(guò)電壓保護(hù)電路的系統(tǒng)的一 部分的實(shí)施例；圖2為具有根據(jù)本發(fā)明的圖l的過(guò)電壓保護(hù)電路的一些元件的工 作曲線的圖；圖3為具有根據(jù)本發(fā)明的圖l的過(guò)電壓保護(hù)電路的一些元件的其它工作曲線的圖；以及圖4簡(jiǎn)要示出了包括根據(jù)本發(fā)明的圖1的電源系統(tǒng)的半導(dǎo)體器件 的放大的平面視圖。為了說(shuō)明的簡(jiǎn)單和明了，圖中的元件不一定按照比例，并且在不 同的圖中相同的參考號(hào)代表相同的元件。此外，為了說(shuō)明的筒要，省 略了眾所周知的步驟和元件的說(shuō)明和細(xì)節(jié)。這里使用的載流電極 (current carrying electrode )是指器件的元件，例如MOS晶體管的 源極或漏極、或雙極晶體管的發(fā)射極或集電極、或二極管的正極或負(fù) 極，其承載通過(guò)該器件的電流，控制電極是指器件的元件，例如MOS 晶體管的柵極或者雙極晶體管的基極，其控制通過(guò)該器件的電流。雖 然這里把器件解釋為確定的N-溝道或P-溝道器件，本領(lǐng)域的普通技 術(shù)人員應(yīng)認(rèn)識(shí)到，根據(jù)本發(fā)明，互補(bǔ)器件也是可能的。本領(lǐng)域的普通 技術(shù)人員應(yīng)認(rèn)識(shí)到，這里使用的詞匯"在..,期間"、"在..，的時(shí)候"、以 及"當(dāng)…時(shí)，，不是表示一旦開(kāi)始操作馬上就會(huì)出現(xiàn)反應(yīng)的準(zhǔn)確術(shù)語(yǔ)，而 是可能會(huì)在被初始操作激起的反應(yīng)之間有一些微小但合理的延遲，例 如傳播延遲。
具體實(shí)施方式
圖1簡(jiǎn)要示出了連接在電路IO的一部分的實(shí)施例中的過(guò)電壓保 護(hù)電路20的優(yōu)選實(shí)施例。過(guò)電壓保護(hù)電路20在輸入端子11和公共 返回端子12之間接收輸入電壓，并在輸出13和端子12之間提供輸 出電壓。例如，電路20的輸入電壓可以從插墻式適配器(wall adapter) 或USB電源中接收，以及負(fù)載15可以是移動(dòng)電話的電路。輸入電壓 的期望值一般具有在目標(biāo)值附近的值域范圍中的目標(biāo)值。例如，目標(biāo) 值可以為5伏特(5V)，而值域可以在5伏特附近加上或者減去5%。 利用輸出13上的輸出電壓來(lái)運(yùn)行負(fù)載15的過(guò)電壓保護(hù)電路20 —般 耦合至負(fù)載15。電路20包括配置成響應(yīng)于增加至不小于第一值的輸 入電壓值而將輸出13從輸入電壓中去耦的第一電路，以及還包括響 應(yīng)于增加至不小于第二值的輸入電壓值而將輸出13從輸入電壓中去耦的第二電路，所述第二值小于所述第一值。此外，第一電路響應(yīng)于以高速率增加的輸入電壓值而將輸出13從輸入電壓中去耦，而第二 電路響應(yīng)于以較慢的速率增加的輸入電壓值而將輸出13從輸入電壓 中去耦。電路20包括串聯(lián)在輸入端子11和輸出13之間的諸如P-溝道 MOS晶體管21的旁路元件、快速控制電路28、慢速控制電路41、 諸如晶體管22的禁止開(kāi)關(guān)以及電阻器23和24。電路28包括齊納二 極管37、雙極晶體管39、包括電阻器33和電阻器35的閾值調(diào)節(jié)電 路、以及包括晶體管30和電阻器31的滯后電路。電路41包括晶體 管42、比較器49、電壓參考發(fā)生器或參考48、以及包括電阻器44和 45的前饋電路。如在下文中將進(jìn)一步看到的，電路41具有的閾值電 壓比電路28的閾值電壓低。此外，電路41比電路28具有更慢的響 應(yīng)時(shí)間。因此，只要輸入電壓以比通過(guò)電路41的傳播延遲時(shí)間更慢 的速率增加，電路41就控制晶體管21以增加輸入電壓的值。圖2為具有示出某些工作條件下的電路20的輸入電壓和輸出電 壓的曲線的圖。橫坐標(biāo)表示時(shí)間，縱坐標(biāo)表示所示信號(hào)的增加值。曲 線55示出了端子11和12之間接收的輸入電壓的值。曲線56示出了 在輸出13和端子12之間由電路28的運(yùn)行產(chǎn)生的輸出電壓的值。曲 線57以虛線示出了如果省略電路28而由曲線55產(chǎn)生的輸出電壓的 值。該描述參考圖l和圖2。在TO時(shí)刻(圖2)，輸入電壓在輸入電壓值的目標(biāo)范圍內(nèi)。節(jié) 點(diǎn)34和比較器49的輸出基本上具有端子12上的電壓值，因此，電 路28和電路41被禁止，并且晶體管39和42都被禁止。結(jié)果，節(jié)點(diǎn) 50上的電壓值由電阻器23控制。電阻器23將節(jié)點(diǎn)50和晶體管22的 柵極電壓基本上拉至輸入電壓的值減去電阻器23兩端的一些電壓降， 這禁止了晶體管22。由于晶體管22被禁止，電阻器24將P-溝道MOS 晶體管21的柵極耦合至基本上為返回端子12上的電壓值減去電阻器 24兩端的一些電壓降，從而啟動(dòng)晶體管21。啟動(dòng)晶體管21將通過(guò)晶 體管21的輸入電壓耦合至輸出13。因此，輸出電壓值基本上為輸入電壓值(減去晶體管21兩端的一些電壓降)。在Tl時(shí)刻，輸入電壓值在比通過(guò)比較器49的延遲時(shí)間更快的 時(shí)間間隔范圍內(nèi)開(kāi)始從目標(biāo)范圍中的值增加至大于目標(biāo)范圍的值。當(dāng) 輸入電壓值的增加通過(guò)比較器49傳播時(shí)，輸入電壓值繼續(xù)增加并達(dá) 到二極管37的齊納電壓值。二極管37開(kāi)始通過(guò)電阻器31、 33和35 傳導(dǎo)。如果輸入電壓繼續(xù)增加，使得二極管37引導(dǎo)充分的電流以提 供電阻器35兩端的基本上等于晶體管39的閾值電壓的電壓降，則晶 體管39導(dǎo)通。輸入電壓的這個(gè)值為電路28的閾值電壓。導(dǎo)通晶體管 39將節(jié)點(diǎn)50處的電壓基本上拉至端子12上的電壓值減去晶體管39 兩端的電壓降，從而啟動(dòng)晶體管22。啟動(dòng)晶體管22將輸入電壓基本 上耦合至晶體管21的柵極，從而禁止晶體管21以及將輸出13從輸 入電壓中去耦，如在T2時(shí)刻所示。因此，即4吏電路41的閾值電壓低 于電路28的閾值電壓，當(dāng)輸入電壓在小于通過(guò)電路41的延遲的時(shí)間 中增加至大于電路28的閾值電壓時(shí)，電路28在電路41之前禁止晶 體管21。這為輸入電壓值的快速增加提供了過(guò)電壓保護(hù)。曲線57以虛線示出了電路41對(duì)輸出電壓的影響，而電路28沒(méi) 有出現(xiàn)。電阻器44和45的前饋電路在節(jié)點(diǎn)46上提供表示輸入電壓 值的感測(cè)信號(hào)。如果輸入電壓值增加，使得感測(cè)信號(hào)大于來(lái)自參考48 的電壓，比較器49的輸出被迫高以啟動(dòng)晶體管42。輸入電壓的值為 電路41的閾值電壓。啟動(dòng)晶體管42將節(jié)點(diǎn)50耦合至端子12，從而 啟動(dòng)晶體管22并禁止晶體管21。因?yàn)橥ㄟ^(guò)電路41的延遲時(shí)間大于二 極管37開(kāi)始導(dǎo)電所需要的時(shí)間，晶體管42在二極管37被導(dǎo)通的時(shí) 刻之后被導(dǎo)通，如在T3時(shí)刻所示。由于電路28適當(dāng)?shù)臓顟B(tài)以及由于 輸入電壓以非?？斓乃俾试黾樱斎腚妷褐翟诒容^器49可以啟動(dòng)晶 體管42之前達(dá)到電路28的閾值電壓，因而，電路28禁止晶體管21。 這個(gè)快的速率由通過(guò)電路41以及尤其是通過(guò)比較器49的延遲確定。 如果輸入電壓從目標(biāo)值至電路28的閾值的增加快于通過(guò)包括比較器 49在內(nèi)的電路41的延遲時(shí)間，則電路28在電路41之前響應(yīng)電壓增 加。電路28還包括滯后功能，當(dāng)輸入電壓值在電路28的閾值電壓周 圍變化時(shí)，這將電路28的假觸發(fā)和再觸發(fā)降至最低限度。當(dāng)輸入電 壓值達(dá)到電路28的閾值電壓以及晶體管39被啟動(dòng)時(shí)，節(jié)點(diǎn)50耦合 至端子12。節(jié)點(diǎn)50耦合至端子12使晶體管30啟動(dòng)，這使電阻器31 兩端短路。電阻器31兩端短路增加了通過(guò)電阻器33和35的電流量。 因此，當(dāng)輸入電壓值開(kāi)始降低時(shí)，輸入電壓必須在晶體管39被禁止 之前降低至小于電路28的閾值電壓的值。因而，電路28具有滯后現(xiàn) 象，且用于啟動(dòng)電路28和導(dǎo)通晶體管39的閾值電壓大于電路28被 禁止以及晶體管39關(guān)閉的輸入電壓值。圖3為具有示出在其它工作條件下的電路20的輸入電壓和輸出 電壓的曲線的圖。橫坐標(biāo)表示時(shí)間，而縱坐標(biāo)表示所示信號(hào)的增加值。 曲線59示出在端子11和12之間接收的輸入電壓，該輸入電壓在不 小于通過(guò)電路41的延遲時(shí)間的時(shí)間段內(nèi)從目標(biāo)值增加至不小于電路 41的閾值電壓。曲線60示出由電路41的運(yùn)行產(chǎn)生的輸出電壓的值。 曲線61以虛線示出如果省略電路41而由電路28的運(yùn)行產(chǎn)生的輸出 電壓的值。該描述參考圖1和圖3。在T4時(shí)刻，輸入電壓值在大于通過(guò)電路41的延遲時(shí)間的時(shí)間 間隔內(nèi)從目標(biāo)值增加至不小于電路41的閾值的值。因?yàn)檩斎腚妷褐?增加至不小于電路41的閾值電壓，感測(cè)信號(hào)增加至正好大于來(lái)自參 考48的參考電壓的值，這迫使比較器49的輸出高。來(lái)自比較器49 的高啟動(dòng)晶體管42，這又啟動(dòng)晶體管22。晶體管22將輸入電壓耦合 至晶體管21的柵極，從而禁止晶體管21,這將輸出13從輸入電壓中 去耦，如T5時(shí)刻所示。因?yàn)殡娐?1的閾值電壓低于電路28的閾值電壓，并且在大于通 過(guò)電路41的延遲的時(shí)間間隔內(nèi)輸入電壓增加，電路41在電路28之 前禁止晶體管21。曲線6i以虛線示出了如果電路41被省略以及電路 28提供晶體管21的禁止以緩慢地改變輸入電壓時(shí)輸出電壓的值。由 于電路28的較高的閾值電壓，電路28在T6時(shí)刻禁止晶體管21。曲 線60和61顯示，電路41的較低的閾值電壓阻止輸出電壓增加并提供比由電路28提供的控制更加精確的輸出電壓值的控制。在一個(gè)示例性實(shí)施例中，電路28的典型閾值電壓與大約6.0伏 特的輸入電壓值有關(guān)，以及電路41的典型閾值電壓與大約5.5伏特的 輸入電壓有關(guān)。通過(guò)電路41和比較器49的延遲時(shí)間為大約3微秒， 而二極管37的轉(zhuǎn)換時(shí)間大約為0.7微秒。因?yàn)橛捎诎雽?dǎo)體處理中的變 化，二極管37的齊納電壓從一個(gè)半導(dǎo)體管芯(die)至另一半導(dǎo)體管芯 不等，對(duì)于5.5伏特的典型齊納電壓值，齊納電壓可以從5.0伏特變 化至6.0伏特。為了保證二極管37對(duì)不大于電路41的最小閾值電壓 的輸入電壓值總是截止的，電阻器33和35將電路28的閾值電壓變 為大于二極管37的齊納電壓的值。對(duì)于此示例性實(shí)施例，電阻器33 和35將電路28的閾值電壓從齊納電壓變換為5.4至6.6伏特的電壓， 其中，典型值為6.0伏特。除了來(lái)自參考48的電壓之外，還選擇電阻 器44和45的值以向電路41提供大約5.5伏特的典型閾值電壓。因?yàn)?處理變化，最大值和最小值分別為大約5.3和5.7伏特。通過(guò)電路41 的延遲時(shí)間使得電路41在電路2 8之前、在不小于大約3微秒的時(shí)間 間隔內(nèi)，響應(yīng)輸入電壓從目標(biāo)值至不小于電路41的閾值的變化。對(duì) 于輸入電壓在小于大約3微秒的時(shí)間間隔內(nèi)出現(xiàn)的從目標(biāo)值到不小于 電路28的閾值電壓的變化，電路28在電路41之前響應(yīng)輸入電壓變 化。這里，詞匯的使用基本上或大約意指期望一個(gè)值非常接近于規(guī)定 值。但是，如在本領(lǐng)域中所公知的，總是存在阻止該值與規(guī)定值精確 一致的微小變化。本領(lǐng)域中適當(dāng)?shù)匾?guī)定，直到大約10%的變化被認(rèn)為 是偏離精確地如這里所描述的理想目標(biāo)的合理變化。為了有利于電路20的這個(gè)功能，晶體管21的源極連接至端子 11，晶體管21的漏極連接至輸出13,而柵極一般連接至電阻器24的 第一端子和晶體管22的漏極。電阻器24的第二端子連接至端子12。 晶體管22的源極連接至端子11，而柵極一般連接至電阻器23的第一 端子和節(jié)點(diǎn)50。電阻器23的第二端子連接至端子11。電阻器31的 第一端子一般連接至晶體管30的源極和端子11。電阻器31的第二端子一般連接至電阻器33的第一端子和晶體管30的漏極。晶體管30 的柵極連接至節(jié)點(diǎn)50。電阻器33的第二端子連接至二極管37的陰極。 二極管37的陽(yáng)極一般連接至晶體管39的基極和電阻器35的第一端 子。電阻器35的第二端子一般連接至晶體管39的發(fā)射極和端子12。 晶體管39的集電極連接至節(jié)點(diǎn)50。電阻器44的第一端子連接至端子 11，而電阻器44的第二端子一般連接至比較器49的非反向輸入和電 阻器45的第一端子。電阻器45的第二端子連接至端子12。比較器 49的反向輸入被連接以接收來(lái)自參考48的參考電壓。比較器49的輸 出連接至晶體管42的柵極。晶體管42的漏極連接至節(jié)點(diǎn)50，而源極 連接至端子12。圖4簡(jiǎn)要示出了在半導(dǎo)體管芯71上形成的半導(dǎo)體器件或集成電 路70的實(shí)施例的一部分的放大的平面視圖。電路20在管芯71上形 成。在大部分實(shí)施例中，負(fù)載15也與電路20—起在管芯71上。管 芯71還可以包括為了簡(jiǎn)化附圖而未在圖4中示出的其他電路。電路 20和器件或集成電路70通過(guò)本領(lǐng)域技術(shù)人員公知的半導(dǎo)體制備技術(shù) 在管芯71上形成。鑒于上述內(nèi)容，顯然公開(kāi)了一種新穎的器件和方法。包括其他特 征的是形成過(guò)電壓保護(hù)電路，其具有保護(hù)輸出電壓不受以第一速率變 化的輸入電壓影響的一個(gè)電路、以及保護(hù)輸出電壓不受以小于第一速 率的第二速率變化的輸入電壓影響的第二電路。此外，配置第二電路 具有比第一電路更低的閾值電壓為過(guò)電壓保護(hù)電路提供了對(duì)耦合至 輸出電壓的輸入電壓值的更加精確的控制。盡管用具體的優(yōu)選實(shí)施例對(duì)本發(fā)明的主題進(jìn)行了描述，但是顯然 對(duì)于半導(dǎo)體技術(shù)領(lǐng)域的技術(shù)人員而言很多替換和變更是明顯的。更具體地，本發(fā)明的主題是對(duì)特定的PNP晶體管、P-溝道晶體管來(lái)描述的， 盡管可使用其他MOS和/或雙極晶體管，以及雙極互補(bǔ)金屬氧化物半 導(dǎo)體(BiCMOS)、金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)、異質(zhì)結(jié) 場(chǎng)效應(yīng)晶體管(HFET)和其他晶體管結(jié)構(gòu)。另外，為了清楚地描述， 始終使用詞語(yǔ)"連接(connect)"，但是，其被規(guī)定為與詞語(yǔ)"耦合(couple)"具有相同的意思。因此，應(yīng)該將"連接，，解釋為包括直接連 接或間接連接。
權(quán)利要求
1.一種過(guò)電壓保護(hù)電路，其包括輸入，其配置成接收輸入電壓；輸出；旁路元件，其耦合在所述輸入和所述輸出之間，以及配置成將所述輸入電壓耦合至所述輸出；第一電路，其配置成響應(yīng)于不小于第一值的所述輸入電壓而禁止所述旁路元件；以及第二電路，其配置成響應(yīng)于不小于第二值的所述輸入電壓而禁止所述旁路元件，所述第二值比所述第一值小。
2. 根據(jù)權(quán)利要求1所述的過(guò)電壓保護(hù)電路，其中，所述第二電 路包括配置成接收表示所述輸入電壓的感測(cè)信號(hào)并形成用于禁止所 述旁路元件的控制信號(hào)的比較器，其中，所述比較器配置成響應(yīng)于不 小于第二值的所述輸入電壓而形成所述控制信號(hào)。
3. 根據(jù)權(quán)利要求2所述的過(guò)電壓保護(hù)電路，還包括耦合成接收 所述輸入信號(hào)以及形成所述感測(cè)信號(hào)的前饋電路。
4. 根據(jù)權(quán)利要求2所述的過(guò)電壓保護(hù)電路，還包括耦合成啟動(dòng) 所述旁路元件的第一電阻器。
5. 根據(jù)權(quán)利要求1所述的過(guò)電壓保護(hù)電路，其中，所述第一電 路包括耦合成接收所述輸入電壓的齊納二極管。
6. 根據(jù)權(quán)利要求5所述的過(guò)電壓保護(hù)電路，還包括耦合至所述 齊納二極管的閾值轉(zhuǎn)換電路。
7. 根據(jù)權(quán)利要求6所述的過(guò)電壓保護(hù)電路，還包括一個(gè)晶體管， 所述晶體管耦合至所述齊納二極管以及所述閾值轉(zhuǎn)換電路，并且所述 晶體管配置成響應(yīng)于不小于所述第一值的所述輸入電壓而形成用于 禁止所述旁路元件的控制信號(hào)。'
8. —種形成過(guò)電壓保護(hù)電路的方法，其包括 配置所述過(guò)電壓保護(hù)電路的旁路元件以將輸入電壓耦合至所述過(guò)電壓保護(hù)電路的輸出；對(duì)于以第一速率增加的所述輸入電壓，響應(yīng)于所述輸入電壓的第 一值，配置所述過(guò)電壓保護(hù)電路的第一電路以將所述輸入電壓從所述 輸出去耦；響應(yīng)于以第二速率增加至不小于第二值的所述輸入電壓，配置所 述過(guò)電壓保護(hù)電路的第二電路以將所述輸入電壓從所述輸出去耦，其 中，所述第二值大于所述第一值。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述配置所述過(guò)電壓保 護(hù)電路的所述第二電路的步驟，包括配置所述第二電路以大于所述第 一電路響應(yīng)所述輸入電壓的速率來(lái)響應(yīng)所述輸入電壓。
10，根據(jù)權(quán)利要求8所述的方法，其中，所述配置所述過(guò)電壓保 護(hù)電路的所述第二電路的步驟，包括將所述第二速率配置成大于所述 第一速率。
全文摘要
在一個(gè)實(shí)施例中，過(guò)電壓保護(hù)電路配置成具有在輸入電壓的不同值處響應(yīng)的兩個(gè)控制電路。
文檔編號(hào)H02H3/28GK101242089SQ200710180248
公開(kāi)日2008年8月13日 申請(qǐng)日期2007年10月16日 優(yōu)先權(quán)日2007年2月5日
發(fā)明者保羅·米格里爾瓦卡 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司