專利名稱：一種三相電源缺相檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及缺相檢測(cè)技術(shù)領(lǐng)域，尤其是指一種三相電源缺相檢測(cè)電路。
技術(shù)背景現(xiàn)有的缺相檢測(cè)電路大多采用分壓方式檢測(cè)，在實(shí)際運(yùn)行的時(shí)候，電網(wǎng)電壓波動(dòng)、線路負(fù)載類型及連接方式等均會(huì)對(duì)缺相檢測(cè)電路造成較大影響，有時(shí)，受線路負(fù)載的影響， 或電網(wǎng)電壓波動(dòng)時(shí)，現(xiàn)有的缺相檢測(cè)電路容易產(chǎn)生誤報(bào)、漏報(bào)等現(xiàn)象，而且，現(xiàn)有的缺相檢 測(cè)電路使用的電子元器件多，結(jié)構(gòu)復(fù)雜，生產(chǎn)成本較高。
發(fā)明內(nèi)容本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種結(jié)構(gòu)簡單、生產(chǎn)成本低，利 用相位來進(jìn)行檢測(cè)的三相電源缺相檢測(cè)電路。為實(shí)現(xiàn)上述目的，本實(shí)用新型所提供的技術(shù)方案為一種三相電源缺相檢測(cè)電 路，它包括有第一相、第二相、第三相及零線，第一相、第二相、第三相分別與第一二極管、第 二二極管、第三二極管的正極相連接，第一二極管、第二二極管、第三二極管負(fù)極并聯(lián)后再 通過限流電阻連接至光電耦合器的第一腳上，光電耦合器的第二腳、第三腳分別與零線、地 線相連接，光電耦合器的第四腳連接至處理器上。本實(shí)用新型在采用了上述方案后，首先，第一二極管、第二二極管、第三二極管組 成半波整流電路，整流后的相位信號(hào)通過限流電阻、光電耦合器耦合到光電耦合器的輸出 級(jí)并送入到處理器內(nèi)。在三相正常時(shí)，光電耦合器輸出的信號(hào)全部為低電平，缺一相時(shí)，輸 出信號(hào)的波形中，高平周期大約4ms，低電平大約為16ms ；而缺二相時(shí)，輸出信號(hào)的波形中， 高電平大約為12ms，低電平大約為8ms ；而缺三相時(shí)，輸出信號(hào)全部為高電平。處理器通過 統(tǒng)計(jì)20ms內(nèi)高平電持續(xù)的時(shí)間長短很容易判斷出三相電源狀態(tài)，并且，處理器可以根據(jù)前 后的狀態(tài)，準(zhǔn)確地區(qū)分缺三相與停電。采用本方案后的檢測(cè)電路所使用的電子元器件少，生 產(chǎn)成本低，工作時(shí)所需的電流極低，發(fā)熱量小，且不受電網(wǎng)電壓波動(dòng)、負(fù)載類型及連接方式 影響，檢測(cè)結(jié)果準(zhǔn)確可靠。

圖1為本實(shí)用新型的電路原理圖。圖2為本實(shí)用新型實(shí)施例在三相正常時(shí)強(qiáng)弱電兩端的波形圖。圖3為本實(shí)用新型實(shí)施例在缺一相時(shí)強(qiáng)弱電兩端的波形圖。圖4為本實(shí)用新型實(shí)施例在缺二相時(shí)強(qiáng)弱電兩端的波形圖。圖5為本實(shí)用新型實(shí)施例在缺三相或停電時(shí)強(qiáng)弱電兩端的波形圖。
具體實(shí)施方式
以下結(jié)合附圖1至附圖5對(duì)本實(shí)用新型作進(jìn)一步說明，本實(shí)用新型的較佳實(shí)施例為本實(shí)施例所述的缺相檢測(cè)電路，它包括有第一相A、第二相B、第三相C，其中，第一相A、 第二相B、第三相C分別與第一二極管D1、第二二極管D2、第三二極管D3正極相連接，第 一二極管D1、第二二極管D2、第三二極管D3負(fù)極并聯(lián)后再通過限流電阻Rl連接至光電耦 合器Ul的一腳1上，光電耦合器Ul的二腳2、三腳3分別與零線N、地線D相連接，光耦Ul 的四腳4連接至處理器內(nèi)。工作時(shí)，首先，第一二極管D1、第二二極管D2、第三二極管D3組 成半波整流電路，整流后的相位信號(hào)通過電阻R1、光電耦合器Ul輸入級(jí)耦合到光電耦合器 Ul的輸出級(jí)并輸入到處理器，處理器掃描輸入的波形(參見附圖2至附圖5)，當(dāng)三相正常 時(shí)，(參見附圖2)光耦輸出的信號(hào)全部為低電平，缺一相時(shí)，(參見附圖3)輸出信號(hào)的波形 中，高平周期大約4ms，低電平大約為16ms ；而缺二相時(shí)，(參見附圖4)輸出信號(hào)的波形中， 高電平大約為12ms，低電平大約為8ms;而缺三相或停電時(shí)，(參見附圖5)輸出信號(hào)全部 為高電平。處理器通過統(tǒng)計(jì)20ms內(nèi)高平電持續(xù)的時(shí)間長短很容易判斷出三相電源狀態(tài)，并 且，處理器可以根據(jù)前后的狀態(tài)，準(zhǔn)確地區(qū)分缺三相與停電。采用本方案后的檢測(cè)電路所使 用的電子元器件少，生產(chǎn)成本低，工作時(shí)所需的電流極低，發(fā)熱量小，且不受電網(wǎng)電壓波動(dòng)、 負(fù)載類型及連接方式影響，檢測(cè)結(jié)果準(zhǔn)確可靠。 以上僅針對(duì)我們國家電源頻率為50Hz的情況進(jìn)行分析，如采用其它工作頻率，相 應(yīng)的周期按(50/具體工作頻率)*50Hz所對(duì)應(yīng)的周期，來判斷三相電源的狀態(tài)。以上所述之實(shí)施例只為本實(shí)用新型之較佳實(shí)施例，并非以此限制本實(shí)用新型的實(shí) 施范圍，故凡依本實(shí)用新型之形狀、原理所作的變化，均應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍 內(nèi)。
權(quán)利要求一種三相電源缺相檢測(cè)電路，它包括有第一相(A)、第二相(B)、第三相(C)、零線(N)，其特征在于第一相(A)、第二相(B)、第三相(C)分別與第一二極管(D1)、第二二極管(D2)、第三二極管(D3)的正極相連接，第一二極管(D1)、第二二極管(D2)、第三二極管(D3)的負(fù)極并聯(lián)后再通過限流電阻(R1)連接至光電耦合器(U1)的一腳(1)上，光電耦合器(U1)的二腳(2)、三腳(3)分別與零線(N)、地線(D)相連接，光電耦合器(U1)的四腳(4)連接至處理器(CPU)。
專利摘要本實(shí)用新型提供一種三相電源缺相檢測(cè)電路，它包括有第一相、第二相、第三相及零線，第一相、第二相、第三相分別與第一二極管、第二二極管、第三二極管的正極相連接，第一二極管、第二二極管、第三二極管負(fù)極并聯(lián)后再通過限流電阻連接至光電耦合器的第一腳上，光電耦合器的第二腳、第三腳分別與零線、地線相連接，光電耦合器的第四腳連接至處理器上。采用了上述方案后，第一二極管、第二二極管、第三二極管組成半波整流電路，整流后的相位信號(hào)通過限流電阻、光電耦合器耦合到光電耦合器的輸出級(jí)并送入到處理器內(nèi)。處理器可以根據(jù)電平前后的狀態(tài)，準(zhǔn)確地區(qū)分缺三相與停電。
文檔編號(hào)H02H3/253GK201616655SQ20102010512
公開日2010年10月27日 申請(qǐng)日期2010年1月27日 優(yōu)先權(quán)日2010年1月27日
發(fā)明者付愛喜 申請(qǐng)人:付愛喜