專利名稱：一種單相并網(wǎng)逆變器的逆變電路的控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路技術(shù)領(lǐng)域，特別是涉及一種單相并網(wǎng)逆變器的逆變電路的控制方法。
背景技術(shù)：
在風(fēng)能或光伏等領(lǐng)域的單相并網(wǎng)逆變器技術(shù)中，如何盡可能地提高逆變器的轉(zhuǎn)換 效率，是一個重要的技術(shù)問題。在現(xiàn)有的開關(guān)器件中，開關(guān)頻率和損耗成為一對矛盾，IGBT 的導(dǎo)通壓降低、通態(tài)損耗低，但開關(guān)損耗較高，不適合高頻場合。功率MOSFET開關(guān)管的開 通、關(guān)斷損耗低，適合應(yīng)用在高頻場合，但是導(dǎo)通損耗較IGBT高，且價格相對昂貴。在單相 并網(wǎng)逆變器的逆變電路的控制方法上，如何根據(jù)系統(tǒng)的特點采用相應(yīng)的控制策略來提高系 統(tǒng)的效能，也是一個值得深入研究的問題。發(fā)明內(nèi)容
本發(fā)明的目的在于避免現(xiàn)有技術(shù)中的不足之處而提供一種單相并網(wǎng)逆變器的逆 變電路的控制方法。
本發(fā)明的目的通過以下技術(shù)措施實現(xiàn)。
一種單相并網(wǎng)逆變器的逆變電路的控制方法，步驟包括A 中央處理器發(fā)出脈沖信號Wavel、Wave2和SPWM信號PWMl和PWM2 ；Wavel和Wave2 為與電網(wǎng)同步的工頻信號，Wavel和WaVe2分別加在隔離驅(qū)動單元1和隔離驅(qū)動單元2上； Wavel和Wave2的波形為交替高電平ON和零OFF，Wave2波形與Wavel相反，Wavel的波形 為ON時，Wave2為OFF，Wavel的波形為OFF時，Wave2為ON ；PWMl在Wavel為ON時有信號， 在Wavel為OFF時為零，PWM2在Wave2為ON時有信號，在Wave2為OFF時為零；B :Wavel、Wave2、P^l和P麗2分別傳送至VTl的驅(qū)動單元、VT3的驅(qū)動單元、VT2和VT5 的驅(qū)動單元，以及VT4和VT6的驅(qū)動單元；所述單相并網(wǎng)逆變器包括逆變電路和驅(qū)動電路；所述逆變電路包括IGBT VTU VT2、 VT3、VT4，以及MOSFET VT5和VT6，VTl和VT3的集電極與直流母線正極+VDC連接；VTl的 發(fā)射極和VT2的集電極連接，VT3的發(fā)射極和VT4的集電極連接；VT2的集電極和VT5的漏 極連接，VT4的集電極和T6的漏極連接；VT2的發(fā)射極、VT5的源極、VT4的發(fā)射極、VT6的 源極和直流母線負極-VDC連接；所述驅(qū)動電路包括VTl的驅(qū)動單元、VT3的驅(qū)動單元、VT2和VT5的驅(qū)動單元，以及VT4 和VT6的驅(qū)動單元；VTl的驅(qū)動單元由隔離驅(qū)動單元1、電阻R1、R2、穩(wěn)壓管ZDl構(gòu)成，隔離驅(qū)動單元1輸入 端接來自中央處理器的信號Wavel，Wavel是和電網(wǎng)同步的工頻信號，隔離驅(qū)動單元1的輸 出驅(qū)動信號經(jīng)過串聯(lián)電阻Rl和VTl的柵極連接，隔離驅(qū)動單元1的輸出公共端和VTl的發(fā) 射極連接；穩(wěn)壓管ZDl的陰極和VTl的柵極連接，穩(wěn)壓管ZDl的陽極和VTl的發(fā)射極連接， 下拉電阻R2和ZDl并聯(lián)；VT3的驅(qū)動單元由隔離驅(qū)動單元2、電阻R3、R4、穩(wěn)壓管ZD2構(gòu)成，隔離驅(qū)動單元2的輸 入端接來自中央處理器的信號Wave2，Wave2是和電網(wǎng)同步的工頻信號，隔離驅(qū)動單元2的 輸出驅(qū)動信號經(jīng)過串聯(lián)電阻R3和VT3的柵極連接，隔離驅(qū)動單元2的輸出公共端和VT3的 發(fā)射極連接；穩(wěn)壓管ZD2的陰極和VT3的柵極連接，穩(wěn)壓管ZD2的陽極和VT3的發(fā)射極連 接，下拉電阻R4和ZD2并聯(lián)；VT2和VT5的驅(qū)動單元由隔離驅(qū)動單元3、電阻R5、R6、R7、R8、穩(wěn)壓管ZD3、ZD4構(gòu)成；電 阻R5、R6的阻值為Im Ω到99m Ω，電阻R6的阻值小于電阻R5的阻值；隔離驅(qū)動單元3的 輸入端接來自中央處理器的SPWM信號PWM1，隔離驅(qū)動單元3的輸出驅(qū)動信號經(jīng)過串聯(lián)電 阻R5和VT2的柵極連接，同時，隔離驅(qū)動單元3的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻R6和VT5的 柵極連接；隔離驅(qū)動單元3的輸出公共端和VT2的發(fā)射極以及VT5的源極連接；穩(wěn)壓管ZD3 的陰極和VT2的柵極連接，穩(wěn)壓管ZD3的陽極和VT2的發(fā)射極連接，下拉電阻R7和ZD3并 聯(lián)；穩(wěn)壓管ZD4的陰極和VT5的柵極連接，穩(wěn)壓管ZD4的陽極和VT5的源極連接，下拉電阻 R8和ZD4并聯(lián)；VT4和VT6的驅(qū)動單元由隔離驅(qū)動單元4、電阻R9、RIO、RlU R12、穩(wěn)壓管S)5、ZD6構(gòu) 成；電阻R9、R10的阻值為Im Ω到99m Ω，其中電阻RlO的阻值小于電阻R9的阻值；隔離驅(qū) 動單元4的輸入端接來自中央處理器的SPWM信號PWM2 ；隔離驅(qū)動單元4的輸出驅(qū)動信號 經(jīng)過串聯(lián)電阻R9和VT4的柵極連接，同時，隔離驅(qū)動單元4的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻 RlO和VT6的柵極連接；隔離驅(qū)動單元4的輸出公共端和VT4的發(fā)射極以及VT6的源極連 接；穩(wěn)壓管ZD5的陰極和VT4的柵極連接，穩(wěn)壓管ZD5的陽極和VT4的發(fā)射極連接，下拉電 阻Rll和ZD5并聯(lián)；穩(wěn)壓管ZD5的陰極和VT6的柵極連接，穩(wěn)壓管ZD5的陽極和VT6的源極 連接，下拉電阻R12和ZD6并聯(lián)。
本發(fā)明的單相并網(wǎng)逆變器的逆變電路的控制方法充分利用IGBT導(dǎo)通損耗低、而 功率MOSFET的開通與關(guān)斷損耗低的特性，兼顧了兩者的優(yōu)點，克服了兩者的不足，使下橋 臂IGBT具有零電壓開通的軟開關(guān)特性和小電流關(guān)斷的近似軟開關(guān)特性，降低了系統(tǒng)的損 耗，提高了系統(tǒng)的效能。


利用附圖對本發(fā)明做進一步說明，但附圖中的內(nèi)容不構(gòu)成對本發(fā)明的任何限制。
圖1是應(yīng)用本發(fā)明的一個實施例的逆變電路的電路圖。
圖2是應(yīng)用本發(fā)明的一個實施例的驅(qū)動電路的電路圖。
圖3是本發(fā)明的一個實施例的波形圖。
具體實施方式
結(jié)合以下實施例對本發(fā)明作進一步說明。
應(yīng)用本發(fā)明的單相并網(wǎng)逆變器的逆變電路的控制方法的逆變電路如圖1所示，包 括IGBT VT1、VT2、VT3、VT4,以及MOSFET VT5和VT6，VTl和VT3的集電極與直流母線正極 +VDC連接；VTl的發(fā)射極和VT2的集電極連接，VT3的發(fā)射極和VT4的集電極連接；VT2的 集電極和VT5的漏極連接，VT4的集電極和Τ6的漏極連接；VT2的發(fā)射極、VT5的源極、VT4 的發(fā)射極、VT6的源極和直流母線負極-VDC連接。
應(yīng)用本發(fā)明的單相并網(wǎng)逆變器的逆變電路的控制方法的驅(qū)動電路如圖2所示，包 括VTl的驅(qū)動單元、VT2的驅(qū)動單元、VT3的驅(qū)動單元、VT2和VT5的驅(qū)動單元，以及VT4和 VT6的驅(qū)動單元。
VTl的驅(qū)動單元由隔離驅(qū)動單元1、電阻Rl、R2、穩(wěn)壓管ZDl構(gòu)成，隔離驅(qū)動單元1 輸入端接來自中央處理器的信號Wavel，Wavel是和電網(wǎng)同步的工頻信號，隔離驅(qū)動單元1 的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻Rl和VTl的柵極連接，隔離驅(qū)動單元1的輸出公共端和VTl 的發(fā)射極連接；穩(wěn)壓管ZDl的陰極和VTl的柵極連接，穩(wěn)壓管ZDl的陽極和VTl的發(fā)射極連 接，下拉電阻R2和ZDl并聯(lián)。
VT3的驅(qū)動單元由隔離驅(qū)動單元2、電阻R3、R4、穩(wěn)壓管ZD2構(gòu)成，隔離驅(qū)動單元2 的輸入端接來自中央處理器的信號Wave2，Wave2是和電網(wǎng)同步的工頻信號，隔離驅(qū)動單元 2的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻R3和VT3的柵極連接，隔離驅(qū)動單元2的輸出公共端和VT3 的發(fā)射極連接；穩(wěn)壓管ZD2的陰極和VT3的柵極連接，穩(wěn)壓管ZD2的陽極和VT3的發(fā)射極連 接，下拉電阻R4和ZD2并聯(lián)。
VT2和VT5的驅(qū)動單元由隔離驅(qū)動單元3、電阻R5、R6、R7、R8、穩(wěn)壓管ZD3、ZD4 構(gòu)成；電阻R5、R6的阻值為ΙπιΩ到99πιΩ，電阻R6的阻值小于電阻R5的阻值，這樣功率 MOSFET VT5先于IGBT VT2導(dǎo)通，而落后于IGBT VT2關(guān)斷；來自中央處理器的SPWM信號 PWM1，經(jīng)過隔離驅(qū)動單元3產(chǎn)生隔離驅(qū)動；隔離驅(qū)動單元3的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻 R5和VT2的柵極連接，同時，隔離驅(qū)動單元3的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻R6和VT5的柵 極連接；隔離驅(qū)動單元3的輸出公共端和VT2的發(fā)射極以及VT5的源極連接；穩(wěn)壓管ZD3的 陰極和VT2的柵極連接，穩(wěn)壓管ZD3的陽極和VT2的發(fā)射極連接，下拉電阻R7和ZD3并聯(lián)； 穩(wěn)壓管ZD4的陰極和VT5的柵極連接，穩(wěn)壓管ZD4的陽極和VT5的源極連接，下拉電阻R8 和ZD4并聯(lián)。
VT4和VT6的驅(qū)動單元由隔離驅(qū)動單元4、電阻R9、R10、R11、R12、穩(wěn)壓管S)5、S)6 構(gòu)成。電阻R9、RlO的阻值為ΙπιΩ到99πιΩ，其中電阻RlO的阻值小于電阻R9的阻值，這 樣功率MOSFET VT6先于IGBT VT4導(dǎo)通，而落后于IGBT VT4關(guān)斷。來自中央處理器的SPWM 信號PWM2，經(jīng)過隔離驅(qū)動單元4產(chǎn)生隔離驅(qū)動；隔離驅(qū)動單元4的輸出驅(qū)動信號經(jīng)過串聯(lián) 電阻R9和VT4的柵極連接，同時，隔離驅(qū)動單元4的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻RlO和VT6 的柵極連接；隔離驅(qū)動單元4的輸出公共端和VT4的發(fā)射極以及VT6的源極連接；穩(wěn)壓管 ZD5的陰極和VT4的柵極連接，穩(wěn)壓管ZD5的陽極和VT4的發(fā)射極連接，下拉電阻Rll和ZD5 并聯(lián)；穩(wěn)壓管ZD5的陰極和VT6的柵極連接，穩(wěn)壓管ZD5的陽極和VT6的源極連接，下拉電 阻Rl2和ZD6并聯(lián)。
本方法的一個實施例的加在驅(qū)動電路的波形如圖3所示。來自中央處理器的和 電網(wǎng)同步的工頻信號Wavel、Wave2分別加在隔離驅(qū)動單元1和隔離驅(qū)動單元2上，產(chǎn)生逆 變?nèi)珮虻纳蠘虮鄣尿?qū)動。Wavel和WaVe2的波形為交替高電平ON和零OFF，Wave2波形與 Wavel相反，Wavel的波形為ON時，Wave2為OFF, Wavel的波形為OFF時，Wave2為ON ；來 自中央處理器的SPWM信號PWM1、PWM2分別加在隔離驅(qū)動單元3和隔離驅(qū)動單元4上，產(chǎn)生 逆變?nèi)珮虻南聵虮鄣尿?qū)動。PWMl在Wavel為ON時有信號，在Wavel為OFF時為零，PWM2在 Wave2為ON時有信號，在WaVe2為OFF時為零；為了防止上橋臂和下橋臂直通事故的發(fā)生， 上橋臂和下橋臂的驅(qū)動信號保持一定的死區(qū)時間。
在硬件電路上，單相全橋逆變電路的上橋臂的開關(guān)管使用IGBT，下橋臂的開關(guān)管 采用IGBT和MOSFET并聯(lián)的結(jié)構(gòu)。
由系統(tǒng)的中央處理器單元提供和電網(wǎng)同步的工頻信號以及SPWM高頻信號，經(jīng)過 隔離驅(qū)動后，分別驅(qū)動全橋逆變電路的上橋臂和下橋臂的開關(guān)管。
單相全橋逆變電路的下橋臂的驅(qū)動電路中，功率MOSFET的柵極串聯(lián)電阻小于 IGBT的柵極串聯(lián)電阻，使功率MOSFET先于IGBT導(dǎo)通，而落后于IGBT關(guān)斷。
單相全橋逆變電路的上橋臂IGBT驅(qū)動信號采用電網(wǎng)同步的工頻驅(qū)動信號。工頻 驅(qū)動信號的頻率較低，降低了 IGBT的開關(guān)頻率，從而降低了 IGBT的開關(guān)損耗。
單相全橋逆變電路的下橋臂IGBT和功率MOSFET的驅(qū)動信號采用高頻SPWM信號， 在經(jīng)過隔離驅(qū)動單元后，分別經(jīng)過串聯(lián)電阻和IGBT的柵極、功率MOSFET的柵極連接。
在系統(tǒng)的中央處理器單元內(nèi)部，上橋臂和下橋臂的驅(qū)動信號保持一定的死區(qū)時 間，來避免上橋臂和下橋臂直通事故的發(fā)生。
最后應(yīng)當(dāng)說明的是，以上實施例僅用于說明本發(fā)明的技術(shù)方案而非對本發(fā)明保護 范圍的限制，盡管參照較佳實施例對本發(fā)明作了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理 解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的實質(zhì)和 范圍。
權(quán)利要求
1. 一種單相并網(wǎng)逆變器的逆變電路的控制方法，其特征在于步驟包括 A 中央處理器發(fā)出脈沖信號Wavel、Wave2和SPWM信號PWMl和PWM2 ；Wavel和Wave2 為與電網(wǎng)同步的工頻信號，Wavel和WaVe2分別加在隔離驅(qū)動單元1和隔離驅(qū)動單元2上； Wavel和Wave2的波形為交替高電平ON和零OFF，Wave2波形與Wavel相反，Wavel的波形 為ON時，Wave2為OFF，Wavel的波形為OFF時，Wave2為ON ；PWMl在Wavel為ON時有信號， 在Wavel為OFF時為零，PWM2在Wave2為ON時有信號，在Wave2為OFF時為零；B :Wavel、Wave2、P^l和P麗2分別傳送至VTl的驅(qū)動單元、VT3的驅(qū)動單元、VT2和VT5 的驅(qū)動單元，以及VT4和VT6的驅(qū)動單元；所述單相并網(wǎng)逆變器包括逆變電路和驅(qū)動電路；所述逆變電路包括IGBT VTU VT2、 VT3、VT4，以及MOSFET VT5和VT6，VTl和VT3的集電極與直流母線正極+VDC連接；VTl的 發(fā)射極和VT2的集電極連接，VT3的發(fā)射極和VT4的集電極連接；VT2的集電極和VT5的漏 極連接，VT4的集電極和T6的漏極連接；VT2的發(fā)射極、VT5的源極、VT4的發(fā)射極、VT6的 源極和直流母線負極-VDC連接；所述驅(qū)動電路包括VTl的驅(qū)動單元、VT3的驅(qū)動單元、VT2和VT5的驅(qū)動單元，以及VT4 和VT6的驅(qū)動單元；VTl的驅(qū)動單元由隔離驅(qū)動單元1、電阻R1、R2、穩(wěn)壓管ZDl構(gòu)成，隔離驅(qū)動單元1輸入 端接來自中央處理器的信號Wavel，Wavel是和電網(wǎng)同步的工頻信號，隔離驅(qū)動單元1的輸 出驅(qū)動信號經(jīng)過串聯(lián)電阻Rl和VTl的柵極連接，隔離驅(qū)動單元1的輸出公共端和VTl的發(fā) 射極連接；穩(wěn)壓管ZDl的陰極和VTl的柵極連接，穩(wěn)壓管ZDl的陽極和VTl的發(fā)射極連接， 下拉電阻R2和ZDl并聯(lián)；VT3的驅(qū)動單元由隔離驅(qū)動單元2、電阻R3、R4、穩(wěn)壓管ZD2構(gòu)成，隔離驅(qū)動單元2的輸 入端接來自中央處理器的信號Wave2，Wave2是和電網(wǎng)同步的工頻信號，隔離驅(qū)動單元2的 輸出驅(qū)動信號經(jīng)過串聯(lián)電阻R3和VT3的柵極連接，隔離驅(qū)動單元2的輸出公共端和VT3的 發(fā)射極連接；穩(wěn)壓管ZD2的陰極和VT3的柵極連接，穩(wěn)壓管ZD2的陽極和VT3的發(fā)射極連 接，下拉電阻R4和ZD2并聯(lián)；VT2和VT5的驅(qū)動單元由隔離驅(qū)動單元3、電阻R5、R6、R7、R8、穩(wěn)壓管ZD3、ZD4構(gòu)成；電 阻R5、R6的阻值為Im Ω到99m Ω，電阻R6的阻值小于電阻R5的阻值；隔離驅(qū)動單元3的 輸入端接來自中央處理器的SPWM信號PWM1，隔離驅(qū)動單元3的輸出驅(qū)動信號經(jīng)過串聯(lián)電 阻R5和VT2的柵極連接，同時，隔離驅(qū)動單元3的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻R6和VT5的 柵極連接；隔離驅(qū)動單元3的輸出公共端和VT2的發(fā)射極以及VT5的源極連接；穩(wěn)壓管ZD3 的陰極和VT2的柵極連接，穩(wěn)壓管ZD3的陽極和VT2的發(fā)射極連接，下拉電阻R7和ZD3并 聯(lián)；穩(wěn)壓管ZD4的陰極和VT5的柵極連接，穩(wěn)壓管ZD4的陽極和VT5的源極連接，下拉電阻 R8和ZD4并聯(lián)；VT4和VT6的驅(qū)動單元由隔離驅(qū)動單元4、電阻R9、R10、RlU R12、穩(wěn)壓管S)5、ZD6構(gòu) 成；電阻R9、R10的阻值為Im Ω到99m Ω，其中電阻RlO的阻值小于電阻R9的阻值；隔離驅(qū) 動單元4的輸入端接來自中央處理器的SPWM信號PWM2 ；隔離驅(qū)動單元4的輸出驅(qū)動信號 經(jīng)過串聯(lián)電阻R9和VT4的柵極連接，同時，隔離驅(qū)動單元4的輸出驅(qū)動信號經(jīng)過串聯(lián)電阻 RlO和VT6的柵極連接；隔離驅(qū)動單元4的輸出公共端和VT4的發(fā)射極以及VT6的源極連 接；穩(wěn)壓管ZD5的陰極和VT4的柵極連接，穩(wěn)壓管ZD5的陽極和VT4的發(fā)射極連接，下拉電阻Rll和ZD5并聯(lián)；穩(wěn)壓管ZD5的陰極和VT6的柵極連接，穩(wěn)壓管ZD5的陽極和VT6的源極 連接，下拉電阻R12和ZD6并聯(lián)。
全文摘要
一種單相并網(wǎng)逆變器的逆變電路的控制方法，步驟包括A中央處理器發(fā)出脈沖信號Wave1、Wave2和SPWM信號PWM1和PWM2；Wave1和Wave2為與電網(wǎng)同步的工頻信號；BWave1、Wave2、PWM1和PWM2分別傳送至VT1的驅(qū)動單元、VT3的驅(qū)動單元、VT2和VT5的驅(qū)動單元，以及VT4和VT6的驅(qū)動單元；功率MOSFET的柵極串聯(lián)電阻小于IGBT的柵極串聯(lián)電阻，功率MOSFET先于IGBT導(dǎo)通，而落后于IGBT關(guān)斷。本發(fā)明的單相并網(wǎng)逆變器電路的控制方法下橋臂IGBT具有零電壓開通的軟開關(guān)特性和小電流關(guān)斷的近似軟開關(guān)特性，降低了系統(tǒng)的損耗，提高了系統(tǒng)的效能。
文檔編號H02M7/5387GK102035425SQ20101060874
公開日2011年4月27日 申請日期2010年12月28日 優(yōu)先權(quán)日2010年12月28日
發(fā)明者徐海波, 鄭兆宏, 韓軍良 申請人:廣東易事特電源股份有限公司