專利名稱：可變pfc和并網(wǎng)總線電壓控制的制作方法
技術領域：
本發(fā)明涉及生成針對功率轉換器的補償信號，該功率轉換器包括但不限于功率因數(shù)校正(PFC)轉換器和并網(wǎng)逆變器。更具體地，本發(fā)明涉及用于生成快速環(huán)路響應補償信號的方法和裝置，該快速環(huán)路響應補償信號基本上沒有二次諧波AC線路頻率波紋(通常為 100 赫茲或 120Hz)。
背景技術：
圖5是用于生成針對功率轉換器的補償信號的示例性現(xiàn)有技術器件。在所示示例中，補償信號用于功率因數(shù)校正(PFC)轉換器。PFC轉換器使得功率轉換器表現(xiàn)為向該功率轉換器提供功率的網(wǎng)絡的電阻負載。通過讓轉換器件表現(xiàn)為電阻負載，網(wǎng)絡所需的功率對生成的功率被優(yōu)化，因此系統(tǒng)會比向網(wǎng)絡表現(xiàn)出低功率因數(shù)負載的功率轉換器更加有效并且汲取更少的電流?，F(xiàn)有技術PFC調節(jié)環(huán)路生成針對PFC轉換器的緩慢(通常為 10Hz-20Hz)補償信號，用于防止在輸出總線上對二次諧波波紋(例如，IOOHz或120Hz)的補償。對二次諧波波紋的補償減小了 PFC轉換器的功率因數(shù)，所以現(xiàn)有技術PFC調節(jié)環(huán)路通過將補償環(huán)路減慢至忽略總線上IOOHz或120Hz波紋的程度來避開該問題。圖5示出了用于生成針對PFC轉換器MO的補償信號536的現(xiàn)有技術電路500。 向分壓器520、520’提供總線電壓M2，從而生成定標總線電壓521。定標總線電壓521輸入至誤差放大器533的反相輸入531中。參考電壓源534向誤差放大器533的非反相輸入 532提供參考電壓。參考電壓源534通常是針對期望總線電壓542定標的恒定值。IOOms 的濾波器補償網(wǎng)絡535響應時間通常足以將二次諧波波紋從定標總線電壓521移除，并且產(chǎn)生針對PFC轉換器控制器MO的誤差參考信號536。從向PFC轉換器控制器540輸入的補償信號536移除100Hz/120Hz線路波紋防止了 PFC轉換器541響應定標總線電壓521上的諧波線路波紋。雖然緩慢環(huán)路響應允許從參考總線信號中濾除基本上所有的線路頻率波紋，但是現(xiàn)有技術設計并不善于限制在向PFC 轉換器541應用大負載瞬變時引起的瞬變電壓偏移(excursion)。圖6示出了經(jīng)受大負載瞬變的常規(guī)現(xiàn)有技術PFC轉換器系統(tǒng)的各種波形。波形6A示出了作為時間之函數(shù)的負載電流的曲線，該曲線包括輸出負載中的階躍。負載電流波形6A對應于在時間400ms向上階躍并且在時間600ms向下階躍的恒定功率負載。負載電流中的波紋是總線電壓中的變化以及負載以恒定功率操作的這一事實的直接結果。由于PFC轉換器通常連接到作為DC到DC 轉換器的第二級轉換器，并且DC到DC轉換器起到恒定功率負載的作用，因此圖6中所示的曲線對應于典型的設計情況。波形6B是輸入常規(guī)現(xiàn)有技術PFC轉換器中的AC輸入電流的曲線。該AC輸入電流的包絡線在400ms與大約450ms之間上升。當在600ms處移除AC負載之后，AC輸入電流在大約50ms之后回落到負載前水平。波形6C是耦合到常規(guī)現(xiàn)有技術PFC轉換器的PFC輸出總線電壓的曲線。在時刻 400ms處，在應用增加的負載時，總線電壓在時刻400ms與430ms之間下降大約50伏。該電壓降可以導致使得常規(guī)現(xiàn)有技術PFC轉換器失步的不良副作用?？偩€電壓如圖所示在時刻 500ms左右伴隨一些過沖而得到恢復。在增加的總線負載被移除(t = 600ms)之后，總線電壓在時刻600ms與時刻630ms之間過沖30伏左右?？偩€電壓被顯示為在大約700ms處恢復回到先前的值。此外，負向電壓偏移(圖6，曲線6C，400ms至460ms)使得第二級轉換器在更大的電壓范圍上進行操作，因此減少電源在緊隨負載瞬變之后的保持時間，以及增加轉換器成本并且降低整體轉換器效率。為了限制大電壓瞬變的效應，在PFC級的輸出上安置了大電解電容器，從而導致PFC轉換器的成本和大小方面的增加。由負載瞬變造成的總線電壓瞬變可以導致對臨時關閉電源的過電壓保護。由于緩慢補償誤差信號響應(圖6中6D)而產(chǎn)生的不受控制的瞬變的另一結果為電子器件需要第二級轉換器(電源)中更大的電壓操作范圍。波形6D示出了現(xiàn)有技術系統(tǒng)的補償信號(圖5中的536)，該系統(tǒng)配置用于生成針對PFC轉換器的補償信號。由于補償誤差信號536的緩慢響應時間，PFC轉換器540不能快速響應負載瞬變(圖6，曲線6A)，這是因為需要不對線路電壓二次諧波作出響應。圖 6中的曲線6D清楚地示出了補償信號。需要大約60ms的響應時間來響應負載瞬變。因此，現(xiàn)有技術PFC轉換器設計存在若干設計缺陷。首先，由于電壓瞬變而需要額定電壓較高的半導體，并且因此PFC轉換器會帶來較高的制造成本。其次，第二級轉換器要求更大的變壓器來處理較高的電壓范圍，并因此對PFC轉換器產(chǎn)生影響使得其具有較低的效率和較高的成本。另外，負載瞬變之后的保持時間被減少，由此引起性能問題。由于未經(jīng)調節(jié)的轉換器級無法同PFC級串聯(lián)使用，所以系統(tǒng)設計選項同樣受到限制，并因而限制了潛在可能增加的性能和成本節(jié)約。并網(wǎng)逆變器是下述功率轉換器的另一示例，該功率轉換器必須調節(jié)DC總線同時忽略總線上包含電網(wǎng)頻率二次諧波在內(nèi)的電壓變化。并網(wǎng)逆變器(諸如某些光伏逆變器) 具有與PFC轉換器相同的控制和補償問題。圖9示出了典型并網(wǎng)逆變器900的示意圖。光伏陣列920或其他電源通過DC到DC轉換器910以依賴于當前可用功率的恒定速率(例如，就光伏逆變器而言作為光照水平的函數(shù))對高壓大容量電容器940進行充電。全橋逆變器由開關(Q9-Q12)951-%4和電感器(L6)955形成，繼而產(chǎn)生與電網(wǎng)電壓同相的接近正弦的電流。由于DC輸入功率而正弦輸出電流，跨大容量電容器C3的電壓包含大量二次諧波(例如，100/120Hz)波紋。逆變器必須調整其推入電網(wǎng)的正弦電流的振幅，以便將跨大容量電容器C3940的電壓調節(jié)到期望的電平。用于完成該調節(jié)的控制環(huán)路具有與已經(jīng)針對生成PFC補償信號進行了描述的問題完全相同的問題。所需的是產(chǎn)生代表總線電壓的補償信號的電路，或者基本上不存在100Λ20ΗΖ波紋但對PFC轉換器(或并網(wǎng)逆變器)總線電壓上的瞬變具有快速響應的電路。

發(fā)明內(nèi)容
本發(fā)明提供了用于生成基本上無電源AC線路頻率諧波波紋的補償信號的裝置和方法。補償信號代表總線電壓與基本上無電源AC線路頻率諧波波紋的目標值的偏離，并且可以是數(shù)字信號或者模擬信號。誤差信號提供了對總線電壓瞬變的快速環(huán)路響應。雖然這里主要通過誤差信息的數(shù)字處理描述了示例實施方式，但是也可以考慮包括模擬濾波器的其他實現(xiàn)方式。所考慮的另一實現(xiàn)方式是經(jīng)濾波的總線信息的數(shù)字表示。該信息可以是定標總線電壓或誤差電壓信息。此外，PLL可以用模擬電路或數(shù)字電路來實現(xiàn)，包含總線電壓數(shù)據(jù)的堆?？梢杂媚M電荷耦合器件來實現(xiàn)，并且同樣地，補償模塊濾波器可以用模擬電路來實現(xiàn)。本發(fā)明的一個方面是用于生成針對功率轉換器的補償信號的器件。該器件包括鎖頻系統(tǒng)時鐘、總線電壓數(shù)據(jù)生成器、總線電壓數(shù)據(jù)堆棧和補償模塊。鎖頻系統(tǒng)時鐘具有多倍于AC線路電壓頻率的頻率?？偩€電壓采樣器以系統(tǒng)時鐘頻率向堆棧輸入提供總線電壓數(shù)據(jù)。總線電壓數(shù)據(jù)可以是模擬式或數(shù)字式，并且可以表示總線電壓數(shù)據(jù)或者表示總線電壓數(shù)據(jù)與目標總線電壓之間差異的誤差數(shù)據(jù)。堆棧具有一個或更多個輸出，其中向補償模塊輸出電壓總線數(shù)據(jù)。堆棧具有堆棧長度，該堆棧長度表示AC線路頻率的二次諧波的一個或更多個完整周期。補償模塊處理來自形成補償信號輸出的堆棧的數(shù)據(jù)。形成補償信號用于通過對以鎖定至AC線路頻率的頻率取得的堆棧數(shù)據(jù)進行處理來最小化兩倍于電源AC線路頻率的頻率，同時提供對總線電壓上瞬變的快速響應。在一個實施方式中，鎖頻時鐘是配置用于選擇性地鎖定至兩倍于AC線路電壓頻率的鎖相環(huán)。鎖頻時鐘可以配置用于僅鎖定至介于64Hz與140Hz之間的頻率。在另一實施方式中，堆棧可以具有數(shù)字或模擬實現(xiàn)方式。模擬堆棧包括對總線電壓數(shù)據(jù)進行采樣的電荷耦合陣列。鎖頻系統(tǒng)時鐘是模擬器件并且總線誤差數(shù)據(jù)是模擬式。 通過將定標總線電壓與參考信號進行比較形成了模擬總線誤差數(shù)據(jù)。向堆棧輸出該模擬總線誤差數(shù)據(jù)。在一個實施方式中，補償模塊包括用于對耦合到產(chǎn)生加法器輸出的堆棧的AC線路電壓的一半周期中的總線電壓數(shù)據(jù)求和的裝置；耦合到具有定標比例輸出和定標積分輸出的加法器輸出的定標比例組件和定標積分組件；耦合到堆棧并且配置用于對由具有定標比例輸出的AC線路電壓的一半周期分隔開的兩個總線電壓數(shù)據(jù)采樣進行處理的定標微分組件；以及PID加法器配置用于將定標比例輸出、定標積分輸出和定標微分輸出求和從而形成補償信號。正如任何PID控制器一樣，不是所有P、I和D信號都用于每種情況。P、I 和D信號的不同組合將提供不同的控制器環(huán)路響應。補償信號可以進一步包括具有耦合到功率轉換器總線的輸入、具有耦合到PID加法器的前饋輸出的定標前饋分量，其中補償信號進一步包括定標前饋信號分量。補償模塊可以通過數(shù)字組件、模擬組件或其組合來實施。在又一實施方式中，器件進一步包括轉換器模塊，該轉換器模塊具有配置用于接收補償信號的轉換器輸入。轉換器模塊配置用于將數(shù)字補償信號轉換成在轉換器輸出上的模擬補償信號。該轉換器輸出配置用于與功率轉換器對接。在另一實施方式中，總線電壓采樣器可以生成表示總線電壓值與目標電壓值之間差異的總線電壓數(shù)據(jù)或誤差數(shù)據(jù)。數(shù)據(jù)可以是模擬式或數(shù)字式。在又一實施方式中，器件可以在ASIC(專用集成電路)中實現(xiàn)。PLL的某些較大濾波器組件可以在ASIC外部實現(xiàn)。此外，ASIC可以包括功率轉換器控制器作為器件的一部分。本發(fā)明的另一方面公開了一種用于生成針對功率轉換器的補償信號的方法，該補償信號基本上無AC電源諧波(尤其是二次諧波)。方法包括以下步驟生成具有鎖定到整數(shù)倍AC線路電壓頻率的頻率的鎖頻系統(tǒng)時鐘，以該頻率生成總線電壓數(shù)據(jù)，將總線電壓數(shù)據(jù)排隊，以及補償總線電壓數(shù)據(jù)從而形成補償信號，其中補償最小化了處于AC線路電壓頻率的偶數(shù)倍的補償信號頻率分量。鎖頻系統(tǒng)時鐘以多倍的總線電壓線路頻率生成?？偩€電壓數(shù)據(jù)可以以定標的多倍的系統(tǒng)時鐘速率生成?？偩€電壓數(shù)據(jù)以系統(tǒng)時鐘速率在堆棧中排隊。堆棧輸出可以配置用于以任何方式輸出數(shù)據(jù)，但是優(yōu)選地配置用于輸出最新的和最舊的總線電壓數(shù)據(jù)。優(yōu)選地，選擇堆棧長度來保持代表一半AC線路周期的總線電壓數(shù)據(jù)，但是可以替代地選擇堆棧長度來保持代表整數(shù)個半周期的總線電壓數(shù)據(jù)。在另一步驟中，該方法包括補償總線電壓數(shù)據(jù)以及形成補償信號。在一個實施方式中，用于生成鎖頻時鐘的方法是配置用于選擇性地鎖定到兩倍的 AC線路電壓頻率的鎖相環(huán)。用于生成鎖頻時鐘的方法可以配置用于只鎖定到64Hz至140Hz 內(nèi)的頻率。在另一實施方式中，排隊可以是數(shù)字式或模擬式。排隊可以利用包括對總線電壓數(shù)據(jù)進行采樣的電荷耦合陣列的堆棧來實現(xiàn)。此外，生成電壓總線數(shù)據(jù)可以是模擬式或數(shù)字式，并且提供采樣數(shù)據(jù)或誤差數(shù)據(jù)。在一個實施方式中，補償包括補償模塊，該補償模塊包括用于對耦合到產(chǎn)生加法器輸出的堆棧的AC線路電壓頻率的一半周期中的總線電壓數(shù)據(jù)求和的裝置；耦合到具有定標比例輸出和定標積分輸出的加法器輸出的定標比例組件和定標積分組件；定標微分組件，耦合到堆棧并且配置用于處理由具有定標比例輸出的AC線路電壓的一半周期分隔開的兩個總線電壓數(shù)據(jù)采樣；以及PID加法器，配置用于對定標比例輸出、定標積分輸出和定標微分輸出求和，從而形成補償信號。正如任何PID控制器一樣，不是所有P信號、I信號和 D信號在任何情況下都使用。補償信號可以進一步包括具有耦合到功率轉換器總線的輸入、 具有耦合到PID加法器的前饋輸出的定標前饋組件，其中補償信號進一步包括定標前饋信號分量。補償模塊可以利用數(shù)字組件或模擬組件來實施。在又一實施方式中，器件進一步包括具有配置用于接收補償信號的轉換器輸入的轉換器模塊。轉換器模塊配置用于將數(shù)字補償信號轉換成在轉換器輸出上的模擬補償信號。轉換器輸出配置用于與功率轉換器控制器對接。在另一實施方式中，生成總線電壓數(shù)據(jù)可以生成表示總線電壓值與目標電壓值之間差異的總線電壓數(shù)據(jù)或誤差數(shù)據(jù)。該數(shù)據(jù)可以是模擬式或數(shù)字式。在一個實施方式中，可以利用模擬組件和技術來實現(xiàn)某些或所有步驟或者步驟的組合。鎖頻系統(tǒng)時鐘可以是模擬式，并且總線誤差數(shù)據(jù)可以是模擬式。總線誤差數(shù)據(jù)的堆?？梢允悄M電荷耦合器件，其中延遲線長度是總線電壓波紋的一個或多個周期。模擬濾波可以形成總線誤差數(shù)據(jù)的定標微分分量和定標比例分量作為目標電壓補償信號的分量。 在又一實施方式中，濾波器包括總線誤差數(shù)據(jù)的定標積分分量作為目標電壓補償信號的組成部分。在另一實施方式中，定標前饋分量被添加到目標電壓補償信號。本發(fā)明的第三方面公開了制造用于生成針對功率轉換器的補償信號的器件的方法。該方法包括以下步驟提供耦合到具有AC線路電壓頻率的AC線路的鎖頻時鐘，其中該時鐘配置用于生成頻率鎖定到整數(shù)倍的AC線路電壓頻率的頻率；提供耦合到鎖頻時鐘并且耦合到具有總線電壓的功率轉換器總線的總線電壓采樣器并且以該頻率生成總線電壓數(shù)據(jù)；提供耦合到總線電壓采樣器的堆棧，其中堆棧的大小定為用于包含跨AC線路電壓的一半周期的時間間隔的總線數(shù)據(jù)采樣；以及提供補償模塊，其操作地耦合到堆棧，并且配置用于從總線電壓數(shù)據(jù)生成補償信號，并且其中補償信號模塊配置用于產(chǎn)生補償信號，在該補償信號中處于AC線路電壓頻率的偶數(shù)倍的頻率分量得以最小化。在一個實施方式中，所提供的鎖頻時鐘是配置用于選擇性地鎖定到兩倍的AC線路電壓頻率的鎖相環(huán)。所提供的頻率鎖定時鐘可以配置用于僅鎖定到64Hz至140Hz內(nèi)的頻率。在另一實施方式中，可以利用數(shù)字組件或模擬組件來提供堆棧。堆?？梢岳脤偩€電壓數(shù)據(jù)進行采樣的電荷耦合陣列來實現(xiàn)。此外，生成電壓總線數(shù)據(jù)可以是模擬式或數(shù)字式，并且提供采樣數(shù)據(jù)或誤差數(shù)據(jù)。在一個實施方式中，提供補償模塊包括用于對耦合到產(chǎn)生加法器輸出的堆棧的 AC線路電壓的一半周期中的總線電壓數(shù)據(jù)進行求和的裝置；耦合到具有定標比例輸出和定標積分輸出的加法器輸出的定標比例組件和定標積分組件；定標微分組件，耦合到堆棧并且配置用于處理由具有定標比例輸出的AC線路電壓的一半周期分隔開的兩個總線電壓數(shù)據(jù)采樣；以及PID加法器，配置用于對定標比例輸出、定標積分輸出和定標微分輸出求和，從而形成補償信號。正如任何PID控制器一樣，不是所有P信號、I信號和D信號在任何情況下都使用。補償信號可以進一步包括具有耦合到功率轉換器總線的輸入、具有耦合到 PID加法器的前饋輸出的定標前饋組件，其中補償信號進一步包括定標前饋信號分量。補償模塊可以利用數(shù)字組件或模擬組件來實施。在又一實施方式中，該方法進一步包括提供具有配置用于接收補償信號的轉換器輸入的轉換器模塊。該轉換器模塊配置用于將數(shù)字補償信號轉換成在轉換器輸出上的模擬補償信號。該轉換器輸出配置用于與功率轉換器對接。在另一實施方式中，提供總線電壓采樣器數(shù)據(jù)可以生成表示總線電壓值與目標電壓值之間差異的總線電壓數(shù)據(jù)或誤差數(shù)據(jù)。數(shù)據(jù)可以是模擬式或數(shù)字式。在一個實施方式中，可以利用模擬組件和技術來執(zhí)行某些或所有步驟或者步驟的組合。鎖頻系統(tǒng)時鐘可以是模擬式，并且總線誤差數(shù)據(jù)可以是模擬式?？偩€誤差數(shù)據(jù)的堆棧可以是模擬電荷耦合器件，其中延遲線長度是總線電壓波紋的一個或多個周期。模擬濾波可以形成總線誤差數(shù)據(jù)的定標微分分量和定標比例分量作為目標電壓補償信號的分量。 在又一實施方式中，濾波器包括總線誤差數(shù)據(jù)的定標積分分量作為目標電壓補償信號的組成部分。在又一實施方式中，向目標電壓補償信號中添加定標前饋分量。參考附圖以及本文的詳細描述可以理解本發(fā)明的這些方面、特征和優(yōu)勢以及其他方面、特征和優(yōu)勢，并且可以通過在所附權利要求書中特別指出的各種元件和組合來實現(xiàn)這些方面、特征和優(yōu)勢。應當理解，前文總體描述以及下文附圖的簡要描述和本發(fā)明的詳細描述兩者都是本發(fā)明優(yōu)選實施方式的示例和說明，而不是對所述本發(fā)明的約束。


圖1示出了根據(jù)本發(fā)明的一個實施方式、用于生成針對功率轉換器的、基本上無二次諧波AC線路頻率波紋的快速環(huán)路響應補償信號的電路的框圖。圖2示出了圖1的PLL的框圖的一個實施方式。圖3示出了用于根據(jù)具有二次諧波AC線路頻率波紋的功率轉換器總線電壓來生成基本上不具有二次諧波AC線路頻率波紋的補償信號的方法。圖4示出了用于制造用以生成針對功率轉換器總線的、基本上無二次諧波AC線路頻率波紋的快速環(huán)路響應補償信號的裝置的方法。圖5示出了用于生成針對功率轉換器的緩慢響應補償信號的現(xiàn)有技術。圖6給出了響應于對于現(xiàn)有技術系統(tǒng)的瞬變負載變化的總線電壓、輸入電流和補償信號的曲線圖。圖7給出了響應于對于具有快速環(huán)路響應補償信號的系統(tǒng)的瞬變負載變化的總線電壓、輸入電流和補償信號的曲線圖。圖8給出了示出響應于輸入變化的標準PID濾波器與修改的PID濾波器之間信號差異的曲線圖。圖9示出了現(xiàn)有技術光伏并網(wǎng)逆變器的框圖。
具體實施例方式本發(fā)明的某些實施方式涉及用于生成針對功率轉換器(包括但不限于PFC轉換器或并網(wǎng)逆變器)的快速環(huán)路補償信號的裝置和方法。補償信號被設計成對功率轉換器負載中的變化具有快速響應，但不響應于AC電源頻率的二次諧波(通常為100/120HZ)。提供本發(fā)明的以下描述作為本發(fā)明的教導，其包括其最佳的、目前已知的實施方式。相關領域中的技術人員將會意識到，可以對所描述的實施方式作出各種修改，而同時仍獲得本發(fā)明的有益結果。同樣容易理解，本發(fā)明某些期望的益處可以通過選擇本發(fā)明的某些特征而不利用其他特征而獲得。因此，本領域技術人員將認識到，可以對本發(fā)明作出許多修改和更改，并且這在某些情況下甚至是更期望的，并且是本發(fā)明的一部分。因此，以下描述提供作為對本發(fā)明原理的說明而不是對其的限制，因為本發(fā)明的范圍由權利要求書限定。以下描述使用通用功率轉換器進行說明；然而，所有描述的原理等同地適用于生成用于但并不僅限用于PFC轉換器或并網(wǎng)轉換器的補償信號。在本發(fā)明的優(yōu)選實施方式中，PLL向功率轉換器的AC電源的二次諧波(通常為 IOOHz或120Hz)提供頻率鎖定時鐘。PLL提供以下時鐘，該時鐘被頻率鎖定到經(jīng)整流AC電源線路頻率或者處于AC電源線路頻率的整數(shù)倍。鎖頻系統(tǒng)時鐘的鎖頻時鐘，或者鎖頻系統(tǒng)時鐘的鎖頻時鐘的整數(shù)倍或整數(shù)分數(shù)或其組合，被分發(fā)到其他電路模塊?？偩€電壓采樣器提供關于總線電壓的信息。優(yōu)選地，總線電壓采樣器提供表示與總線電壓值和目標值之間的差異成比例的誤差值的總線電壓數(shù)據(jù)；然而，總線電壓數(shù)據(jù)可以替代地表示總線電壓值的采樣而不是誤差值。堆棧包含在等于AC線路的半周期的整數(shù)倍的期間中采樣的總線電壓數(shù)據(jù)。通過模擬方法或數(shù)字方法對三個值求和來生成PID’信號。經(jīng)修改的成比例(P’ ) 的信號是堆?？偤偷亩酥?。經(jīng)修改的積分(I’ )信號是由第二值定標的堆棧總和的積分值。經(jīng)修改的微分(D’ )信號是最舊堆?？偩€電壓誤差數(shù)據(jù)與由第三值定標的當前總線電壓數(shù)據(jù)之間的差異。選擇該三個定標值來基于由電源設計領域技術人員通常實踐的技術產(chǎn)生快速但穩(wěn)定的補償環(huán)路。P’、I’和D’信號基本上無二次諧波線路頻率成分。P’信號已經(jīng)被示為不包含二次諧波線路頻率成分，這是因為堆棧包含由于鎖頻時鐘而精確表示一個線路頻率半周期的等間隔總線電壓數(shù)據(jù)。I’信號是P’信號的積分，因此I’信號也基本上無任何二次諧波線路頻率成分。D’信號是兩個采樣(最舊堆棧采樣與當前誤差)之間的差異，這兩個采樣在時間上精確地間隔開半個線路周期。在穩(wěn)態(tài)轉換器操作的情況下，最舊和最新總線電壓誤差數(shù)據(jù)是相同的所以D’信號為0，因此基本上無二次諧波線路頻率成分。 所得的PID’控制器因此忽略100/120HZ諧波，但以受控的方式響應總線電壓上的瞬變。數(shù)字PID’目標電壓補償信號可以直接耦合到數(shù)字化實現(xiàn)的PFC轉換器控制上的數(shù)字輸入，或者可以被轉換成模擬信號并且與模擬PFC轉換器控制一起使用。圖1示出了用于生成針對功率轉換器控制器200的快速環(huán)路響應補償信號197 的系統(tǒng)的一個實施方式的框圖100。該系統(tǒng)包括二次諧波線路頻率檢測器113、鎖相環(huán) (PLL) 110、總線電壓采樣器或數(shù)據(jù)生成器120、堆棧140、經(jīng)修改的微分數(shù)據(jù)D’生成器130、 電壓定標器170、加法器180、比例數(shù)據(jù)定標器192、以及積分器191、積分器數(shù)據(jù)定標器193、 微分定標器194、前饋定標器195、補償信號分量加法器196和可選的信號轉換器160。二次諧波線路頻率檢測器113可以是任何本領域中已知的、用于產(chǎn)生頻率為AC線路輸入頻率的兩倍的強信號分量的裝置。實踐中，二次諧波線路頻率檢測器113通常通過將全波整流AC線路電壓與固定參考電平進行比較來創(chuàng)建；然而，存在許多其他方法用于以等于輸入線路頻率的二次諧波的頻率產(chǎn)生脈沖。PLL 110是一種用于產(chǎn)生鎖頻時鐘的裝置， 但也可以考慮其他裝置。PLL 110鎖定到AC線路頻率的二次諧波(通常在IOOHz或120Hz)， 并且生成多倍于二次諧波線路頻率的鎖相系統(tǒng)時鐘112。頻率倍增通過在PLLllO的反饋路徑中安置分頻器來完成。因此，舉例而言，如果分頻器以因子64來對頻率進行分頻并且AC 線路頻率為50Hz，則二次諧波線路頻率檢測器將以IOOHz的速率產(chǎn)生脈沖，并且PLL 110將產(chǎn)生頻率為6. 4kHz的鎖頻系統(tǒng)時鐘。可以通過使PLL 110時鐘鎖定至AC線路頻率(而不是線路頻率的二次諧波)然后將輸入頻率倍增額外的2倍來達到相同的結果。PLL 110可以是模擬式、數(shù)字式或兩者的組合?？梢允褂肞LL 110的集成ASIC型式。某些模擬濾波器組件對于在ASIC中經(jīng)濟實現(xiàn)而言可能過大，因此保持在PLL ASIC設計之外。鎖頻系統(tǒng)時鐘輸出112耦合到要求與鎖頻系統(tǒng)時鐘同步的系統(tǒng)組件，該系統(tǒng)組件包括堆棧140，并且在實踐中還將包括數(shù)字化實現(xiàn)的系統(tǒng)的所有元件。電壓定標器170(通常為包括電阻器的分壓器)對總線電壓171進行定標，以產(chǎn)生輸入至總線電壓數(shù)據(jù)生成器120的定標總線輸入124。定標器170的用途在于將總線電壓數(shù)據(jù)采樣降低到可與其他電子器件兼容的電平?？偩€電壓171可以是數(shù)百伏。總線電壓采樣器120可以通過多種不同的方式生成數(shù)據(jù)。總線電壓數(shù)據(jù)輸出121 可以是數(shù)字式或模擬式。此外，總線電壓數(shù)據(jù)可以表示定標總線電壓或者與目標電壓的定標誤差。如圖1中所示，生成表示定標總線電壓124與參考信號生成器122之間的差異的誤差信號。參考電壓122耦合到進入總線電壓采樣器120的另一輸入123。選擇參考電壓 123和定標總線電壓124，使得差異(S卩，誤差)在總線電壓171處于目標電平時為0。在操作中，總線電壓并且因此經(jīng)定標的總線電壓輸入124在信號上具有100/120HZ波紋，因此參考電壓122與經(jīng)定標總線電壓IM之間的差異將反映該波紋。在生成總線電壓采樣而不是誤差總線電壓采樣的配置中，加法器180、堆棧140中或其他電子器件(未示出)中的其他電子器件可以從數(shù)據(jù)中減去DC偏置；然而，使用誤差采樣而不是總線電壓采樣以便減少計算硬件的所需動態(tài)范圍是占有優(yōu)勢的。本領域技術人員容易理解，通過改變參考電壓122 或者電壓定標器170中的定標因子，可以選擇不同的目標總線電壓171。電壓參考122的典型值約為2. 5伏或1. 25伏?？偩€電壓采樣器120向堆棧140提供總線電壓數(shù)據(jù)121?？偩€電壓數(shù)據(jù)121在輸入142上被輸入至堆棧140中。從PLL 110向堆棧140提供鎖頻系統(tǒng)時鐘112，用于控制輸入、輸出以及在堆棧140中存儲總線電壓數(shù)據(jù)的速率和位置。調整堆棧140的大小定為用于保持表示AC線路電壓的半周期的時間間隔的采樣。本公開還考慮了多倍于該堆棧大小的情況。優(yōu)選地，堆棧為數(shù)字式并且接收數(shù)字總線電壓數(shù)據(jù)，但是同樣考慮了模擬實現(xiàn)方式。堆棧140的模擬型式可以利用被稱作電荷耦合陣列的電荷耦合器件鏈來實現(xiàn)?？偩€電壓數(shù)據(jù)的采樣作為電壓電荷存儲在電荷耦合陣列內(nèi)。加法器180在與AC線路的二次諧波的一個周期相當?shù)腁C線路的一半周期中對來自堆棧140的總線電壓數(shù)據(jù)121求平均。由于總線電壓數(shù)據(jù)121被頻率鎖定到AC線路頻率的二次諧波，因此當轉換器具有恒定負載時二次諧波分量的總和將基本上平均到0。噪聲和分辨率限制通常會在二次諧波上提供某些殘留數(shù)據(jù)。加法180可以通過模擬裝置或數(shù)字裝置進行計算。如果總線電壓數(shù)據(jù)121不表示誤差值，則優(yōu)選地從每個總線電壓數(shù)據(jù)121 采樣中減去DC偏移。優(yōu)選地，通過減去最舊的采樣并添加最新的采樣從而保持采樣的當前和來計算總和。在所示實施方式中，堆棧140提供針對最近值的輸出(誤差(n))，以及被延遲了 AC線路的半周期或者AC線路二次諧波的完整周期的誤差值誤差(n-64)。微分生成器130 生成差值D’，其可以是模擬式或數(shù)字式。最舊總線電壓數(shù)據(jù)輸出145上的總線電壓數(shù)據(jù)采樣被延遲了圖中示為64個總線電壓數(shù)據(jù)采樣的堆棧長度。堆棧長度的大小被定為用于覆蓋AC線路的半個周期或者AC線路二次諧波波紋的完整周期。因此，通過選擇鎖定到二次諧波波紋的一個周期的時間的堆棧深度，差分信號分量D’無AC 二次諧波。這示出了系統(tǒng)時鐘112與堆棧深度之間的關系。雙倍系統(tǒng)時鐘112將要求雙倍堆棧深度。圖1示出了利用經(jīng)修改的PID’濾波器的補償信號生成器的實現(xiàn)方式。所示實施方式包括經(jīng)修改的PID’ (比例、積分、微分)濾波器并且可以可選地包括前饋信號。前饋信號耦合到總線電壓171。所公開的系統(tǒng)生成與現(xiàn)有技術補償信號不同的補償信號。經(jīng)修改的PID’濾波器利用AC線路鎖頻總線電壓數(shù)據(jù)，該AC線路鎖頻總線電壓數(shù)據(jù)提供了能夠從所生成補償信號197中移除AC線路二次諧波的優(yōu)勢。生成總線電壓數(shù)據(jù)121的半周期總和180并將其用于生成經(jīng)修改的比例信號P’，根據(jù)該比例信號P’生成經(jīng)修改的積分信號 I’。加法器180可以由任何標準方式生成，這些方式包括但不限于從堆棧140輸入堆棧總線電壓數(shù)據(jù)121的整個AC線路半周期，或者通過減去被“推”出堆棧的最舊的堆棧值(數(shù)據(jù)(n-64))并且添加最新的堆棧值(數(shù)據(jù)(η))來計算當前和。經(jīng)修改的積分器191使用經(jīng)修改的P’值生成經(jīng)修改的I’補償信號分量。通過向輸出D’的差分生成器130輸入當前總線電壓數(shù)據(jù)(數(shù)據(jù)(η))和半周期延遲總線電壓數(shù)據(jù)(數(shù)據(jù)(n-64))生成經(jīng)修改的微分值D’。差分生成器130可以是模擬式或數(shù)字式。P’數(shù)據(jù)由Kp 192定標，I’數(shù)據(jù)由K1 193 定標，而D’數(shù)據(jù)由Kd 194定標。經(jīng)定標的P’、I’和D’值被輸入至產(chǎn)生復合補償信號197 的加法器件196。功率控制器設計領域中的技術人員能夠確定Kp 192, 193,Kd 194的定標值以提供PID’濾波器的期望響應。另外，補償信號可以包括由Kf 195定標的前饋信號 VfMdfwd。經(jīng)定標的前饋信號還可以輸入至形成補償信號197的分量的加法器196。補償信號197可以輸入至將補償信號轉換成可與功率轉換器控制器200兼容的信號的可選轉換器 160。轉換器160可以將數(shù)字目標總線電壓補償信號轉換成模擬信號。補償信號197向響應總線電壓171中變化的功率轉換器控制器200提供定標的快速響應控制信號。此外，補償信號197基本上無AC 100/120HZ線路波紋，因此功率轉換器201總線電壓通過不響應該波紋而具有更好的瞬變響應特性?？驁D內(nèi)的虛線表示了優(yōu)選在單個集成電路(諸如ASIC(專用集成電路))中實現(xiàn)的組件。PLL的濾波器組件由于組件大小的原因通常不包括在ASIC中。圖2示出了包括濾波器組件的圖IPLL 110的框圖。PLL時鐘生成電路包括相位檢測器114、陷波濾波器組件115、陷波濾波器116、V0C(壓控振蕩器)117和時鐘分頻器118。 到PLL電路110的輸入是兩倍于AC線路頻率的二次諧波輸入。相位檢測器114基于二次諧波脈沖113與分頻器118的輸出之間的相位差來生成輸出信號。相位檢測器114的輸出被輸入至具有在64Hz與140Hz之間的通帶的陷波濾波器116。濾波器組件115耦合到陷波濾波器116。陷波濾波器116的輸出耦合到VCO 117。VCO 117的輸出是鎖頻系統(tǒng)時鐘112。 鎖頻系統(tǒng)時鐘輸出112耦合到分頻器118。虛線表示可以在單個集成電路內(nèi)形成的組件。在本圖示中，VCO具有64倍于來自二次諧波生成器的輸出的頻率，或者1 倍于 AC線路頻率的頻率。分頻器118將VCO 117時鐘頻率劃分頻降至于二次諧波生成器的輸出相等的頻率。陷波濾波器116將PLL 110約束到只在對應于AC線路頻率的預期范圍的窄頻帶中響應。在操作中，PLL 110移頻VCO時鐘頻率，使得系統(tǒng)時鐘112與AC線路頻率鎖頻，并且因而與總線電壓171上的波紋分量鎖頻。PLLllO提供系統(tǒng)時鐘輸出112。圖8示出了對于50Hz輸入AC線路，在真實PID (比例、積分、微分)控制器與本發(fā)明PID’控制器生成的信號之間信號中的差異。圖8E中的波形SE(Vbus)示出了正經(jīng)歷正向階躍和負向階躍的總線電壓。從左至右Vbus開始于385V。在t = 400ms處，Vbus在Ims 中上升到425V。Vbus繼而保持在425V，直到t = 501ms。在t = 501ms處，Vbus在Ims中下降到385V。Vbus偏移不表示任何特定的閉環(huán)轉換器操作。為了圖示PID與PID’信號之間的差異，IOOHz波紋不包括在圖8E中的Vbus信號上。如果使用無波紋總線上的真實PID 控制器，則比例信號P遵循Vbus的波形。注意，在波形8D中，P’落后于P，這是因為整個寄存器堆棧要求填充Vbus的更高電壓值，以便使堆棧平均等于真實比例信號P，并且寄存器堆棧要花費IOms (以50Hz操作的轉換器的半個周期)來填充對應于新Vbus值的誤差信號。 要求由鎖頻時鐘所驅動的堆棧和加法器移除二次諧波波紋，從而提供經(jīng)修改的響應PID’濾波器。P’的階梯瞬變響應是對寄存器堆棧值的離散變化的結果。波形8A示出了對時刻400ms處在總線電壓中階躍增加以及在大約時刻500ms處在總線電壓中階躍減小的微分響應“D”。波形8B示出了本發(fā)明的總線電壓中的階躍增加對 D’(經(jīng)修改的微分響應信號)的影響。微分信號D和D’對瞬變的開始具有類似的快速響應；然而，雖然D在對應于Vbus瞬變結束的時刻立即降低到0伏，但D’并不降低至0，直到瞬變開始之后IOms (以50Hz操作的轉換器的半個周期)。波形8C示出了經(jīng)修改的積分信號I’。該經(jīng)修改的積分信號I’類似于略微延遲大約-s的真實積分信號I。該延遲是由在瞬變時P’下的區(qū)域與P下的區(qū)域之間的差異所引起?？梢钥闯?，經(jīng)修改的PID’信號背離真實PID信號；然而，還可以看出，瞬變信息出現(xiàn)在緊隨逆變發(fā)生之后的P’、I’和D’中。在實踐中，可以使用經(jīng)修改的信號P’、I’和D’ 制成PID’控制器。使用經(jīng)修改控制信號的響應不同于用PID信號實現(xiàn)的控制的響應，但該結果適于利用經(jīng)修改的信號來實現(xiàn)快速響應和穩(wěn)定的控制。
13
圖7示出了利用根據(jù)電壓總線數(shù)據(jù)生成的補償信號的功率轉換器的益處，該電源總線數(shù)據(jù)，其中在補償信號的生成中已移除了二次諧波波紋。波形7A示出了負載中的階躍提高。負載增大在時刻400ms開始并且在600ms減小。波形7B示出了對應的AC電流消耗。 正如所期望的那樣，AC電流消耗在400ms與600ms之間增加以滿足增大的負載。由于轉換器快速響應于瞬變，因此在電流消耗中存在輕微過沖。波形7C示出了具有本發(fā)明的目標總線電壓補償信號的功率轉換器的總線電壓輸出。注意，總線電壓中的變化相比圖6的現(xiàn)有技術較小。相比于圖6的現(xiàn)有技術波形6C中所示的50V偏離，總線電壓僅從其穩(wěn)態(tài)值偏離了大約2V。波形7D表示由本發(fā)明生成的補償信號波形?？梢钥闯觯啾扔趫D6的現(xiàn)有技術波形6D，補償波形示出了對瞬變的非?？斓捻憫D3示出了用于生成針對功率轉換器的(數(shù)字或模擬)補償信號的方法的流程圖 300，其中補償信號基本上無100/120HZ線路頻率波紋。在步驟310中，生成鎖相到AC線路頻率的鎖頻系統(tǒng)時鐘。該系統(tǒng)時鐘可以由包括PLL在內(nèi)的多種裝置生成，該PLL包括模擬組件、數(shù)字組件或其組合。PLL鎖定到的AC線路頻率可以設計成只鎖定至64Hz到140Hz之間的頻率。限制PLL將鎖定到的頻率范圍減少了意外鎖定100/120HZ 二次諧波AC線路頻率波紋之外的頻率的可能性。向系統(tǒng)的其他部分提供該鎖頻系統(tǒng)時鐘用于同步的總線電壓數(shù)據(jù)生成、對數(shù)據(jù)進行排隊以及形成補償信號。鎖頻系統(tǒng)時鐘的生成可以通過分立組件實現(xiàn)或者可以是集成組件。此外，鎖頻系統(tǒng)時鐘可以是更大的系統(tǒng)集成電路的組成部分。在步驟320中，以鎖頻系統(tǒng)時鐘速率生成總線電壓數(shù)據(jù)。數(shù)字采樣可以由A/D (模數(shù))轉換器生成，并且可以被緩沖。可以使用任何A/D轉換器來生成總線電壓數(shù)據(jù)，只要該轉換器可以以期望的系統(tǒng)時鐘速率進行采樣?？梢赃x擇采樣的分辨率(位數(shù))來提供足夠的靈敏度，以處理存在于總線電壓之上的AC線路波紋。A/D具有的分辨率位越少，總線采樣中的量化噪聲就越大，并且在生成不包含AC波紋分量的控制信號中的靈敏度越低。此外，總線電壓越大，A/D所需的范圍就越大。具有12位分辨率的A/D向400V總線提供大約 IOOmV分辨率，而向80V總線提供大約20mV分辨率。10位A/D為具有100V總線電壓或20V 誤差范圍的系統(tǒng)提供基本上相同的分辨率。因此，可以選擇A/D上分辨率的位數(shù)來匹配控制信號上最小期望水平的AC波紋。經(jīng)緩沖的采樣被輸出用于排隊。如果總線電壓數(shù)據(jù)以模擬形式排隊，則可以在總線電壓數(shù)據(jù)輸入到堆棧中之前對總線電壓數(shù)據(jù)進行電平移位、 定標和緩沖。在步驟330中，總線電壓數(shù)據(jù)存儲在堆棧中。優(yōu)選地，該堆棧提供用于輸出延遲了堆棧大小的數(shù)據(jù)的方式，并且還提供最近采樣值的輸出。然而，可以使用其他堆棧配置?？偩€電壓數(shù)據(jù)以鎖頻系統(tǒng)時鐘速率移入堆棧和從堆棧輸出。堆棧的大小被定為用于在最后進入的總線電壓數(shù)據(jù)值與最舊總線電壓數(shù)據(jù)值之間提供AC線路半周期的總線電壓數(shù)據(jù)延遲。堆棧大小等于經(jīng)整流的總線輸入信號的一個周期。適宜的堆棧深度為64個采樣，但是其他堆棧大小同樣在本發(fā)明的范圍內(nèi)。優(yōu)選地，堆棧通過數(shù)字組件領域中的技術人員已知的數(shù)字技術來實現(xiàn)。此外，考慮了堆棧的模擬型式?？梢允褂秒姾神詈掀骷泶鎯δM總線電壓數(shù)據(jù)采樣。在步驟340中，根據(jù)總線電壓數(shù)據(jù)生成補償信號，該總線電壓數(shù)據(jù)基本上不帶有來自AC輸入電壓的二次諧波波紋。針對比例補償信號分量和積分信號分量的無波紋數(shù)據(jù)由保持堆棧值的當前和的加法器生成。由于堆棧中的數(shù)據(jù)與AC線路電壓波紋頻率鎖定并且精確地表示二次諧波AC線路波紋的一個周期，堆棧值的總和將共計為0。因此，比例和積分補償信號生成分量不帶有二次AC線路電壓諧波。差分補償信號分量生成自總線電壓數(shù)據(jù)，該總線電壓數(shù)據(jù)在時間上由AC線路電壓的二次諧波的一個周期分離。因此，該差分分量無二次諧波波紋。這三個分量(每個都被定標)形成經(jīng)修改的PID’ (比例、積分、差分) 補償信號。補償信號生成器可以是模擬式或數(shù)字式。信號優(yōu)選地是數(shù)字式。在操作步驟350中，將補償信號轉換成與功率轉換器控制器O00-圖1)兼容的格式。如果補償信號是數(shù)字式并且功率轉換器控制器采用模擬補償信號，則將補償信號被從數(shù)字式轉換成模擬式。圖4示出了制造用于生成無線路頻率波紋的補償信號的裝置的方法的流程圖 400。在步驟410中，提供可以頻率鎖定到AC線路頻率的鎖頻系統(tǒng)時鐘生成器。所提供的系統(tǒng)時鐘生成器可以是模擬式或數(shù)字式PLL。所提供的系統(tǒng)時鐘鎖定到的AC線路頻率可以限制在64Hz與140Hz之間。所提供的鎖頻系統(tǒng)時鐘生成器配置用于提供用于同步采樣、堆疊以及生成補償信號的系統(tǒng)時鐘。所提供的系統(tǒng)時鐘可以通過分立組件實現(xiàn)或者可以是集成電路。此外，所提供的鎖頻系統(tǒng)時鐘可以是更大的系統(tǒng)ASIC的組成部分，所述更大的系統(tǒng)ASIC可以包括所有或部分功率轉換器控制器。在步驟420中，提供總線電壓數(shù)據(jù)生成器用于以同步的系統(tǒng)時鐘速率生成總線電壓采樣。該采樣可以是模擬式或數(shù)字式?？偩€電壓輸入可以通過由差分放大器將其與恒定值進行比較而得到處理，以生成總線電壓誤差信號。該總線電壓數(shù)據(jù)可以由A/D(模數(shù))轉換器生成并且可以被緩沖?？梢允褂萌魏蜛/D轉換器來生成采樣，只要該轉換器能夠以期望的系統(tǒng)時鐘速率和期望的分辨率進行采樣。在步驟430中，提供堆棧。堆棧輸入并輸出總線電壓數(shù)據(jù)。堆棧輸出可以通過多種方式進行配置，包括但不限于最近的總線電壓數(shù)據(jù)輸出和延遲的總線電壓輸出。堆棧中的總線電壓數(shù)據(jù)可以是模擬形式或數(shù)字形式。總線電壓誤差數(shù)據(jù)以鎖頻系統(tǒng)時鐘速率移入堆棧并且從堆棧輸出。堆棧輸出可以配置用于輸出最近的數(shù)據(jù)采樣和延遲了 AC線路二次諧波的一個或更多個完整周期的數(shù)據(jù)采樣。優(yōu)選地將堆棧的大小定為提供AC線路的一半周期的總線采樣延遲，但也考慮了整數(shù)倍的半周期。方便的堆棧深度是64個采樣，但其他堆棧大小也在本發(fā)明的范圍內(nèi)。在步驟440中，提供補償信號生成器。補償信號生成器通過上文針對方法步驟340 所述的方法來提供補償信號。在可選步驟450中，提供補償信號轉換器。該補償信號可以是數(shù)字式，其中功率轉換器期望模擬信號。信號轉換器提供任何所需的轉換，包括但不限于從數(shù)字到模擬的轉換、 從模擬到數(shù)字的轉換、電平匹配轉換和阻抗匹配轉換。
權利要求
1.一種用于生成針對功率轉換器的補償信號的器件，包括a)鎖頻時鐘，耦合到具有AC線路電壓頻率的AC線路，生成頻率鎖定到整數(shù)倍所述AC 線路電壓頻率的頻率；b)總線電壓采樣器，操作地耦合到所述鎖頻時鐘并且耦合到具有總線電壓的功率轉換器總線，以所述頻率生成總線電壓數(shù)據(jù)；c)所述總線電壓數(shù)據(jù)的堆棧，操作地耦合到所述總線電壓采樣器，其中所述堆棧被構造用于包含從所述AC線路電壓一半周期的時間間隔采樣的總線電壓數(shù)據(jù)；以及d)補償模塊，操作地耦合到所述堆棧并且配置用于根據(jù)所述總線電壓數(shù)據(jù)生成補償信號，并且其中所述補償模塊配置用于產(chǎn)生補償信號，在所述補償信號中處于AC線路電壓頻率的偶數(shù)倍的頻率分量得以最小化。
2.根據(jù)權利要求1所述的器件，其中所述鎖頻時鐘是配置用于選擇性地鎖定到兩倍的所述AC線路電壓頻率的鎖相環(huán)。
3.根據(jù)權利要求2所述的器件，其中所述鎖頻時鐘配置用于僅鎖定到64赫茲與140赫茲之間的頻率。
4.根據(jù)權利要求1所述的器件，其中所述堆棧包括電荷耦合陣列。
5.根據(jù)權利要求1所述的器件，其中所述補償模塊包括用于對所述總線電壓數(shù)據(jù)求和的裝置，其中所述總線電壓數(shù)據(jù)在耦合到產(chǎn)生加法器輸出的堆棧的所述AC線路電壓的一個或更多個完整半周期的時期中進行采樣；計算模塊，包括以下一個或更多個定標比例組件，耦合到具有定標比例輸出的加法器輸出；定標積分組件，耦合到具有定標積分輸出的加法器輸出；定標微分組件，耦合到所述堆棧并且配置用于處理由具有定標比例輸出的所述AC線路電壓的一個或更多個完整半周期的第二時期分隔開的兩個總線電壓數(shù)據(jù)采樣；以及PID加法器，配置用于對所述定標比例輸出、所述定標積分輸出和所述定標微分輸出求和，從而形成補償信號。
6.根據(jù)權利要求5所述的器件，其中所述補償模塊進一步包括具有耦合到所述功率轉換器總線的輸入、具有耦合到所述PID加法器的前饋輸出的定標前饋組件，其中所述補償信號進一步包括定標前饋信號分量。
7 根據(jù)權利要求5所述的器件，其中所述補償信號模塊數(shù)字化地實現(xiàn)計算。
8.根據(jù)權利要求7所述的器件，進一步包括具有配置用于接收所述補償信號的轉換器輸入的轉換器模塊，其中所述轉換器輸入是數(shù)字的，并且其中所述轉換器將所述數(shù)字補償信號轉換成在轉換器輸出上提供的模擬補償信號。
9.根據(jù)權利要求8所述的器件，進一步包括功率轉換器控制器，配置用于接收所述轉換器的模擬輸出。
10.根據(jù)權利要求5所述的器件，其中所述補償信號模塊利用模擬組件來處理信號，并且具有模擬補償信號輸出。
11.根據(jù)權利要求10所述的器件，進一步包括具有補償信號輸入的功率轉換器控制器，配置用于接收模擬補償信號并且耦合到所述轉換器模塊。
12.根據(jù)權利要求1所述的器件，其中所述總線電壓采樣器生成表示目標電壓與所述總線電壓之間定標差異的數(shù)據(jù)采樣。
13.根據(jù)權利要求1所述的器件，其中所述總線電壓采樣器生成模擬總線電壓數(shù)據(jù)，并且所述堆棧使用模擬電荷耦合器件來存儲所述模擬總線電壓數(shù)據(jù)。
14.根據(jù)權利要求1所述的器件，其中所述總線電壓采樣器生成數(shù)字總線電壓數(shù)據(jù)，并且所述堆棧存儲所述數(shù)字總線電壓數(shù)據(jù)。
15.根據(jù)權利要求2所述的器件，其中所述器件在ASIC中實現(xiàn)，并且其中所述鎖相環(huán)包括可以位于所述ASIC外部的鎖相環(huán)濾波器組件。
16.根據(jù)權利要求15所述的器件，進一步包括功率轉換器控制器作為所述ASIC的一部分。
17.一種用于生成針對功率轉換器的補償信號的方法，包括以下步驟a)生成具有頻率鎖定到整數(shù)倍的AC線路電壓頻率的鎖頻時鐘；b)根據(jù)功率轉換器總線電壓以所述頻率生成總線電壓數(shù)據(jù)；c)將所述總線電壓數(shù)據(jù)排隊，其中堆棧被構造用于包含跨過所述AC線路電壓一半周期的時間間隔的總線電壓數(shù)據(jù)；以及d)補償所述總線電壓數(shù)據(jù)并且形成補償信號，其中所述補償最小化所述補償信號中處于所述AC線路電壓頻率的偶數(shù)倍的頻率分量。
18.根據(jù)權利要求17所述的方法，其中所述鎖頻時鐘是配置用于選擇性地鎖定到兩倍的所述AC線路電壓頻率的鎖相環(huán)。
19.根據(jù)權利要求17所述的方法，其中所述頻率鎖定時鐘配置用于僅鎖定到64赫茲與 140赫茲之間的頻率。
20.根據(jù)權利要求17所述的方法，其中所述排隊在模擬延遲線內(nèi)，并且其中所述排隊用于所述AC線路電壓的一個或更多個半周期。
21.根據(jù)權利要求17所述的方法，其中所述補償形成補償信號，所述補償信號包括來自所述總線電壓數(shù)據(jù)的定標微分分量信號、定標比例分量信號和定標積分分量信號中的至少一個。
22.根據(jù)權利要求21所述的方法，其中所述補償在形成所述補償信號時進一步包括定標前饋分量信號。
23.根據(jù)權利要求17所述的方法，其中所述補償信號是數(shù)字式。
24.根據(jù)權利要求23所述的方法，進一步包括將所述補償信號轉換成模擬信號。
25.根據(jù)權利要求17所述的方法，其中所述補償信號是模擬式。
26.根據(jù)權利要求17所述的方法，其中所述總線電壓數(shù)據(jù)的生成表示目標電壓與所述總線電壓之間的定標差異。
27.根據(jù)權利要求17所述的方法，其中所述總線電壓數(shù)據(jù)的生成是模擬式，并且所述對總線電壓數(shù)據(jù)的排隊使用模擬電荷耦合器件來存儲所述數(shù)據(jù)采樣。
28.根據(jù)權利要求17所述的方法，其中所述生成總線數(shù)據(jù)采樣提供數(shù)字總線電壓數(shù)據(jù)并且所述排隊使用數(shù)字堆棧。
29.根據(jù)權利要求17所述的方法，進一步包括功率因子校正的步驟。
30.一種制造用于生成針對功率轉換器的補償信號的器件的方法，包括以下步驟a)提供鎖頻時鐘，所述鎖頻時鐘耦合到具有AC線路電壓頻率的AC線路，其中所述時鐘配置用于生成頻率鎖定到整數(shù)倍所述AC線路電壓頻率的頻率；b)提供總線電壓采樣器，所述總線電壓采樣器耦合到所述鎖頻時鐘并且耦合到具有總線電壓的功率轉換器總線，并且以所述頻率生成總線電壓數(shù)據(jù)；c)提供堆棧，所述堆棧耦合到所述總線電壓采樣器，其中所述堆棧被構造用于包含跨過所述AC線路電壓一半周期的時間間隔的總線數(shù)據(jù)采樣；以及d)提供補償模塊，所述補償模塊操作地耦合到所述堆棧并且配置用于根據(jù)所述總線電壓數(shù)據(jù)生成補償信號，并且其中所述補償信號模塊配置用于產(chǎn)生補償信號，在所述補償信號中處于AC線路電壓頻率的偶數(shù)倍的頻率分量得以最小化。
31.根據(jù)權利要求30所述的制造方法，其中所述鎖頻時鐘是配置用于選擇性地鎖定到兩倍的所述AC線路電壓頻率的鎖相環(huán)。
32.根據(jù)權利要求31所述的制造方法，其中所述鎖頻時鐘配置用于僅鎖定到64赫茲與 140赫茲之間的頻率。
33.根據(jù)權利要求30所述的制造方法，其中所述模擬延遲線是所述總線電壓線路頻率的一個或更多個周期。
34.根據(jù)權利要求30所述的制造方法，其中所述補償模塊包括用于對在耦合到產(chǎn)生加法器輸出的堆棧的所述AC線路電壓的一個或更多個完整半周期中采樣的所述總線電壓數(shù)據(jù)進行求和的裝置；計算模塊，包括以下一個或更多個定標比例組件，耦合到具有定標比例輸出的加法器輸出；定標積分組件，耦合到具有定標積分輸出的加法器輸出；定標微分組件，耦合到所述堆棧并且配置用于處理由具有定標比例輸出的所述AC線路電壓的一個或更多個完整半周期分隔開的兩個總線電壓數(shù)據(jù)采樣；以及PID加法器，配置用于對所述定標比例輸出、所述定標積分輸出和所述定標微分輸出求和，從而形成補償信號。
35.根據(jù)權利要求34所述的制造方法，具有耦合到前饋信號的定標前饋組件，其中所述補償信號進一步包括定標前饋分量信號。
全文摘要
一種用于生成針對功率轉換器的補償信號的裝置。該裝置包括鎖頻時鐘生成器、總線電壓數(shù)據(jù)生成器、堆棧和補償信號生成器。鎖頻時鐘耦合到功率轉換器電壓總線，該功率轉換器電壓總線包含AC線路頻率的諧波。時鐘生成器頻率鎖定到AC線路頻率的二次諧波并且創(chuàng)建用于在裝置中的同步操作的系統(tǒng)時鐘?？偩€電壓數(shù)據(jù)生成器輸入1功率轉換器定標總線電壓、以由耦合的系統(tǒng)時鐘確定的采樣速率來生成總線電壓數(shù)據(jù)?？偩€電壓生成器的輸出是向堆棧的輸入。堆棧的輸出耦合到加法器以移除二次諧波波紋，并且由經(jīng)修改的PID’濾波器用來生成補償信號。
文檔編號H02M5/00GK102265497SQ200980152586
公開日2011年11月30日 申請日期2009年11月20日 優(yōu)先權日2008年11月21日
發(fā)明者A·瓊雷斯 申請人:弗萊克斯電子有限責任公司