專利名稱：一種具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電破壞保護(hù)電路靜電保護(hù)裝置，尤其涉及一種具有實(shí)時(shí)檢測功
能的靜電破壞保護(hù)電路可以用于電源間的靜電破壞保護(hù)電路。
背景技術(shù)：
在電路的使用、測試和制造中，時(shí)常不可避免地引入靜電。這些靜電嚴(yán)重影響了電路的性能，嚴(yán)重時(shí)，甚至可能損傷電路中的器件。在CMOS集成電路的可靠性設(shè)計(jì)中，一個(gè)重要的環(huán)節(jié)就是靜電破壞(ESD， electrostatic discharge)保護(hù)電路的設(shè)計(jì)問題，有統(tǒng)計(jì)表明，集成電路失效的原因中有1/3以上是由于ESD造成的。然而ESD現(xiàn)象存在于集成電路的生產(chǎn)、封裝、運(yùn)輸和使用整個(gè)過程中，因此一個(gè)提高集成電路可靠性的有效方法就是在芯片內(nèi)部或/和外部根據(jù)不同的需要加入適當(dāng)?shù)腅SD保護(hù)電路。 對于集成電路，靜電放電通常用三種物理模型描述，分別是人體模型(HBM， humanbody model),機(jī)器模型(匪，machine model)和充電器件模型(CDM， charged-devicemodel)，各自代表現(xiàn)實(shí)世界中的不同類型靜電放電。10的ESD防護(hù)電路和POWER間的ESD防護(hù)電路(power clamp)共同構(gòu)成了整個(gè)集成電路芯片的ESD防護(hù)。 在POWER間的ESD防護(hù)方面，當(dāng)ESD電壓加在VDD與GND之間時(shí)，除了會(huì)造成集成電路芯片內(nèi)部電路損傷之外，也常觸發(fā)一些寄生的半導(dǎo)體元件導(dǎo)通而燒毀。在CMOS集成電路中，最常見的發(fā)生燒毀的寄生元件就是p-n-p-n的SCR元件及n-p-n的BJT晶體管。隨著集成電路制造工藝的不斷發(fā)展，寄生元件的間距也越來越小，這使得它們具有更高的增益并且更加容易被觸發(fā)。因此，電源和地之間的ESD保護(hù)單元需要具備開啟速度快、能夠承載大電流、導(dǎo)通電壓低、本身不易損壞等特點(diǎn)。目前較常用的電源ESD保護(hù)單元電路是一個(gè)由靜電放電偵測電路控制的M0S放電管。 為了提高靜電保護(hù)裝置的效率，基于RC延遲的靜電保護(hù)裝置電路得到廣泛應(yīng)用。但是這種電路具有RC延遲時(shí)間固定的缺點(diǎn)，當(dāng)ESD能量在固定的RC延遲時(shí)間內(nèi)沒有釋放完全，那么就需要泄電通路的器件反相擊穿來繼續(xù)放電，這樣靜電保護(hù)裝置的保護(hù)效率就會(huì)大大下降。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路及相應(yīng)的控制方法。所述靜電破壞保護(hù)電路能夠?qū)崟r(shí)檢測靜電電壓脈沖，保證當(dāng)靜電電壓脈沖處于安全范圍以外時(shí)所述受控泄電通路繼續(xù)泄放靜電。 根據(jù)本發(fā)明的一個(gè)方面，提供一種具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路，其包括高壓引腳、低壓引腳、延遲電路、受控泄電通路、控制電路。其中，所述延遲電路包括阻性元件和容性元件，所述阻性元件和容性元件相互串聯(lián)跨接在所述高壓引腳和低壓引腳之間。所述受控泄電通路用于在所述控制電路的控制下對靜電進(jìn)行泄放，其包括一泄電通路，所述泄電通路跨接在所述高壓引腳與低壓引腳之間。所述控制電路的輸入端連接所述延
4遲電路的阻性元件與容性元件之間，所述控制電路的輸出端連接所述受控泄電通路的控制端，其用于控制受控泄電通路在所述延遲時(shí)間內(nèi)導(dǎo)通或關(guān)閉。其特征在于，所述靜電破壞保護(hù)電路還包括電壓檢測電路，所述電壓檢測電路的一端連接所述靜電破壞保護(hù)電路的其中一個(gè)引腳，其另一端連接所述受控泄電通路的控制端，其用于實(shí)時(shí)檢測靜電電壓脈沖，保證當(dāng)靜電電壓脈沖處于安全范圍以外時(shí)所述受控泄電通路繼續(xù)泄放靜電。 根據(jù)本發(fā)明的另一個(gè)方面，提供一種靜電破壞保護(hù)電路，所述靜電破壞保護(hù)電路的電壓檢測電路包括晶體管或者等效電阻。 優(yōu)選地，所述電壓檢測電路包括一個(gè)或串聯(lián)的多個(gè)二極管。
優(yōu)選地，所述電壓檢測電路包括一個(gè)或串聯(lián)的多個(gè)三極管。
優(yōu)選地，所述電壓檢測電路包括一個(gè)或串聯(lián)的多個(gè)MOS管。 根據(jù)本發(fā)明的又一個(gè)方面，還提供一種靜電破壞保護(hù)電路，所述靜電破壞保護(hù)電路的受控泄電通路包括一個(gè)或多個(gè)晶體管，所述受控泄電通路的控制端為晶體管的柵極，所述受控泄電通路的輸入端為晶體管的漏極，所述受控泄電通路的輸出端為場效應(yīng)晶體管的源極。 根據(jù)本發(fā)明的又一個(gè)方面，還提供一種靜電破壞保護(hù)電路，所述靜電破壞保護(hù)電路的受控泄電通路包括N型晶體管，所述電壓檢測電路的一端連接到所述高壓引腳。
優(yōu)選地，所述延遲電路的容性元件的一端連接所述高壓引腳，所述電壓檢測電路的阻性元件的一端連接所述低壓引腳，所述控制電路包括相互串聯(lián)的偶數(shù)級(jí)反相器或者一根導(dǎo)線。 優(yōu)選地，所述延遲電路的容性元件的一端連接所述低壓引腳，所述電壓檢測電路的阻性元件的一端連接所述高壓引腳，所述控制電路包括相互串聯(lián)的奇數(shù)級(jí)反相器相互串聯(lián)。 根據(jù)本發(fā)明的又一個(gè)方面，還提供一種靜電破壞保護(hù)電路，所述靜電破壞保護(hù)電
路的受控泄電通路包括P型晶體管，所述電壓檢測電路的一端連接到所述低壓引腳。 優(yōu)選地，所述延遲電路的容性元件的一端連接所述高壓引腳，所述電壓檢測電路
的阻性元件的一端連接所述低壓引腳，所述控制電路包括奇數(shù)級(jí)反相器相互串聯(lián)。 優(yōu)選地，所述延遲電路的容性元件的一端連接所述低壓引腳，所述電壓檢測電路
的阻性元件的一端連接所述高壓引腳，所述控制電路包括相互串聯(lián)的偶數(shù)級(jí)反相器或者一
根導(dǎo)線。 根據(jù)本發(fā)明的另一個(gè)方面，提供一種靜電破壞保護(hù)電路，所述靜電破壞保護(hù)電路的延遲電路的阻性元件包括等效電阻。 根據(jù)本發(fā)明的另一個(gè)方面，提供一種靜電破壞保護(hù)電路，所述靜電破壞保護(hù)電路的延遲電路的容性元件包括等效電容。 本發(fā)明通過在傳統(tǒng)靜電破壞保護(hù)電路的其中一個(gè)引腳和受控泄電通路的控制端之間加入所述電壓檢測電路，使得本發(fā)明提供的具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路能夠通過所述電壓檢測電路實(shí)時(shí)檢測靜電電壓脈沖是否超過安全電壓并將檢測結(jié)果傳輸給所述受控泄電通路，從而保證當(dāng)靜電電壓處于安全范圍以外時(shí)所述受控泄電通路能夠繼續(xù)進(jìn)行泄放靜電電流的工作。所述安全電壓可以根據(jù)具體應(yīng)用環(huán)境和工作條件的實(shí)施需要來預(yù)先設(shè)定，由于所述安全電壓是所述受控泄電通路的開啟電壓和所述電壓檢測電路的電壓述電壓檢測電路的具體組成元件來設(shè)定所述安全電 壓，從而更好地保護(hù)芯片以防止靜電破壞。


通過閱讀以下參照附圖所作的對非限制性實(shí)施例的詳細(xì)描述，本發(fā)明的其它特 征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯。
圖1示出了根據(jù)本發(fā)明的一個(gè)具體實(shí)施方式
的，所述具有實(shí)時(shí)檢測功能的靜電破
壞保護(hù)電路的電路模塊示意圖
圖2示出了本發(fā)明第
電路原理圖； 圖3示出了本發(fā)明第
壞保護(hù)電路的電路原理圖；
圖4示出了本發(fā)明第
壞保護(hù)電路的電路原理圖；
圖5示出了本發(fā)明第
電路原理圖； 圖6示出了本發(fā)明第
壞保護(hù)電路的電路原理圖；
圖7示出了本發(fā)明第
壞保護(hù)電路的電路原理圖；
圖8示出了本發(fā)明第
電路原理圖； 圖9示出了本發(fā)明第
壞保護(hù)電路的電路原理圖；
圖IO示出了本發(fā)明第三實(shí)施例的第二變化例的，所述具有實(shí)時(shí)檢測功能的靜電 破壞保護(hù)電路的電路原理圖； 圖11示出了本發(fā)明第四實(shí)施例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路 的電路原理圖； 圖12示出了本發(fā)明第四實(shí)施例的第一變化例的，所述具有實(shí)時(shí)檢測功能的靜電 破壞保護(hù)電路的電路原理圖；以及 圖13示出了本發(fā)明第四實(shí)施例的第二變化例的，所述具有實(shí)時(shí)檢測功能的靜電 破壞保護(hù)電路的電路原理圖。
具體實(shí)施例方式
圖1示出了根據(jù)本發(fā)明的一個(gè)具體實(shí)施方式
的，所述具有實(shí)時(shí)檢測功能的靜電破 壞保護(hù)電路的電路模塊示意圖。本領(lǐng)域技術(shù)人員理解，圖1中所示延遲電路1、控制電路2、 受控泄電通路3組成了現(xiàn)有技術(shù)中靜電破壞保護(hù)電路基本電路。其中，所述延遲電路1用 于檢測靜電放電事件，當(dāng)檢測到靜電放電時(shí)，所述延遲電路1通過所述控制電路2控制所述 受控泄電通路3泄放ESD電流。所述受控泄電通路3用于在所述控制電路2的控制下對靜
一實(shí)施例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路的 一實(shí)施例的第一變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 一實(shí)施例的第二變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 二實(shí)施例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路的 二實(shí)施例的第一變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 二實(shí)施例的第二變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 三實(shí)施例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路的 三實(shí)施例的第一變化例的，所述具有實(shí)時(shí)檢測功能的靜電破
6電進(jìn)行泄放。所述控制電路2用于控制受控泄電通路3在所述延遲時(shí)間內(nèi)導(dǎo)通或關(guān)閉。更 為具體地，由于ESD電壓上升時(shí)間短，在其發(fā)生的短時(shí)間內(nèi)所述受控泄電通路3即可導(dǎo)通而 在電源VDD與地GND(或電源VSS)之間形成暫時(shí)性的低阻狀態(tài)，從而ESD電流可以經(jīng)過ESD 保護(hù)電路被旁路掉，因而集成電路芯片內(nèi)部電路以及寄生的SCR和BJT元件都不會(huì)因ESD 破壞。針對所述噪聲波動(dòng)的特性，本發(fā)明中提供了一種具有實(shí)時(shí)檢測功能的靜電破壞保護(hù) 電路，該電路不僅包括了上述現(xiàn)有技術(shù)中靜電破壞保護(hù)電路的基本電路，還包括了圖l所 示的電壓檢測電路4，其用于實(shí)時(shí)檢測靜電電壓脈沖，保證當(dāng)靜電電壓脈沖處于安全范圍以 外時(shí)所述受控泄電通路3繼續(xù)泄放靜電。其具體連接方式和工作原理在下文中具體描述， 在此不予贅述。 圖2示出了本發(fā)明第一實(shí)施例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路的 電路原理圖。具體地，所述靜電破壞保護(hù)電路包括高壓引腳7、低壓引腳8、延遲電路1、受 控泄電通路3、控制電路2、以及電壓檢測電路4。其中，所述高壓引腳7連接電源VDD，所述 低壓引腳8連接電源VSS或地GND。所述延遲電路1包括阻性元件5和容性元件6，所述阻 性元件5和容性元件6相互串聯(lián)跨接在所述靜電破壞保護(hù)電路的兩個(gè)引腳之間。所述受控 泄電通路3用于在所述控制電路2的控制下對靜電進(jìn)行泄放，其包括一泄電通路，所述泄電 通路跨接在所述靜電破壞保護(hù)電路的高壓引腳7與低壓引腳8之間。所述控制電路2的輸 入端21連接所述延遲電路1的阻性元件5與容性元件6之間，所述控制電路2的輸出端22 連接所述受控泄電通路3的控制端IO，其用于控制受控泄電通路3在所述延遲時(shí)間內(nèi)導(dǎo)通 或關(guān)閉。所述電壓檢測電路4的一端連接所述靜電破壞保護(hù)電路的其中一個(gè)引腳，其另一 端連接所述受控泄電通路3的控制端IO，其用于實(shí)時(shí)檢測靜電電壓脈沖，保證當(dāng)靜電電壓 脈沖處于安全范圍以外時(shí)所述受控泄電通路3繼續(xù)泄放靜電。 進(jìn)一步地，如圖2所示，在本實(shí)施例中，所述電壓檢測電路4優(yōu)選地包括一個(gè)晶體 管，具體地，所述晶體管是一個(gè)二極管，所述二極管的正極連接所述高壓引腳7，所述二極管 的負(fù)極連接所述受控泄電通路3的控制端10。本領(lǐng)域技術(shù)人員理解，當(dāng)所述靜電破壞保護(hù) 電路通過所述受控泄電通路3泄放靜電電流時(shí)，所述二極管的正極能夠?qū)崟r(shí)檢測所述高壓 引腳7的實(shí)時(shí)靜電電壓，故此當(dāng)所述高壓引腳7的靜電電壓仍高于安全電壓時(shí)，所述二極管 負(fù)極能夠拉高所述受控泄電通路3的控制端10電壓，控制所述受控泄電通路3繼續(xù)處于開 啟狀態(tài)，從而泄放靜電破壞電流，保證當(dāng)靜電電壓脈沖處于安全范圍以外時(shí)所述受控泄電 通路3繼續(xù)泄放靜電。進(jìn)一步地，所述安全電壓可以根據(jù)具體應(yīng)用環(huán)境和工作條件的實(shí)施 需要來預(yù)先設(shè)定，由于所述安全電壓是所述受控泄電通路3的開啟電壓和所述電壓檢測電 路4的電壓壓降之和，故此本發(fā)明能夠通過調(diào)整所述電壓檢測電路4的具體組成元件來設(shè) 定所述安全電壓，從而更好地保護(hù)芯片以防止靜電破壞。具體地，所述受控泄電通路3的開 啟電壓即所述受控泄電通路3的N型晶體管或P型晶體管的閾值電壓，所述電壓檢測電路4 的二極管的正向壓降或三極管及MOS管的飽和壓降。其具體設(shè)置和計(jì)算方式，將在下述本 實(shí)施例及變化例中詳細(xì)闡述。本領(lǐng)域技術(shù)人員理解，所述電壓電測電路4也可以包括等效 電阻，具體地，所述等效電阻跨接在所述高壓引腳7和所述受控泄電通路3的控制端10之 間，其工作原理同所述晶體管相似，在此不予贅述。 進(jìn)一步地，本實(shí)施例的延遲電路1的容性元件6的一端連接所述高壓引腳7，所述 容性元件6包括一個(gè)電容，所述延遲電路1的阻性元件5的一端連接所述引腳，所述阻性元件5包括一個(gè)電阻。當(dāng)靜電電壓出現(xiàn)在高壓引腳7上時(shí)，靜電電壓瞬間地劇烈變化會(huì)通過
所述延遲電路1的容性元件6耦合到所述控制電路2的輸入端21上。 進(jìn)一步地，本實(shí)施例的受控泄電通路3包括一個(gè)或多個(gè)N型晶體管，所述受控泄電
通路3的N型晶體管的柵極作為所述受控泄電通路3的控制端10連接所述控制電路2的輸
出端22，N型晶體管的源極連接所述低壓引腳8，N型晶體管的漏極連接所述高壓引腳7。本
領(lǐng)域技術(shù)人員理解，當(dāng)靜電電流發(fā)生時(shí)，受控泄電通路3的N型晶體管柵極電壓升高，促使
所述N型晶體管導(dǎo)通，當(dāng)所述受控泄電通路3開啟之后，所述受控泄電通路3的泄電通路，
即所述N型晶體管的漏極與源極之間，提供了一條高壓引腳7到低壓引腳8的低電阻通道，
進(jìn)行泄放靜電破壞電流的工作，可使與所述靜電破壞保護(hù)電路連接的集成電路芯片內(nèi)部線
路免受靜電電流的損傷。 進(jìn)一步地，本實(shí)施例的控制電路2包括兩級(jí)反相器，所述兩級(jí)反相器相互串聯(lián)連 接。本領(lǐng)域技術(shù)人員理解，當(dāng)靜電電流發(fā)生時(shí)，通過延遲電路1的容性元件6的耦合作用， 使得所述控制電路2的輸出端22的電壓升高。當(dāng)所述控制電路2的輸出端22的電壓，即 所述N型晶體管的柵極的電壓，達(dá)到所述N型晶體管開啟所需的電壓(即N型晶體管閾值 電壓)，開啟整個(gè)所述N型晶體管，避免了所述N型晶體管部分開啟的現(xiàn)象。當(dāng)所述集成電 路芯片正常工作時(shí)，當(dāng)所述控制電路2的輸出端22的電壓，即所述N型晶體管的柵極電壓， 沒有達(dá)到所述N型晶體管開啟所需的電壓(即N型晶體管閾值電壓)，所述N型晶體管處于 關(guān)閉狀態(tài)。進(jìn)一步地，本實(shí)施例的靜電破壞保護(hù)電路的控制電路2還可以包括多級(jí)的偶數(shù) 級(jí)反相器，所述偶數(shù)級(jí)反相器串聯(lián)組成。優(yōu)選地，所述控制電路2包括四級(jí)反相器。在特殊 應(yīng)用環(huán)境下，所述控制電路2也可以包括一根導(dǎo)線，即所述控制電路2的輸入端21和輸出 端22也可以直接相連。這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。
圖3示出了本發(fā)明第一實(shí)施例的第一變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 壞保護(hù)電路的電路原理圖。本變化例與圖2所示第一實(shí)施例不同的是，本變化例的靜電破 壞保護(hù)電路的電壓檢測電路4包括多個(gè)二極管，所述多個(gè)二極管相互串聯(lián)連接。具體地，所 述相鄰的兩個(gè)串聯(lián)二極管之間正極與負(fù)極相互連接，所述多個(gè)二極管中的最靠近所述高壓 引腳7的一個(gè)二極管的正極連接高壓引腳7，所述多個(gè)二極管中的最靠近所述受控泄電通 路3的一個(gè)二極管的負(fù)極連接所述受控泄電通路3的控制端10。優(yōu)選地，所述電壓檢測電 路4包括兩個(gè)二極管；次優(yōu)地，所述電壓檢測電路4包括三個(gè)二極管。本變化例的靜電破 壞保護(hù)電路的其他元件及其連接方式與圖2所示第一實(shí)施例相同，可以參照第一實(shí)施例進(jìn) 行，在此不予贅述。 進(jìn)一步地，所述靜電破壞保護(hù)電路可以通過調(diào)整所述電壓檢測電路4的二極管個(gè) 數(shù)來預(yù)先設(shè)置保持所述受控泄電通路3泄放靜電電流的安全電壓。具體地，所述安全電壓 相當(dāng)于所述受控泄電通路3的N型晶體管的閾值電壓與所述電壓檢測電路4的多個(gè)二極管 的正向壓降之和。例如當(dāng)所述電壓檢測電路4包括兩個(gè)二極管時(shí)，每個(gè)二極管的正向壓降 是O. 7V，則總共的正向壓降是1. 4V，所述受控泄電通路3的N型晶體管的閾值電壓是O. 6V， 那么此時(shí)所述安全電壓的伏值為2. 0V。 圖4示出了本發(fā)明第一實(shí)施例的第二變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 壞保護(hù)電路的電路原理圖。具體地，本變化例與圖2所示第一實(shí)施例不同的是，本實(shí)施例的 靜電破壞保護(hù)電路的所述控制電路2包括一級(jí)反相器，所述延遲電路1的阻性元件5的一端連接所述高壓引腳7，所述延遲電路1的容性元件6的一端連接所述低壓引腳8。本變化 例的靜電破壞保護(hù)電路的其他元件及其連接方式、工作方式與圖2所示第一實(shí)施例相同， 可以參照第一實(shí)施例進(jìn)行，在此不予贅述。 進(jìn)一步地，本變化例的靜電破壞保護(hù)電路的控制電路2還可以包括多級(jí)的奇數(shù)級(jí) 反相器，所述奇數(shù)級(jí)反相器串聯(lián)組成。優(yōu)選地，所述控制電路2包括三級(jí)反相器。這并不影 響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。 圖5示出了本發(fā)明第二實(shí)施例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路的 電路原理圖。具體地，本實(shí)施例與圖6所示第一實(shí)施例不同的是，本實(shí)施例的靜電破壞保護(hù) 電路的所述電壓檢測電路4包括一個(gè)NPN型三極管。優(yōu)選地，所述NPN型三極管的集電極 和基極連接所述高壓引腳7，所述NPN型三極管的發(fā)射極連接所述受控泄電通路3的控制端 10。本領(lǐng)域技術(shù)人員理解，當(dāng)靜電破壞電流發(fā)生時(shí)，所述NPN型三極管的基極檢測到所述靜 電電壓，此時(shí)所述NPN型三極管處于臨界飽和狀態(tài)，所述NPN型三極管的基極/集電極與發(fā) 射極之間的電壓為NPN型三極管的飽和壓降，所述安全電壓為上述飽和壓降與所述受控泄 電通路3的閾值電壓之和。本實(shí)施例的靜電破壞保護(hù)電路的其他元件及其連接方式、工作 方式與圖2所示第一實(shí)施例相同，可以參照第一實(shí)施例進(jìn)行，在此不予贅述。
進(jìn)一步地，本實(shí)施例的延遲電路1以及控制電路2也可以參照上述圖4所示第一 實(shí)施例的第二變化例來進(jìn)行設(shè)計(jì)和連接，在此不予贅述。 圖6示出了本發(fā)明第二實(shí)施例的第一變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 壞保護(hù)電路的電路原理圖。本變化例與圖5所示第二實(shí)施例不同的是，所述電壓檢測電路 4包括多個(gè)NPN型三極管，所述多個(gè)NPN型三極管相互串聯(lián)連接。具體地，所述相鄰的兩個(gè) 串聯(lián)NPN型三極管之間的一個(gè)NPN型三極管的發(fā)射極與另一個(gè)NPN型三極管的集電極和基 極相互連接，所述多個(gè)NPN型三極管中的最靠近所述高壓引腳7的一個(gè)NPN型三極管的集 電極和基極連接高壓引腳7，所述多個(gè)NPN型三極管中的最靠近所述受控泄電通路3的一個(gè) NPN型三極管的發(fā)射極連接所述受控泄電通路3的控制端10。優(yōu)選地，所述電壓檢測電路 4包括兩個(gè)NPN型三極管；次優(yōu)地，所述電壓檢測電路4包括三個(gè)NPN型三極管。本變化例 的靜電破壞保護(hù)電路的其他元件及其連接方式與圖5所示第二實(shí)施例相同，可以參照第二 實(shí)施例進(jìn)行，在此不予贅述。 進(jìn)一步地，所述靜電破壞保護(hù)電路可以通過調(diào)整所述電壓檢測電路4的NPN型三 極管個(gè)數(shù)來預(yù)先設(shè)置保持所述受控泄電通路3泄放靜電電流的安全電壓。具體地，所述安 全電壓相當(dāng)于所述受控泄電通路3的N型晶體管的閾值電壓與所述電壓檢測電路4的多個(gè) NPN型三極管的飽和壓降之和。例如當(dāng)所述電壓檢測電路4包括兩個(gè)NPN型三極管時(shí)，每個(gè) NPN型三極管的飽和壓降是O. 6V，則總共的飽和壓降是1. 2V，所述受控泄電通路3的N型晶 體管的閾值電壓是0. 6V，那么此時(shí)所述安全電壓的伏值為1. 8V。 圖7示出了本發(fā)明第二實(shí)施例的第二變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 壞保護(hù)電路的電路原理圖。本變化例與圖5所示第二實(shí)施例不同的是，所述電壓檢測電路 4包括一個(gè)PNP型三極管。具體地，所述PNP型三極管的發(fā)射極連接所述高壓引腳7，所述 PNP型三極管的集電極和基極連接所述受控泄電通路3的控制端10 。本領(lǐng)域技術(shù)人員理解， 當(dāng)靜電破壞電流發(fā)生時(shí)，所述PNP型三極管的發(fā)射極檢測到所述靜電電壓，此時(shí)所述PNP型 三極管處于臨界飽和狀態(tài)，所述PNP型三極管的發(fā)射極與基極/集電極之間的電壓為PNP型三極管的飽和壓降，所述安全電壓為上述飽和壓降與所述受控泄電通路3的閾值電壓之 和。本變化例的靜電破壞保護(hù)電路的其他元件及其連接方式、工作方式與圖5所示第二實(shí) 施例相同，可以參照第一實(shí)施例進(jìn)行，在此不予贅述。 進(jìn)一步地，本變化例所述靜電破壞保護(hù)電路的電壓檢測電路4也可以包括多個(gè) PNP型三極管，所述多個(gè)PNP型三極管相互串聯(lián)連接。具體地，所述相鄰的兩個(gè)串聯(lián)PNP型 三極管之間的一個(gè)PNP型三極管的集電極和基極與另一個(gè)PNP型三極管的發(fā)射極相互連 接，所述多個(gè)PNP型三極管中的最靠近所述高壓引腳7的一個(gè)PNP型三極管的發(fā)射極連接 高壓引腳7 ，所述多個(gè)PNP型三極管中的最靠近所述受控泄電通路3的一個(gè)PNP型三極管的 集電極和基極連接所述受控泄電通路3的控制端10。本領(lǐng)域技術(shù)人員理解，此時(shí)所述靜電 破壞保護(hù)電路的工作原理與上述圖6所示第二實(shí)施例的第一變化例相同，可以參照上述變 化例來進(jìn)行，在此不予贅述。 圖8示出了本發(fā)明第三實(shí)施例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路的 電路原理圖。本實(shí)施例與圖2所示第一實(shí)施例不同的是，所述電壓檢測電路4包括一個(gè)N型 晶體管。具體地，所述N型晶體管的漏極和柵極連接所述高壓引腳7，所述N型晶體管的源 極連接所述受控泄電通路3的控制端10。本領(lǐng)域技術(shù)人員理解，當(dāng)靜電破壞電流發(fā)生時(shí)，所 述N型晶體管的基極檢測到所述靜電電壓，此時(shí)所述N型晶體管處于臨界飽和狀態(tài)，所述N 型晶體管的漏極/柵極與源極之間的電壓為N型晶體管的飽和壓降，所述安全電壓為上述 飽和壓降與所述受控泄電通路3的閾值電壓之和。本實(shí)施例的靜電破壞保護(hù)電路的其他元 件及其連接方式、工作方式與圖2所示第一實(shí)施例相同，可以參照第一實(shí)施例進(jìn)行，在此不 予贅述。 進(jìn)一步地，本實(shí)施例的延遲電路1以及控制電路2也可以參照上述圖4所示第一 實(shí)施例的第二變化例來進(jìn)行設(shè)計(jì)和連接，在此不予贅述。 圖9示出了本發(fā)明第三實(shí)施例的第一變化例的，所述具有實(shí)時(shí)檢測功能的靜電破 壞保護(hù)電路的電路原理圖。本變化例與圖8所示實(shí)施例以及相關(guān)變化例不同的是，所述電 壓檢測電路4包括多個(gè)N型晶體管，所述多個(gè)N型晶體管相互串聯(lián)連接。具體地，所述相鄰 的兩個(gè)串聯(lián)N型晶體管之間的一個(gè)N型晶體管的源極與另一個(gè)N型晶體管的漏極和柵極相 互連接，所述多個(gè)N型晶體管中的最靠近所述高壓引腳7的一個(gè)N型晶體管的漏極和柵極 連接高壓引腳7，所述多個(gè)N型晶體管中的最靠近所述受控泄電通路3的一個(gè)N型晶體管的 源極連接所述受控泄電通路3的控制端10。優(yōu)選地，所述電壓檢測電路4包括兩個(gè)N型晶 體管；次優(yōu)地，所述電壓檢測電路4包括三個(gè)N型晶體管。本變化例的靜電破壞保護(hù)電路的 其他元件及其連接方式與圖5所示第二實(shí)施例相同，可以參照第二實(shí)施例進(jìn)行，在此不予 贅述。 進(jìn)一步地，所述靜電破壞保護(hù)電路可以通過調(diào)整所述電壓檢測電路4的N型晶體 管個(gè)數(shù)來預(yù)先設(shè)置保持所述受控泄電通路3泄放靜電電流的安全電壓。具體地，所述安全 電壓相當(dāng)于所述受控泄電通路3的N型晶體管的閾值電壓與所述電壓檢測電路4的多個(gè)N 型晶體管的飽和壓降之和。其具體設(shè)置和計(jì)算方式同圖6所示第二實(shí)施例的第一變化例相 同，可以參照第二實(shí)施例的第一變化例進(jìn)行，在此不予贅述。 圖IO示出了本發(fā)明第三實(shí)施例的第二變化例的，所述具有實(shí)時(shí)檢測功能的靜電 破壞保護(hù)電路的電路原理圖。本變化例與圖8所示第三實(shí)施例不同的是，所述電壓檢測電路4包括一個(gè)P型晶體管。具體地，所述P型晶體管的源極連接所述高壓引腳7，所述P型晶體管的柵極和漏極連接所述受控泄電通路3的控制端10。本領(lǐng)域技術(shù)人員理解，當(dāng)靜電破壞電流發(fā)生時(shí)，所述P型晶體管的源極檢測到所述靜電電壓，此時(shí)所述P型晶體管處于臨界飽和狀態(tài)，所述P型晶體管的源極與柵極/漏極之間的電壓為P型晶體管的飽和壓降，所述安全電壓為上述飽和壓降與所述受控泄電通路3的閾值電壓之和。本變化例的靜電破壞保護(hù)電路的其他元件及其連接方式、工作方式與圖8所示第三實(shí)施例相同，可以參照第三實(shí)施例進(jìn)行，在此不予贅述。 進(jìn)一步地，本變化例所述靜電破壞保護(hù)電路的電壓檢測電路4也可以包括多個(gè)P型晶體管，所述多個(gè)P型晶體管相互串聯(lián)連接。具體地，所述相鄰的兩個(gè)串聯(lián)P型晶體管之間的一個(gè)P型晶體管的漏極和柵極與另一個(gè)P型晶體管的源極相互連接，所述多個(gè)P型晶體管中的最靠近所述高壓引腳7的一個(gè)P型晶體管的源極連接高壓引腳7，所述多個(gè)P型晶體管中的最靠近所述受控泄電通路3的一個(gè)P型晶體管的漏極和柵極連接所述受控泄電通路3的控制端10。本領(lǐng)域技術(shù)人員理解，此時(shí)所述靜電破壞保護(hù)電路的工作原理與上述圖9所示第三實(shí)施例的第一變化例相同，可以參照上述變化例來進(jìn)行，在此不予贅述。
圖11示出了本發(fā)明第四實(shí)施例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路的電路原理圖。本實(shí)施例與圖2所示第一實(shí)施例不同的是，所述電壓檢測電路4的二極管跨接所述低壓引腳8和所述受控泄電通路3的控制端10之間，所述受控泄電通路3包括一個(gè)或多個(gè)P型晶體管。具體地，所述電壓檢測電路4的二極管的正極連接所述受控泄電通路3的控制端10，所述二極管的負(fù)極連接所述低壓引腳8。所述P型晶體管的柵極作為所述受控泄電通路3的控制端10連接所述控制電路2的輸出端22，所述P型晶體管的源極連接所述高壓引腳7，所述P型晶體管的漏極連接所述低壓引腳8。本實(shí)施例的靜電破壞保護(hù)電路的其他元件及其連接方式、工作方式與圖2所示第一實(shí)施例相同，可以參照第一實(shí)施例進(jìn)行，在此不予贅述。 進(jìn)一步地，所述電壓檢測電路4也可以包括多個(gè)二極管，所述多個(gè)二極管相互串聯(lián)連接。具體地，所述相鄰的兩個(gè)串聯(lián)二極管之間正極與負(fù)極相互連接，所述多個(gè)二極管中的最靠近所述受控泄電通路3的一個(gè)二極管的正極連接所述受控泄電通路3的控制端10，所述多個(gè)二極管中的最靠近所述低壓引腳8的一個(gè)二極管的負(fù)極連接低壓引腳8。所述靜電破壞保護(hù)電路可以通過調(diào)整所述電壓檢測電路4的二極管個(gè)數(shù)來預(yù)先設(shè)置保持所述受控泄電通路3泄放靜電電流的安全電壓。其具體工作方式可以參照圖3所示第一實(shí)施例的第一變化例來進(jìn)行，在此不予贅述。 進(jìn)一步地，本實(shí)施例的延遲電路1以及控制電路2也可以參照上述圖4所示第一實(shí)施例的第二變化例來進(jìn)行設(shè)計(jì)和連接，在此不予贅述。 圖12示出了本發(fā)明第四實(shí)施例的第一變化例的，所述具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路的電路原理圖。本實(shí)施例與圖ll所示第四實(shí)施例不同的是，所述電壓檢測電路4包括一個(gè)NPN型三極管。具體地，所述電壓檢測電路4的NPN型三極管的集電極和基極連接所述受控泄電通路3的控制端IO，所述NPN型三極管的發(fā)射極連接所述低壓引腳8。本實(shí)施例的靜電破壞保護(hù)電路的其他元件及其連接方式與圖ll所示第四實(shí)施例相同，可以參照第四實(shí)施例進(jìn)行，在此不予贅述。 進(jìn)一步地，所述電壓檢測電路4也可以包括多個(gè)NPN型三極管，所述多個(gè)NPN型三述相鄰的兩個(gè)串聯(lián)NPN型三極管之間的一個(gè)NPN型三極管 的發(fā)射極與另一個(gè)NPN型三極管的集電極和基極相互連接，所述多個(gè)NPN型三極管中的最 靠近所述受控泄電通路3的一個(gè)NPN型三極管的集電極和基極連接所述受控泄電通路3的 控制端IO，所述多個(gè)NPN型三極管中的最靠近所述低壓引腳8的一個(gè)NPN型三極管的發(fā)射 極連接所述低壓引腳8。所述靜電破壞保護(hù)電路可以通過調(diào)整所述電壓檢測電路4的NPN 型三極管個(gè)數(shù)來預(yù)先設(shè)置保持所述受控泄電通路3泄放靜電電流的安全電壓。其具體設(shè)置 方式可以參照圖6所示第二實(shí)施例的第一變化例來進(jìn)行，在此不予贅述。
進(jìn)一步地，在本變化例中，所述電壓檢測電路4也可以包括一個(gè)或多個(gè)PNP型三極 管。具體地，當(dāng)所述電壓檢測電路4包括一個(gè)PNP型三極管時(shí)，所述PNP型三極管的發(fā)射極 連接所述受控泄電通路3的控制端IO，所述PNP型三極管的集電極和基極連接所述低壓引 腳8。進(jìn)一步地，當(dāng)所述電壓檢測電路4包括多個(gè)PNP型三極管時(shí)，所述多個(gè)PNP型三極管 相互串聯(lián)連接，所述相鄰的兩個(gè)串聯(lián)PNP型三極管之間的一個(gè)PNP型三極管的集電極和基 極與另一個(gè)PNP型三極管的發(fā)射極相互連接，所述多個(gè)PNP型三極管中的最靠近所述受控 泄電通路3的一個(gè)PNP型三極管的發(fā)射極連接所述受控泄電通路3的控制端IO，所述多個(gè) PNP型三極管中的最靠近所述低壓引腳8的一個(gè)PNP型三極管的集電極和基極連接低壓引 腳8。其具體工作方式可以參照圖7所示第二實(shí)施例的第二變化例來進(jìn)行，在此不予贅述。
圖13示出了本發(fā)明第四實(shí)施例的第二變化例的，所述具有實(shí)時(shí)檢測功能的靜電 破壞保護(hù)電路的電路原理圖。本實(shí)施例與圖ll所示第四實(shí)施例不同的是，所述電壓檢測電 路4包括一個(gè)N型晶體管。具體地，所述電壓檢測電路4的N型晶體管的漏極和柵極連接 所述受控泄電通路3的控制端IO，所述N型晶體管的源極連接所述低壓引腳8。本實(shí)施例 的靜電破壞保護(hù)電路的其他元件及其連接方式與圖11所示第四實(shí)施例相同，可以參照第 四實(shí)施例進(jìn)行，在此不予贅述。 進(jìn)一步地，所述電壓檢測電路4也可以包括多個(gè)N型晶體管，所述多個(gè)N型晶體管 相互串聯(lián)連接。具體地，所述相鄰的兩個(gè)串聯(lián)N型晶體管之間的一個(gè)N型晶體管的源極與 另一個(gè)N型晶體管的漏極和柵極相互連接，所述多個(gè)N型晶體管中的最靠近所述受控泄電 通路3的一個(gè)N型晶體管的漏極和柵極連接所述受控泄電通路3的控制端IO，所述多個(gè)N 型晶體管中的最靠近所述低壓引腳8的一個(gè)N型晶體管的源極連接低壓引腳8。所述靜電 破壞保護(hù)電路可以通過調(diào)整所述電壓檢測電路4的N型晶體管個(gè)數(shù)來預(yù)先設(shè)置保持所述受 控泄電通路3泄放靜電電流的安全電壓。其具體設(shè)置方式可以參照圖9所示第三實(shí)施例的 第一變化例來進(jìn)行，在此不予贅述。 進(jìn)一步地，在本變化例中，所述電壓檢測電路4也可以包括一個(gè)或多個(gè)P型晶體 管。具體地，當(dāng)所述電壓檢測電路4包括一個(gè)P型晶體管時(shí)，所述P型晶體管的源極連接所 述受控泄電通路3的控制端IO，所述P型晶體管的柵極和漏極連接所述低壓引腳8。進(jìn)一 步地，當(dāng)所述電壓檢測電路4包括多個(gè)P型晶體管時(shí)，所述多個(gè)P型晶體管相互串聯(lián)連接， 所述相鄰的兩個(gè)串聯(lián)P型晶體管之間的一個(gè)P型晶體管的漏極和柵極與另一個(gè)P型晶體管 的源極相互連接，所述多個(gè)P型晶體管中的最靠近所述受控泄電通路3的一個(gè)P型晶體管 的源極連接所述受控泄電通路3的控制端IO，所述多個(gè)P型晶體管中的最靠近所述低壓引 腳8的一個(gè)P型晶體管的漏極和柵極連接低壓引腳8。其具體工作方式可以參照圖10所示 第三實(shí)施例的第二變化例來進(jìn)行，在此不予贅述。
12
根據(jù)本發(fā)明圖2至圖13所示實(shí)施例及變化例，本發(fā)明提供了一種具有實(shí)時(shí)檢測功
能的靜電破壞保護(hù)電路中用于實(shí)時(shí)檢測靜電電壓脈沖，保證當(dāng)靜電電壓脈沖處于安全范圍
以外時(shí)所述受控泄電通路3繼續(xù)泄放靜電的控制方法。優(yōu)選地包括如下步驟 步驟a.在受到靜電破壞時(shí)通過所述延遲電路l檢測靜電電壓，并將檢測到的靜電
電壓信息向所述控制電路2傳輸。 步驟b.所述控制電路2在收到所述延遲電路1傳輸?shù)撵o電電壓信息后，將該信息 放大后輸出到所述受控泄電通路3。 步驟c.所述受控泄電通路3在收到所述控制電路2傳輸?shù)男畔⒑螅鶕?jù)該信息決 定是否進(jìn)行電流泄放操作，如果該信息指示所述控制電路2進(jìn)行電流泄放操作，則所述控 制電路2執(zhí)行電流泄放工作。 步驟d.所述電壓檢測電路4實(shí)時(shí)檢測靜電電壓脈沖，當(dāng)檢測到的靜電電壓脈沖仍 處于安全范圍以外時(shí)，所述電壓檢測電路4控制受控泄電通路3繼續(xù)泄放靜電電流的操作。
本領(lǐng)域技術(shù)人員理解，本發(fā)明提供的控制方法通過在傳統(tǒng)靜電破壞保護(hù)電路的其 中一個(gè)引腳和受控泄電通路3的控制端10之間加入所述電壓檢測電路4，所述控制方法能 夠通過所述電壓檢測電路4實(shí)時(shí)檢測靜電電壓脈沖是否超過安全電壓并將檢測結(jié)果傳輸 給所述受控泄電通路3，從而保證當(dāng)靜電電壓處于安全范圍以外時(shí)所述受控泄電通路3能 夠繼續(xù)進(jìn)行泄放靜電電流的工作。 根據(jù)本發(fā)明圖2至圖13所示實(shí)施例及變化例，還提供一種集成電路，其包括電源 引腳、內(nèi)部電路以及靜電破壞防護(hù)電路，具體地，該集成電路的靜電破壞防護(hù)電路還包括用 于靜電破壞防護(hù)電路的電壓檢測電路4。本領(lǐng)域技術(shù)人員理解，所述電壓檢測電路4包括 晶體管。優(yōu)選地，所述電壓檢測電路4包括一個(gè)或多個(gè)二極管，例如圖2至圖4及圖11所 示的靜電破壞防護(hù)電路。次優(yōu)地，所述電壓檢測電路4也可以包括一個(gè)或多個(gè)三極管，例如 NPN型三極管或PNP型三極管，例如圖5至圖7及圖12所示的靜電破壞防護(hù)電路。再次優(yōu) 地，所述電壓檢測電路4也可以包括一個(gè)或多個(gè)MOS管，例如N型晶體管或P型晶體管，例 如圖8至圖10及圖13所示的靜電破壞防護(hù)電路。具體地，本領(lǐng)域技術(shù)人員可以參考上述 圖2至圖13所示實(shí)施例及變化例提供的靜電破壞防護(hù)電路進(jìn)行連接，在此不予贅述。
進(jìn)一步地，本領(lǐng)域技術(shù)人員理解，本發(fā)明提供的集成電路可以是各種類型的電路， 并根據(jù)具體實(shí)施需要而變化。換句話說，所有需要靜電破壞防護(hù)功能的集成電路都可以采 用上述實(shí)施例提供的方案。具體地，本領(lǐng)域技術(shù)人員可以結(jié)合現(xiàn)有技術(shù)以及上述實(shí)施例、變 化例實(shí)現(xiàn)這樣的集成電路，在此不予贅述。 以上對本發(fā)明的具體實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述 特定實(shí)施方式，本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影 響本發(fā)明的實(shí)質(zhì)內(nèi)容。
權(quán)利要求
一種靜電破壞保護(hù)電路，包括高壓引腳與低壓引腳；延遲電路，包括阻性元件和容性元件，所述阻性元件和容性元件相互串聯(lián)跨接在所述高壓引腳和低壓引腳之間；受控泄電通路，其用于在所述控制電路的控制下對靜電進(jìn)行泄放，其包括一泄電通路，所述泄電通路跨接在所述壓引腳與低壓引腳之間；以及控制電路，所述控制電路的輸入端連接所述延遲電路的阻性元件與容性元件之間，所述控制電路的輸出端連接所述受控泄電通路的控制端，其用于控制受控泄電通路在所述延遲時(shí)間內(nèi)導(dǎo)通或關(guān)閉；其特征在于，還包括電壓檢測電路，其一端連接所述靜電破壞保護(hù)電路的其中一個(gè)引腳，其另一端連接所述受控泄電通路的控制端，其用于實(shí)時(shí)檢測靜電電壓脈沖，保證當(dāng)靜電電壓脈沖處于安全范圍以外時(shí)所述受控泄電通路繼續(xù)泄放靜電。
2. 根據(jù)權(quán)利要求1所述的靜電破壞保護(hù)電路，其特征在于，所述電壓檢測電路包括晶 體管或者等效電阻。
3. 根據(jù)權(quán)利要求2所述的靜電破壞保護(hù)電路，其特征在于，所述晶體管包括一個(gè)二極管。
4. 根據(jù)權(quán)利要求2所述的靜電破壞保護(hù)電路，其特征在于，所述晶體管包括多個(gè)串聯(lián)的二極管。
5. 根據(jù)權(quán)利要求2所述的靜電破壞保護(hù)電路，其特征在于，所述晶體管包括一個(gè)三極管。
6. 根據(jù)權(quán)利要求2所述的靜電破壞保護(hù)電路，其特征在于，所述晶體管包括多個(gè)串聯(lián)的三極管。
7. 根據(jù)權(quán)利要求2所述的靜電破壞保護(hù)電路，其特征在于，所述晶體管包括一個(gè)M0S管。
8. 根據(jù)權(quán)利要求2所述的靜電破壞保護(hù)電路，其特征在于，所述晶體管包括多個(gè)串聯(lián) 的M0S管。
9. 根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的靜電破壞保護(hù)電路，其特征在于，所述受控泄電 通路包括一個(gè)或多個(gè)晶體管，所述受控泄電通路的控制端為晶體管的柵極，所述受控泄電 通路的輸入端為晶體管的漏極，所述受控泄電通路的輸出端為場效應(yīng)晶體管的源極。
10. 根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的靜電破壞防護(hù)電路，其特征在于，所述受控泄 電通路包括N型晶體管，所述電壓檢測電路的一端連接到所述高壓引腳。
11. 根據(jù)權(quán)利要求io所述的靜電破壞防護(hù)電路，其特征在于，所述延遲電路的容性元件的一端連接所述高壓引腳，所述電壓檢測電路的阻性元件的一端連接所述低壓引腳，所 述控制電路包括相互串聯(lián)的偶數(shù)級(jí)反相器或者一根導(dǎo)線。
12. 根據(jù)權(quán)利要求IO所述的靜電破壞防護(hù)電路，其特征在于，所述延遲電路的容性元 件的一端連接所述低壓引腳，所述電壓檢測電路的阻性元件的一端連接所述高壓引腳，所 述控制電路包括相互串聯(lián)的奇數(shù)級(jí)反相器相互串聯(lián)。
13. 根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的靜電破壞防護(hù)電路，其特征在于，所述受控泄電通路包括P型晶體管，所述電壓檢測電路的一端連接到所述低壓引腳。
14. 根據(jù)權(quán)利要求13所述的靜電破壞防護(hù)電路，其特征在于，所述延遲電路的容性元 件的一端連接所述高壓引腳，所述電壓檢測電路的阻性元件的一端連接所述低壓引腳，所 述控制電路包括奇數(shù)級(jí)反相器相互串聯(lián)。
15. 根據(jù)權(quán)利要求13所述的靜電破壞防護(hù)電路，其特征在于，所述延遲電路的容性元 件的一端連接所述低壓引腳，所述電壓檢測電路的阻性元件的一端連接所述高壓引腳，所 述控制電路包括相互串聯(lián)的偶數(shù)級(jí)反相器或者一根導(dǎo)線。
16. 根據(jù)權(quán)利要求1至15中任一項(xiàng)所述的靜電破壞保護(hù)電路，其特征在于，所述延遲電 路的阻性元件包括等效電阻。
17. 根據(jù)權(quán)利要求1至16中任一項(xiàng)所述的靜電破壞保護(hù)電路，其特征在于，所述延遲電 路的容性元件包括等效電容。
18. —種在靜電破壞保護(hù)電路中用于實(shí)時(shí)檢測靜電電壓脈沖，保證當(dāng)靜電電壓脈沖處 于安全范圍以外時(shí)所述受控泄電通路繼續(xù)泄放靜電的控制方法，其中所述靜電破壞保護(hù)電 路包括延遲電路、控制電路、受控泄電通路及電壓檢測電路，其中所述控制方法包括如下步 驟步驟a.在受到靜電破壞時(shí)通過所述延遲電路檢測靜電電壓，并將檢測到的靜電電壓 信息向所述控制電路傳輸。步驟b.所述控制電路在收到所述延遲電路傳輸?shù)撵o電電壓信息后，將該信息放大后 輸出到所述受控泄電通路。步驟c.所述受控泄電通路在收到所述控制電路傳輸?shù)男畔⒑?，根?jù)該信息決定是否 進(jìn)行電流泄放操作，如果該信息指示所述控制電路進(jìn)行電流泄放操作，則所述控制電路執(zhí) 行電流泄放工作。其特征在于，還包括步驟d.所述電壓檢測電路實(shí)時(shí)檢測靜電電壓脈沖，當(dāng)檢測到的靜 電電壓脈沖仍處于安全范圍以外時(shí)，所述電壓檢測電路控制受控泄電通路繼續(xù)泄放靜電電 流的操作。
19. 一種集成電路，包括電源引腳、內(nèi)部電路，其特征在于，還包括根據(jù)權(quán)利要求1至17 中任一項(xiàng)所述的靜電破壞防護(hù)電路。
全文摘要
本發(fā)明提供一種具有實(shí)時(shí)檢測功能的靜電破壞保護(hù)電路新型靜電破壞保護(hù)電路，其包括高壓引腳、低壓引腳、延遲電路、受控泄電通路、控制電路及電壓檢測電路。其中，所述延遲電路包括阻性元件和容性元件。所述受控泄電通路用于在所述控制電路的控制下對靜電進(jìn)行泄放。所述控制電路用于控制受控泄電通路在所述延遲時(shí)間內(nèi)導(dǎo)通或關(guān)閉。所述電壓檢測電路的一端連接所述靜電破壞保護(hù)電路的其中一個(gè)引腳，其另一端連接所述受控泄電通路的控制端。所述靜電破壞保護(hù)電路能夠?qū)崟r(shí)檢測靜電電壓脈沖，保證當(dāng)靜電電壓脈沖處于安全范圍以外時(shí)所述受控泄電通路繼續(xù)泄放靜電。
文檔編號(hào)H02H9/00GK101707363SQ20091005518
公開日2010年5月12日 申請日期2009年7月22日 優(yōu)先權(quán)日2009年7月22日
發(fā)明者劉連杰, 王磊 申請人:彩優(yōu)微電子(昆山)有限公司