專利名稱：同步整流型電源單元及其控制電路和控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及同步整流型(synchronous rectification type)電源單元的控 制電路、同步整流型電源單元及其控制方法。
背景技術(shù)：
已知一種同步整流型電源單元，其包括主開關(guān)器件和整流開關(guān)器件， 如例如在日本未審查的專利申請2004-135415中所公開。在這個同步整流 型電源單元中，連接到DC電源的主開關(guān)器件被循環(huán)地導(dǎo)通(turned ON) 和關(guān)斷(turned OFF)，以便在主開關(guān)器件的導(dǎo)通時段中在能量累積電感 (inductance)器件和同步整流電感器件(其與能量累積電感器件并聯(lián))中 累積電力，然后整流開關(guān)器件關(guān)斷。而且，在這個同步整流型電源單元 中，當(dāng)主開關(guān)器件保持關(guān)斷時，整流開關(guān)器件被導(dǎo)通，以便向負(fù)載單元提 供在能量累積電感器件中累積的電力。在完成釋放能量累積電感器件的累積電力之前，上述的同步整流型電 源單元完成通過整流電感器件的累積電力的釋放，檢測累積電力的釋放， 并且在主開關(guān)器件導(dǎo)通之前關(guān)斷整流開關(guān)器件。因此，主開關(guān)器件和整流 開關(guān)器件從不同時導(dǎo)通，由此防止由于如果兩個開關(guān)導(dǎo)通則流動斷路電流 而破壞整流開關(guān)器件等。在圖5中所示的同步整流型電源單元100包括主開關(guān)器件FET1、整 流開關(guān)器件FET2和比較器COMP 101。在這個同步整流型電源單元100 中，比較器COMP 101將整流開關(guān)器件FET2的漏極電壓與接地電壓相比 較。當(dāng)接地電壓高于整流開關(guān)器件FET2的漏極電壓時，比較器COMP 101輸出高電平信號。高電平信號通過控制電路105的輸出端(DL1)被 輸入到整流開關(guān)器件FET2的柵極。因此，整流開關(guān)設(shè)置FET2被導(dǎo)通。另一方面，當(dāng)整流開關(guān)器件FET2的漏極電壓高于接地電壓時，比較
器COMP 101輸出低電平信號。低電平信號通過上述的輸出端(DL1)被輸入到整流開關(guān)器件FET2的柵極。因此，整流開關(guān)器件FET2被關(guān)斷。 發(fā)明內(nèi)容近些年來，因為開關(guān)器件等的改進(jìn)和使用高頻來作為開關(guān)頻率，同步 整流型電源單元在尺寸上已經(jīng)減小。在上述的同步整流型電源單元100 中，因為加速使用高頻來作為開關(guān)頻率，因此可以縮短開關(guān)周期，以便可 以迅速地實現(xiàn)主開關(guān)器件FET1和整流開關(guān)器件FET2的導(dǎo)通和關(guān)斷操 作。但是，在上述的比較器COMP 101中，在從將接地電壓與整流開關(guān)器 件FET2的漏極電壓相比較的時間到輸出高電平信號或者低電平信號的時 間之間的時間段中發(fā)生延遲。特別是，如果像在近些年來的同步整流型電 源單元那樣縮短開關(guān)周期，則在開關(guān)周期中的時間延遲的比率提高，由此 有可能時間延遲會給迅速導(dǎo)通和關(guān)斷開關(guān)器件的操作帶來阻礙。本發(fā)明鑒于這些情況而己經(jīng)被完成，本發(fā)明的目的是提供同步整流型 電源的控制電路、同步整流型電源單元及其控制方法，其能夠在將高頻用 作開關(guān)頻率時在減小開關(guān)周期中時間延遲的比率的同時迅速地導(dǎo)通和關(guān)斷 開關(guān)器件。按照本發(fā)明的第一方面和第二方面，分別提供了一種同步整流型電源 單元的控制電路和一種同步整流型電源單元，在控制電路和電源單元中， 線圈連接到在主開關(guān)器件和具有反并聯(lián)二極管的整流開關(guān)器件之間的連接 點，并且主開關(guān)器件和整流開關(guān)器件被以恒定的周期交替地導(dǎo)通和關(guān)斷，其中包括檢測部分，用于當(dāng)主開關(guān)器件關(guān)斷時檢測在連接點的第一信號的狀態(tài) 轉(zhuǎn)變，第一信號對應(yīng)于流過反并聯(lián)二極管的電流以恒定周期改變；以及相差調(diào)整部分，用于通過對應(yīng)于在由檢測部分檢測的第一信號的相位 和根據(jù)一個周期之前的第一信號而產(chǎn)生的第二信號的相位之間的相差而調(diào) 整第二信號的輸出定時而調(diào)整相差，其中，整流開關(guān)器件對應(yīng)于其輸出定時被相差調(diào)整部分調(diào)整的第二信
號而導(dǎo)通。按照本發(fā)明的第一方面的同步整流型電源單元的控制電路和本發(fā)明的 第二方面的同步整流型電源單元，如果相差調(diào)整部分對應(yīng)于在由檢測部分 檢測的第一信號的相位和根據(jù)一個周期之前的第一信號而產(chǎn)生的第二信號 的相位之間的差而調(diào)整第二信號的輸出定時，則能夠使第二信號的輸出定 時接近第一信號的檢測定時，以便可以將第二信號轉(zhuǎn)換為相對于第一信號 具有更小相差的信號。而且，按照本發(fā)明的第一方面的同步整流型電源單元的控制電路和本 發(fā)明的第二方面的同步整流型電源單元，如果整流開關(guān)器件對應(yīng)于其輸出 定時被相差調(diào)整部分調(diào)整的第二信號而導(dǎo)通，則能夠使導(dǎo)通整流開關(guān)器件 的定時接近從主開關(guān)器件關(guān)斷的狀態(tài)引發(fā)的第一信號的檢測定時，以便可 以縮短從檢測到第一信號的時間到導(dǎo)通整流開關(guān)器件的時間之間的時間段 的延遲。因此，按照在權(quán)利要求1和權(quán)利要求7中的本發(fā)明，即使將高頻 用作開關(guān)頻率，通過減小從關(guān)斷主開關(guān)器件的時間到整流開關(guān)器件導(dǎo)通的 時間之間的時間段的延遲，主幵關(guān)器件和整流開關(guān)器件能夠在開關(guān)周期中 的時間延遲比率被減小的同時迅速地導(dǎo)通和關(guān)斷。而且，按照本發(fā)明的第一方面的同步整流型電源單元的控制電路和本 發(fā)明的第二方面的同步整流型電源單元，如上所述，如果使導(dǎo)通整流開關(guān) 器件的定時接近從主開關(guān)器件關(guān)斷的狀態(tài)引發(fā)的第一信號的檢測定時，則 在主幵關(guān)器件關(guān)斷后電流流向整流開關(guān)器件的反并聯(lián)二極管的時間被縮 短，以便可以向整流開關(guān)器件提供電流。因此，可以降低當(dāng)電流流向反并 聯(lián)二極管時發(fā)生的功率損耗。按照本發(fā)明的第三方面，提供了一種同步整流型電源單元的控制方 法，在同步整流型電源單元中，線圈連接到在主開關(guān)器件和具有反并聯(lián)二 極管的整流開關(guān)器件之間的連接點，并且主開關(guān)器件和整流開關(guān)器件被以 恒定的周期交替地導(dǎo)通和關(guān)斷，控制方法包括檢測步驟，用于當(dāng)主開關(guān)器件關(guān)斷時檢測在連接點的第一信號的狀態(tài) 轉(zhuǎn)變，第一信號對應(yīng)于流過反并聯(lián)二極管的電流以恒定周期改變；以及 相差調(diào)整步驟，用于通過對應(yīng)于在由檢測步驟檢測的第一信號的相位 和根據(jù)一個周期之前的第一信號而產(chǎn)生的第二信號的相位之間的相差而調(diào) 整第二信號的輸出定時而調(diào)整相差，其中，整流開關(guān)器件對應(yīng)于其輸出定時被相差調(diào)整步驟調(diào)整的第二信 號而導(dǎo)通。按照本發(fā)明的第三方面的同步整流型電源單元的控制方法，如果相差 調(diào)整步驟對應(yīng)于在由檢測步驟檢測的第一信號的相位和根據(jù)一個周期之前 的第一信號而產(chǎn)生的第二信號的相位之間的相差而調(diào)整第二信號的輸出定 時，則能夠使得第二信號的輸出定時接近第一信號的檢測定時，以便第二 信號可以被轉(zhuǎn)換到相對于第一信號具有較小相差的信號。而且，按照本發(fā)明的第三方面的同步整流型電源單元的控制方法，如 果對應(yīng)于其輸出定時被相差調(diào)整步驟調(diào)整的第二信號而導(dǎo)通整流開關(guān)器 件，則能夠使整流開關(guān)器件導(dǎo)通的定時接近從主開關(guān)器件導(dǎo)通的狀態(tài)引發(fā) 的第一信號的檢測定時。因此，可以減小從檢測到第一信號的時間到導(dǎo)通 整流開關(guān)器件的時間之間的時間段的延遲。因此，按照本發(fā)明的第三方面 的同步整流型電源單元的控制方法，即使使用高頻來作為開關(guān)頻率，通過 減小從導(dǎo)通主開關(guān)器件的時間到導(dǎo)通整流開關(guān)器件的時間之間的時間段的 延遲，可以在減小開關(guān)周期中時間延遲的比率的同時迅速地導(dǎo)通和關(guān)斷主 開關(guān)器件和整流開關(guān)器件。而且，按照本發(fā)明的第三方面的同步整流型電源單元的控制方法，如 上所述，如果使導(dǎo)通整流開關(guān)器件的定時接近從主開關(guān)器件關(guān)斷的狀態(tài)引 發(fā)的第一信號的檢測定時，則縮短在關(guān)斷主開關(guān)器件后電流流向整流開關(guān) 器件的反并聯(lián)二極管的時間，以便可以向整流開關(guān)器件提供電流。因此， 可以減小當(dāng)電流流向反并聯(lián)二極管時發(fā)生的功率損耗。通過下面結(jié)合附圖詳細(xì)說明，本發(fā)明的上述和其他目的和新穎特征將 更清楚。但是，應(yīng)當(dāng)清楚地明白，附圖僅僅用于說明，而不意欲作為對本 發(fā)明范圍的限定。


圖1是按照本發(fā)明的一個實施例的同步整流型電源單元的電路結(jié)構(gòu)的圖；圖2是相差檢測電路的電路結(jié)構(gòu)的圖；圖3是延遲電路的電路結(jié)構(gòu)的圖；圖4是示出相差檢測電路的操作的時序圖；圖5是傳統(tǒng)的同步整流型電源單元的電路結(jié)構(gòu)的圖。
具體實施方式
將參見附圖l-4說明本發(fā)明的優(yōu)選實施例。圖l是這個實施例的同步整流型電源單元IO的電路結(jié)構(gòu)的圖。同步整流型電源單元IO包括主開關(guān) 晶體管FET1、同步側(cè)開關(guān)晶體管FET2、白堊(chalk)線圈Ll、電容器 Cl和控制電路20。主開關(guān)晶體管FET1對應(yīng)于本發(fā)明的主開關(guān)器件，并且 同步側(cè)開關(guān)晶體管FET2對應(yīng)于本發(fā)明的整流開關(guān)器件。主開關(guān)晶體管FET1的漏極連接到輸入端(IN)，以便DC輸入電壓 VIN通過輸入端(IN)被施加到主開關(guān)晶體管FET1的漏極。主開關(guān)晶體 管FET1的源極連接到同步側(cè)開關(guān)晶體管FET2的漏極。同步側(cè)開關(guān)晶體 管FET2的源極連接到地。在同步側(cè)開關(guān)晶體管FET2的漏極和同步側(cè)開 關(guān)晶體管FET2的源極之間連接二極管D。 二極管D的陰極連接到同步側(cè) 開關(guān)晶體管FET2的漏極，并且二極管D的陽極連接到同步側(cè)開關(guān)晶體管 FET2的源極。二極管D對應(yīng)于本發(fā)明的反并聯(lián)(antipamlld) 二極管。白堊線圈Ll的一端連接到在主開關(guān)晶體管FET1的源極和同步側(cè)開關(guān) 晶體管FET2的漏極之間的連接點P。白堊線圈Ll的另一端連接到輸出端 (OUT)。而且，電容器C1連接在輸出端(OUT)和地之間?？刂齐娐?0對應(yīng)于本發(fā)明的控制電路?？刂齐娐?0包括電阻器Rl、 電阻器R2、誤差放大器ERA1、 PWM比較器PWM1、三角波振蕩器 0SC1、第一比較器C0MP1、相差檢測電路30、延遲電路40和第一邏輯 與門電路AND1。在控制電路20中，電阻器R1和電阻器R2串聯(lián)。電阻器R1和電阻器 R2連接在控制電路20的輸入端(FBI)和地之間。在電阻器R1和電阻器 R2之間的連接點連接到誤差放大器ERA1的反相輸入端。通過以電阻器 Rl和電阻器R2對電壓VOUT進(jìn)行分壓而獲得的電壓VI被施加到這個反 相輸入端。基準(zhǔn)電壓el被施加到誤差放大器ERAl的同相輸入端。誤差放大器ERA1的輸出端(Nl)連接到PWM比較器PWM1的同相 輸入端。三角波振蕩器0SC1連接到PWM比較器PWM1的反相輸入端。 而且，PWM比較器PWM1的輸出端(N2)通過控制電路20的輸出端(DH1)連接到主開關(guān)晶體管FET1的柵極?？刂齐娐?0的輸入端(LX)連接到如上所述的連接點P。而且，控 制電路20的輸入端(LX)連接到在圖2中所示的第一比較器C0MP1的 反相輸入端和相差檢測電路30的第一輸入端(IN1)。第一比較器C0M1 的同相輸入端連接到地。第一比較器C0MP1的輸出端(N3)連接到在圖 3中所示的延遲電路40。延遲電路40的輸出端(0UT3)連接到第一邏輯 與門電路AND1的第一輸入和相差檢測電路30的第二輸入端(IN2)。相 差檢測電路30的輸出端(0UT2)連接到第一邏輯與門電路AND1的第二 輸入，并且第一邏輯與門電路AND1的輸出通過控制電路20的輸出端(DL1)連接到同步側(cè)開關(guān)晶體管FET2的柵極。相差檢測電路30的輸出 端(0UT1)連接到延遲電路40的輸入端(IN3)。接著，將參見圖2、 3來說明上述的相差檢測電路30和延遲電路40的 結(jié)構(gòu)。如圖2中所示，相差檢測電路30包括信號產(chǎn)生電路31、電壓調(diào)整 電路32、電壓提供電路33、第二邏輯與門電路2和D觸發(fā)器電路34。信號產(chǎn)生電路31包括第一鎖存器電路31A、第二鎖存器電路31B、多 個與非門電路NAND1-NAND5和多個反相器31C-31E。反相器31C的輸 入連接到上述第一輸入端(IN1)。反相器31C的輸出連接到與非門電路 NAND1的第一輸入，并且與非門電路NAND1的輸出連接到第一鎖存器電路31A的第一輸入、3輸入與非門電路NAND2的第一輸入和4輸入與 非門電路NAND3的第一輸入。第一鎖存器電路31A的輸出連接到3輸入 與非門電路NAND2的第二輸入和4輸入與非門電路NAND3的第二輸 入。
第三輸入和3輸入與非門電路NAND5的第三輸入。而且，4輸入與非門 電路NAND3的輸出連接到第一鎖存器電路31A的第二輸入和第二鎖存器 電路31B的第二輸入。3輸入與非門電路NAND2的輸出連接到與非門電路NAND1的第二輸 入和在電壓調(diào)整電路32中提供的PMOS晶體管Ml的柵極。反相器31D的輸入連接到如上所述的第二輸入端(IN2)。反相器 31D的輸出連接到與非門電路NAND4的第一輸入，并且與非門電路 NAND4的輸出連接到第二鎖存器電路31B的第一輸入和4輸入與非門電 路NAND3的第四輸入和3輸入與非門電路NAND5的第一輸入。第二鎖 存器電路31B的輸出連接到4輸入與非門電路NAND3的第三輸入和3輸 入與非門電路NAND5的第二輸入。3輸入與非門電路NAND5的輸出連接到反相器31E的輸入和與非門 電路NAND4的第二輸入，并且反相器31E的輸出連接到在電壓調(diào)整電路 32中提供的NMOS晶體管M2的柵極。電壓調(diào)整電路32具有PMOS晶體管Ml和NMOS晶體管M2。 PMOS 晶體管Ml的源極連接到電源電壓Vdd。 PMOS晶體管Ml的漏極連接到 NMOS晶體管M2的漏極。NMOS晶體管M2的源極連接到地。而且， PMOS晶體管Ml的漏極和NMOS晶體管M2的漏極連接到在電壓提供電 路33中提供的電阻器Rl的一端。電壓提供電路33由集成電路構(gòu)成，并且包括電阻器Rl和電容器 C2。電阻器R1的另一端連接到輸出端(OUT1)。電容器C2連接在輸出 端(OUT1)和地之間。第二邏輯與門電路AND2的同相輸入連接到3輸入與非門電路 NAND2的輸出。第二邏輯與門電路AND2的反相輸入連接到反相器31E 的輸出。第二邏輯與門電路AND2的輸出連接到D觸發(fā)器電路34的輸入 端D。相差檢測電路30的第二輸入端(IN2)連接到D觸發(fā)器電路34的 時鐘端CK。 D觸發(fā)器電路34的輸出端Q連接到相差檢測電路30的輸出 端(OUT2)。如圖3中所示，延遲電路40包括延遲時間控制電路41和延遲時間產(chǎn)
生電路42。延遲時間控制電路41包括電阻器Rll、 NMOS晶體管Mll、 NMOS晶體管M12、 PMOS晶體管M13和PMOS晶體管M14。電阻器 Rll的一端連接到延遲電路40的輸入端(IN3)。電阻器Rll的另一端連 接到NMOS晶體管Ml 1的漏極。NMOS晶體管Ml 1的源極連接到地。在NMOS晶體管Mil中，其柵極和漏極被短路。NMOS晶體管Mil 的柵極連接到NMOS晶體管M12的柵極。NMOS晶體管M12的源極連接 到地。NMOS晶體管Mil和NMOS晶體管M12構(gòu)成電流鏡電路。PMOS晶體管M13和PMOS晶體管M14各自的源極連接到電源電壓 Vdd。 PMOS晶體管M13的柵極連接到PMOS晶體管M14的柵極。在 PMOS晶體管M13中，其柵極和漏極被短路。PMOS晶體管M13的漏極 連接到NMOS晶體管M12的漏極。NMOS晶體管M13和NMOS晶體管 M14構(gòu)成電流鏡電路。延遲時間產(chǎn)生電路42包括恒定電流電路CG、 NMOS晶體管M15、反 相器42A、電容器C3和第二比較器COMP2。恒定電流電路CG連接到電 源電壓Vdd。 NMOS晶體管M15的漏極連接到恒定電流電路CG和上述的 PMOS晶體管M14的漏極。NMOS晶體管M15的柵極通過反相器42A連 接到在控制電路20中提供的第一比較器COMP1的輸出端(N3)，并且 NMOS晶體管M15的源極連接到地。電容器C3的一端連接到恒定電流電路CG或者在延遲時間控制電路 41中提供的PMOS晶體管M14的漏極。第二比較器COMP2的同相輸入 端連接到電容器C3的一端，并且電容器C3的另一端連接到地。另一方 面，參考電壓VREF被施加到第二比較器COMP2的反相輸入端。第二比 較器COMP2的輸出端(N4)通過延遲電路40的輸出端(OUT3)連接到 在控制電路20中提供的第一邏輯與門AND1的第一輸入。隨后，將說明這個實施例的同步整流型電源單元10的操作。當(dāng)在圖1 中所示的同步整流型電源單元10交替地控制主開關(guān)晶體管FET1和同步側(cè) 開關(guān)晶體管FET2以導(dǎo)通或者關(guān)斷時，其向連接到輸出端(OUT)的負(fù)載 電路提供輸出電壓VOUT。這個實施例的同步整流型電源單元10可以通 過改變PWM信號的導(dǎo)通時間與一個周期的比率(占空比)而將輸出電壓VOUT控制到對應(yīng)于DC輸入電壓VIN的目標(biāo)電壓值。在DC輸入電壓VIN和輸出電壓VOUT之間的關(guān)系被表達(dá)為如在下面 的表達(dá)式中所示。VOUT={TON/(TON+TOFF)} xVIN其中，TON/(TON+TOFF):占空比誤差放大器ERA1將電壓VI與參考電壓el相比較，并且向PWM比 較器PWM1輸出誤差放大器輸出電壓VOP。通過相對于參考電壓el對電 壓VI進(jìn)行誤差放大而獲得誤差放大器輸出電壓VOP。為了用輸出電壓 VOUT的值作為目標(biāo)電壓值，將參考電壓el的值設(shè)置為與要施加到誤差放 大器ERA1的反相輸入端的電壓VI的值相同的值。三角波振蕩器OSC1向PWM比較器PWM1輸出三角波信號VS。 誤差放大器輸出電壓VOP被輸入到PWM比較器PWM1的同相輸入 端，并且三角波信號VS被輸入到PWM比較器PWM1的反相輸入端。 PWM比較器PWM1將誤差放大器輸出電壓VOP與三角波信號VS的電壓 值相比較。當(dāng)誤差放大器輸出電壓VOP高于三角波信號VS的電壓值時，PWM 比較器PWM1從輸出端(DH1)輸出高電平PWM信號。與此相反，如果 誤差放大器輸出電壓VOP低于三角波信號VS的電壓值，則PWM比較器 PWM1從輸出端(DH1)輸出低電平PWM信號。如果電壓VI低于參考電壓el，則提高誤差放大器輸出電壓VOP以便 延長PWM信號變?yōu)楦唠娖降臅r段(TON)。結(jié)果，提高了占空比，以便 提高輸出電壓VOUT。與此相反，如果電壓VI高于參考電壓el，則降低 誤差放大器輸出電壓VOP以便延長PWM信號變?yōu)榈碗娖降臅r段 (TOFF)。因此，占空比減小，并且輸出電壓VOUT降低。在這個實施例的同步整流型電源單元10中，通過用延遲電路40延遲 要輸入到輸入端(LX)的在一個周期之前的輸入信號FR，產(chǎn)生延遲信號 FP，并且通過第一邏輯與門電路AND1輸出延遲信號FP1。而且，在這個 同步整流型電源單元10中，相差檢測電路30比較輸入信號FR的相位與 延遲信號FP的相位，并且產(chǎn)生對應(yīng)于輸入信號FR的相位和延遲信號FP 的相位之間的相差的控制電壓VC?？刂齐妷篤C對應(yīng)于本發(fā)明的控制電壓。另外，如果相差檢測電路30檢測到輸入信號FR的相位和延遲信號 FP的相位一致，則其輸出相位確認(rèn)信號LOCK。相位確認(rèn)信號LOCK對 應(yīng)于本發(fā)明的相位確認(rèn)信號。在相差檢測電路30中，如圖2中所示，輸入信號FR被輸入到第一輸 入端(IN1)，并且延遲信號FP被輸入到第二輸入端(IN2)。控制電壓 VC被從輸出端(0UT1)輸出。輸入信號FR通過反相器31C被提供到與 非門電路NAND1的第一輸入。延遲信號FP通過反相器31D被提供到與 非門電路NAND4的第一輸入。與非門電路NAND1的輸出被提供到第一鎖存器電路31A的第一輸 入。而且，與非門電路NAND1的輸出被提供到3輸入與非門電路 NAND2的第一輸入和4輸入與非門電路NAND3的第一輸入。而且，第一 鎖存器電路31A的輸出被提供到3輸入與非門電路NAND2的第二輸入和 4輸入與非門電路NAND3的第二輸入。與非門電路NAND4的輸出被提供到第二鎖存器電路31B的第一輸 入。而且，與非門電路NAND4的輸出被提供到4輸入與非門電路 NAND3的第四輸入和3輸入與非門電路NAND5的第一輸入。而且，第二 鎖存器電路31B的輸出被提供到4輸入與非門電路NAND3的第三輸入和 3輸入與非門電路NAND5的第二輸入。4輸入與非門電路NAND3的輸出被提供到3輸入與非門電路NAND2 的第三輸入和3輸入與非門電路NAND5的第三輸入。而且，4輸入與非 門電路NAND3的輸出被提供到第一鎖存器電路31A的第二輸入和第二鎖 存器電路31B的第二輸入。3輸入與非門電路NAND2的輸出被提供到與非門電路NAND1的第二 輸入和PMOS晶體管Ml的柵極。而且，3輸入與非門電路NAND5的輸 出被提供到反相器31和與非門電路NAND4的第二輸入。然后，反相器 31E的輸出被提供到NMOS晶體管M2的柵極。圖4是示出相差檢測電路30的操作的時序圖。相差檢測電路30檢測 輸入信號FR的相位和延遲信號FP的相位之間的差，并且執(zhí)行對應(yīng)于所檢 測的相差的下述操作。相差檢測電路30對應(yīng)于本發(fā)明的相差檢測部分， 因為它檢測輸入信號FR的相位和延遲信號FP的相位之間的差。另夕卜，對輸入信號FR的相位和延遲信號FP的相位之間的差的檢測對應(yīng)于本發(fā)明的 相差檢測步驟。同時，(1)在圖4中指示延遲信號FP的相位延遲的量， (2)指示延遲信號FP的相位超前的量。如果相差檢測電路30檢測到延遲信號FP的相位相對于輸入信號FR 的相位延遲，則其進(jìn)行如下動作。在圖2中所示的信號產(chǎn)生電路31將作 為在輸入信號FR的前沿的定時(圖4中的tl和t3)的3輸入與非門電路 NAND2的輸出信號的信號$p改變?yōu)榈碗娖?，并且向PMOS晶體管Ml的 柵極輸出信號多P。當(dāng)信號多P在低電平時，PM0S晶體管M1導(dǎo)通，并且 電壓調(diào)整電路32向電壓提供電路33提供電流。在圖4中的信號DG指示 被提供到電壓提供電路33的電流，并且當(dāng)信號DO在電平2時，其指示向 電壓提供電路33提供電流。當(dāng)向電壓提供電路33提供電流時，在電容器C2的兩端上的電壓隨著 時間的過去而升高，因此控制電壓VC升高。如圖3中所示，控制電壓 VC通過輸入端(IN3)被施加到延遲電路40。因為如果信號牽P繼續(xù)低電 平的狀態(tài)，則控制電壓VC如上所述升高，以便可以如下所述地減小延遲 信號FP的相位延遲的量，因此低電平信號$P的連續(xù)狀態(tài)對應(yīng)于在本發(fā)明 中的延遲量的調(diào)整狀態(tài)。與此相反，因為如果信號》P不繼續(xù)低電平的狀 態(tài)，則延遲信號FP的相位延遲的量不改變，因此低電平信號多P的非連續(xù) 狀態(tài)對應(yīng)于在本發(fā)明中的延遲量的非調(diào)整狀態(tài)。其后，信號產(chǎn)生電路31在延遲信號FP的前沿的定時(在圖4中的t2 和t4)將信號$P改變?yōu)楦唠娖剑⑶蚁騊MOS晶體管Ml的柵極輸出信 號多P。當(dāng)信號多P在高電平時，PMOS晶體管Ml被關(guān)斷，并且電壓調(diào)整 電路32停止向電壓提供電路33提供電流。當(dāng)在圖4中的信號DO在電平 l時，其指示沒有電流被提供到電壓提供電路33的狀態(tài)。同時，因為當(dāng)相 差檢測電路30檢測到延遲信號的相位相對于輸入信號FR的相位延遲時， 低電平的信號多P被從信號產(chǎn)生電路31輸出，因此信號多P對應(yīng)于本發(fā)明 的相位延遲檢測信號。
如果相差檢測電路30檢測到延遲信號FP的相位相對于輸入信號FR的相位超前，則其進(jìn)行如下動作。信號產(chǎn)生電路31在延遲信號FP的前沿 的定時(在圖4中的t6和t8)將作為反相器31E的輸出信號的信號多R改 變?yōu)楦唠娖?，并且向NMOS晶體管M2的柵極輸出信號$R。當(dāng)信號$R 在高電平時，NMOS晶體管M2導(dǎo)通，以便電容器C2被放電，并且電流 通過電壓提供電路33的電阻器Rl和NMOS晶體管M2流向地。當(dāng)信號 DO在電平3時，其指示在電流從電壓提供電路33向電壓調(diào)整電路32流 動后電流流向地的狀態(tài)。當(dāng)電容器C2被放電并且電流流向地時，在電容器C2的兩端的電壓隨 著時間的過去而降低，以便被施加到延遲電路40的控制電壓VC降低。因 為如果信號^R繼續(xù)高電平的狀態(tài)，則控制電壓VC如上所述降低，并且 可以如下所述地減小延遲信號FP的相位超前量，因此高電平信號$R的 連續(xù)狀態(tài)對應(yīng)于在本發(fā)明中的超前量的調(diào)整狀態(tài)。與此相反，因為當(dāng)信號 多R未繼續(xù)高電平的狀態(tài)時，不改變延遲信號FP的相位超前的量，因此高 電平信號$R的非連續(xù)狀態(tài)對應(yīng)于本發(fā)明中的超前量的非調(diào)整狀態(tài)。其后，信號產(chǎn)生電路31在輸入信號FR的前沿的定時(在圖4中的t7 和t9)將信號多R改變?yōu)榈碗娖?，并且向NMOS晶體管M2的柵極輸出信 號$R。當(dāng)信號OR在低電平時，NMOS晶體管M2關(guān)斷，并且沒有電流 通過電壓提供電路33的電阻器R1和NM0S晶體管M2流向地。同時，因 為當(dāng)相差檢測電路30檢測到延遲信號FP的相位相對于輸入信號FR的相 位超前時，高電平的信號①R從信號產(chǎn)生電路31輸出，因此信號①R對應(yīng) 于本發(fā)明的相位超前檢測信號。如果相差檢測電路30檢測到延遲信號FP的相位與輸入信號FR的相 位一致，則其進(jìn)行如下動作。在輸入信號FR的前沿的定時與延遲信號FP 的前沿定時一致(在圖4中的t5)時，電壓調(diào)整電路32不向電壓提供電 路33提供電流。同時，因為在時間t5，信號O)P不繼續(xù)低電平的狀態(tài)并且 信號OR不繼續(xù)高電平的狀態(tài)，因此時間t5對應(yīng)于本發(fā)明中的延遲量的非調(diào)整狀態(tài)和本發(fā)明中的超前量的非調(diào)整狀態(tài)。當(dāng)相差檢測電路30檢測到延遲信號FP的相位與輸入信號FR的相位
一致時，D觸發(fā)器電路34進(jìn)行如下動作。高電平的信號OP被輸入到第二 邏輯與門電路AND2的同相輸入，并且，低電平的信號OR被輸入到第二 邏輯與門AND2的反相輸入。此時，第二邏輯與門電路AND2輸出高電平 信號。高電平信號被輸入到D觸發(fā)器電路34的輸入端D。同時，高電平 信號對應(yīng)于本發(fā)明的邏輯與信號。同時，D觸發(fā)器電路34對應(yīng)于本發(fā)明的 D觸發(fā)器，并且輸入端D對應(yīng)于本發(fā)明的D觸發(fā)器的輸入端。延遲信號FP被輸入到D觸發(fā)器電路34的時鐘端CK。時鐘端CK對 應(yīng)于本發(fā)明的D觸發(fā)器的時鐘輸入端。如果延遲信號FP被輸入到D觸發(fā) 器電路34的時鐘端CK，則高電平的相位確認(rèn)信號LOCK被從輸出端Q 輸出。信號產(chǎn)生電路31對應(yīng)于本發(fā)明的信號產(chǎn)生部分，因為如上所述，當(dāng) 延遲信號FP的相位相對于輸入信號FR的相位延遲時其輸出低電平的信號 OP，當(dāng)延遲信號FP的相位相對于輸入信號FR的相位超前時，輸出高電 平信號OR。當(dāng)延遲信號FP的相位相對于輸入信號FR的相位延遲時的低 電平的信號OP的輸出對應(yīng)于本發(fā)明的相位延遲檢測信號產(chǎn)生步驟，并且 當(dāng)延遲信號FP的相位相對于輸入信號FR的相位超前時輸出高電平的信號 OR對應(yīng)于本發(fā)明的相位超前檢測信號產(chǎn)生步驟。當(dāng)信號OP在低電平(在延遲量的調(diào)整狀況中)并且信號OR在低電 平(在超前量的非調(diào)整狀況中)時，電壓調(diào)整電路32導(dǎo)通PMOS晶體管 Ml，并且關(guān)斷NMOS晶體管M2，以便提高控制電壓VC，并且當(dāng)信號O P在高電平(在延遲量非調(diào)整狀況中)和信號OR在高電平(在超前量的 調(diào)整狀況中)時，其關(guān)斷PMOS晶體管Ml并且導(dǎo)通NMOS晶體管M2， 以便降低控制電壓。因此，電壓調(diào)整電路32對應(yīng)于本發(fā)明的控制電壓調(diào) 整部分，因為其提高或者降低對應(yīng)于相應(yīng)信號OP或者O)R的電平的控制 電壓VC。提高或者降低對應(yīng)于相應(yīng)信號①P和OR的電平的控制電壓VC 對應(yīng)于本發(fā)明的電壓調(diào)整步驟。如上所述，當(dāng)信號OP在低電平(在延遲量的調(diào)整狀況中)并且信號 OR在低電平(在超前量的非調(diào)整狀況中)時，電壓提供電路33導(dǎo)通 PM0S晶體管M1，并且關(guān)斷NMOS晶體管M2，以便提高控制電壓VC，
并且向延遲電路40施加控制電壓VC。當(dāng)信號OP在高電平(在延遲量非 調(diào)整狀況中)并且信號OR在高電平(在超前量的調(diào)整狀況中)時，電壓提供電路33關(guān)斷PMOS晶體管Ml，并且導(dǎo)通NMOS晶體管M2，以便降 低控制電壓，并且向延遲電路40施加控制電壓。因此，電壓提供電路33 對應(yīng)于本發(fā)明的控制電壓提供部分，因為其提高或者降低對應(yīng)于相應(yīng)信號 OP和①R的電平的控制電壓VC，并且向延遲電路40施加控制電壓VC。 而且，產(chǎn)生對應(yīng)于相應(yīng)信號OP和①R的電平的控制電壓VC對應(yīng)于本發(fā) 明的電壓產(chǎn)生步驟。延遲電路40相應(yīng)于由電壓提供電路33施加的控制電壓VC而進(jìn)行如 下動作。在延遲時間控制電路41中，電流鏡電路由NM0S晶體管M11和 NMOS晶體管M12構(gòu)成，并且從NMOS晶體管M12的漏極輸出流向 NMOS晶體管Ml 1的漏極中的電流12。在延遲時間控制電路41中，電流鏡電路由PMOS晶體管M13和 PMOS晶體管M14構(gòu)成，并且從PMOS晶體管M14的漏極輸出流向 NMOS晶體管M12的漏極中的電流12。延遲時間產(chǎn)生電路42可以使用從恒定電流電路CG輸出的電流II和 從延遲時間控制電路41輸出的電流12來對電容器CG充電?？梢詮膱D1明白，當(dāng)主開關(guān)晶體管FET1關(guān)斷時，電流13從二極管D 向白堊線圈Ll流動，以便在連接點P的電壓變得低于地電壓。當(dāng)在連接 點P的電壓變得低于地電壓時，第一比較器C0MP1從輸出端(N3)向延 遲電路40輸出高電平的比較信號S。第一比較器C0MP1對應(yīng)于本發(fā)明的 檢測部分，因為其檢測當(dāng)晶體管FET1關(guān)斷時，在連接點P的電壓被改 變，并且相對于地電壓降低。而且，檢測到在連接點P的電壓被改變并且 相對于地電壓降低對應(yīng)于本發(fā)明的檢測步驟。同時，信號FR指示表明在 連接點P的電壓的改變的信號，并且對應(yīng)于本發(fā)明的第一信號。如圖3中所示，高電平的信號S通過反相器42A被輸入到NMOS晶 體管M15的柵極。因此，低電平信號被輸入到NMOS晶體管M15的柵 極，以便NMOS晶體管M15被關(guān)斷。如果NMOS晶體管M15關(guān)斷，則使用電流II和電流12對電容器C3 充電。因此，在電容器C3兩端的電壓被提高。如果在電容器C3的兩端的電壓變得高于參考電壓VREF，則第二比較器COMP2通過輸出端 (OUT3)從輸出端(N4)向第一邏輯與門電路AND1的第一輸入和相差 檢測電路30的第二輸入端(IN2)輸出高電平的延遲信號FP。因為第一比 較器C0MP1比較在一個周期之前的連接點P的電壓與地電壓，并且比較 信號S控制延遲時間產(chǎn)生電路42的NMOS晶體管M15以導(dǎo)通或者關(guān)斷， 以便由延遲時間產(chǎn)生電路42的第二比較器COMP2輸出延遲信號FP，因 此延遲信號FP對應(yīng)于本發(fā)明的第二信號。相差檢測電路30比較從第一輸入端(IN1)輸入的輸入信號FR的相 位與從第二輸入端(IN2)輸入的延遲信號FP的相位，如上所述。如果相 差檢測電路30檢測到延遲信號FP的相位相對于輸入信號FR的相位延 遲，則其提高控制電壓VC (參見圖2)，并且增大流過延遲時間控制電路 41的電流12 (參見圖3)。因此，電容器C3兩端的電壓變得高于參考電 壓VREF的時間縮短，以便加速延遲電路40輸出高電平的延遲信號FP的 定時。然后，在圖4中所示的延遲信號FP的相位的延遲量(附圖中的 (1))被減小和調(diào)整，以便延遲信號FP的相位與輸入信號FR的相位一 致。另一方面，當(dāng)相差檢測電路30檢測到延遲信號FP的相位相對于輸入 信號FR的相位超前時，如上所述，其降低控制電壓VC以便減小流過延 遲時間控制電路41的電流I2。因此，電容器C3兩端的電壓變得高于參考 電壓VREF的時間被延長，并且延遲電路40輸出高電平的延遲信號FP的 定時被延遲。然后，延遲信號FP的相位的超前量(圖4中的(2))被減 小和調(diào)整以便延遲信號FP的相位與輸入信號FR的相位一致。如果相差檢測電路30檢測到延遲信號FP的相位與輸入信號FR的相 位一致，則如上所述，D觸發(fā)器電路34向第一邏輯與門電路AND1的第 二輸入輸出高電平的相差確認(rèn)信號LOCK,并且高電平的相差確認(rèn)信號 LOCK被輸入到第一邏輯與門電路AND1的第二輸入。當(dāng)高電平的相差確認(rèn)信號LOCK被輸入到第一邏輯與門電路AND1的 第二輸入時，高電平的延遲信號FP被輸入到第一邏輯與門電路AND1的
第一輸入。如果相差確認(rèn)信號LOCK被輸入到第二輸入，則第一邏輯與門電路AND1通過延遲信號FP，并且通過控制電路20的輸出端(DL1)向 同步側(cè)開關(guān)晶體管FET2的柵極輸出延遲信號FP1。因此，同步側(cè)開關(guān)晶 體管FET2導(dǎo)通。第一邏輯與門電路AND1對應(yīng)于本發(fā)明的第二信號輸出 部分，因為其在相差確認(rèn)信號LOCK被輸入其中的狀況下向同步側(cè)開關(guān)晶 體管FET2的柵極輸出與延遲信號FP同步的延遲信號FP1。相差檢測電路30和延遲電路40對應(yīng)于本發(fā)明的相差調(diào)整部分，因為 如上所述，它們通過改變輸出高電平的延遲信號FP的定時以便延遲信號 FP的相位與輸入信號FR的相位一致來減小延遲信號FP的相位延遲或者 相位超前的量。而且，通過改變輸出高電平的延遲信號FP的定時以便延 遲信號FP的相位與輸入信號FR的相位一致來減小延遲信號FP的相位延 遲或者相位超前的量的步驟對應(yīng)于本發(fā)明的相差調(diào)整步驟。延遲電路40對應(yīng)于本發(fā)明的延遲部分，因為它改變第二比較器 COMP2輸出對應(yīng)于要施加到控制電壓VC的高電平的延遲信號FP的定 時，如上所述。而且，改變第二比較器COMP2輸出對應(yīng)于控制電壓VC 的高電平的延遲信號FP的定時對應(yīng)于本發(fā)明的延遲步驟。在圖4中的電 容器C3對應(yīng)于在本發(fā)明的延遲部分中提供的電容器。延遲時間控制電路 41對應(yīng)于本發(fā)明的電流提供部分，因為其向電容器C3輸出對應(yīng)于控制電 壓VC的電流I2，以便改變電容器C3兩端的電壓。第二比較器COMP2對 應(yīng)于本發(fā)明的電壓比較部分，因為其比較電容器C3兩端的電壓與參考電 壓VREF，并且當(dāng)電容器C3兩端的電壓變得高于參考電壓VREF時從輸 出端(N4)輸出高電平的延遲信號FP。在這個實施例的同步整流型電源單元IO及其控制電路20中，對應(yīng)于 由第一比較器COMP1檢測的輸入信號FR的相位和通過延遲一個周期之 前的輸入信號FR而獲得的延遲信號FP的相位之間的相差，相差檢測電路 30向延遲電路40輸出控制電壓VC。其后，對應(yīng)于所施加的控制電壓 VC，延遲電路40增大或者減小流過延遲時間控制電路41的電流I2，以改 變電容器C3兩端的電壓變得高于參考電壓VREF的時間，以便調(diào)整延遲 信號FP的輸出定時。因此，可以使得延遲電路40向相差檢測電路30輸 出延遲信號FP的定時接近相差檢測電路30檢測到輸入信號FR的定時，以便可以將延遲信號FP轉(zhuǎn)換為相對于輸入信號FR具有小相差的信號。在這個實施例的同步整流型電源單元IO及其控制電路20中，當(dāng)對應(yīng) 于與其輸出定時被調(diào)整的延遲信號FP同步的延遲信號FP1而通過相差檢 測電路30和延遲電路40來導(dǎo)通同步側(cè)開關(guān)晶體管FET2時，可以使得同 步側(cè)開關(guān)晶體管FET2導(dǎo)通的定時接近當(dāng)關(guān)斷主開關(guān)晶體管FE1時相差檢 測電路30檢測到輸入信號FR時的定時。因此，從檢測到輸入信號FR到 導(dǎo)通同步側(cè)開關(guān)晶體管FET2的時間延遲可以被減小。按照這個實施例， 即使使用高頻來作為晶體管FET1和FET2的開關(guān)頻率，也可以通過下述 方式來迅速地導(dǎo)通和關(guān)斷晶體管FET1和FET2:通過經(jīng)由減少從關(guān)斷主開 關(guān)晶體管FET1的時間到導(dǎo)通同步側(cè)開關(guān)晶體管FET2的時間的時間段的 延遲而減小在晶體管的開關(guān)周期中的時間延遲的比率。而且，按照這個實施例的同步整流型電源單元10及其控制電路20， 如果使導(dǎo)通同步側(cè)開關(guān)晶體管FET2的定時接近在主開關(guān)晶體管FET1關(guān) 斷時相差檢測電路30檢測到輸入信號FR的定時，則在主開關(guān)晶體管 FET1被判斷后電流流向在同步側(cè)開關(guān)晶體管FET2的漏極和源極之間連接 的二極管D的時間被縮短，以便可以向同步側(cè)開關(guān)晶體管FET2提供電 流。因此，可以減小當(dāng)電流流向二極管D時發(fā)生的功率損耗。按照本實施例的同步整流型電源單元10的控制方法，對應(yīng)于輸入信 號FR的相位和通過延遲一個周期之前的輸入信號FR而獲得的延遲信號 FP之間的相差，向延遲電路40輸出控制電壓VC。其后，按照本實施例 的控制方法，對應(yīng)于控制電壓VC而增大或者減小流過延遲時間控制電路 41的電流12，以便改變電容器C3兩端的電壓變得高于參考電壓VREF的 時間以調(diào)整延遲信號FP的輸出定時。因此，可以使得輸出延遲信號FP的 定時接近檢測輸入信號FR的定時，以便可以將延遲信號FP轉(zhuǎn)換為相對于 輸入信號FR具有更小相差的信號。按照本實施例的同步整流型電源單元的控制方法，如果對應(yīng)于與其輸 出定時被調(diào)整的延遲信號FP同步的輸入信號FR1而導(dǎo)通同步側(cè)開關(guān)晶體 管FET2，則可以使得導(dǎo)通同步側(cè)開關(guān)晶體管FET2的定時接近當(dāng)關(guān)斷主開 關(guān)晶體管FET1時檢測輸入信號FR的定時，以便從檢測到輸入信號FR的 時間到導(dǎo)通同步側(cè)開關(guān)晶體管FET2的時間之間的時間段的延遲被縮短。 然后，按照本實施例的控制方法，即使將高頻用作晶體管FET1和FET2 的開關(guān)頻率，也可以迅速地導(dǎo)通和關(guān)斷晶體管FET1和FET2，并且可以通 過下述方式來減小在晶體管的開關(guān)周期中的時延的比率通過減小從關(guān)斷 同步側(cè)開關(guān)晶體管FET2的時間到導(dǎo)通同步側(cè)開關(guān)晶體管FET2的時間之 間的時間段的延遲。按照本實施例的同步整流型電源單元的控制方法，如果使得導(dǎo)通同步 側(cè)開關(guān)晶體管FET2的定時接近當(dāng)關(guān)斷主開關(guān)晶體管FET1時檢測到輸入 信號FR的定時，則在主開關(guān)晶體管FET1被關(guān)斷后電流流向在同步側(cè)開 關(guān)晶體管FET2的漏極和源極之間連接的二極管D的時間被縮短，以便可 以向同步側(cè)開關(guān)晶體管FET2提供電流。因此，可以減小當(dāng)電流流向二極 管D時發(fā)生的功率損耗。在這個實施例的同步整流型電源單元IO及其控制電路20中，如果延 遲電路40對應(yīng)于所施加的控制電壓VC而增大或者減小流過延遲時間控制 電路41的電流12以便改變輸出延遲信號FP的定時，則延遲信號FP的相 位被改變以便減小延遲信號FP的相位的延遲量(在圖4中的(1))或者 延遲信號FP的相位的超前量(在圖4中的(2))，因此，可以減小延遲 信號FP的相位和輸入信號FR的相位之間的相差。而且，在本實施例的同步整流型電源單元IO及其控制電路20中，如 果相差檢測電路30重復(fù)地檢測到在其從延遲電路40輸出的定時被改變的 延遲信號FP的相位和輸入信號FR的相位之間的相差，則對于檢測結(jié)果， 進(jìn)一步減小相差，以便延遲電路40減小對應(yīng)于根據(jù)檢測結(jié)果而改變的控 制電壓VC的相位延遲的量或者相位超前的量，因此，延遲信號FP的相 位和輸入信號FR的相位之間的相差可以被保持在被減小的狀態(tài)中。按照這個實施例的同步整流型電源單元10的控制方法，對應(yīng)于輸入 信號FR的相位和延遲一個周期之前的輸入信號FR的延遲信號FP的相位 之間的差，輸出控制電壓VC。然后，按照這個實施例的控制方法，如果 對應(yīng)于控制電壓VC而增大或者減小流過延遲時間控制電路41的電流12
以便改變輸出延遲信號FP的定時，則延遲信號FP的相位被改變，并且延 遲信號FP的相位延遲的量或者延遲信號FP的相位超前的量被減小，因此，延遲信號FP的相位和輸入信號FR的相位之間的相差可以被保持在被 減小的狀態(tài)。按照本實施例的同步整流型電源單元10的控制方法，如果在其從延 遲電路40輸出的定時被改變的延遲信號FP的相位和輸入信號FR的相位 之間的相差被重復(fù)地檢測，則對于檢測結(jié)果，進(jìn)一步減小相差，以便對應(yīng) 于根據(jù)檢測結(jié)果而改變的控制電壓VC而減小相位延遲的量或者相位超前 的量，因此，可以繼續(xù)減小在延遲信號FP的相位和輸入信號FR的相位之 間的相差的狀態(tài)。在這個實施例的同步整流型電源單元IO及其控制電路20中，為了減 小延遲信號FP的相位延遲的量，并且通過電壓提供電路33來減小延遲信 號FP的相位超前的量，其值被提高的控制電壓VC和其值被降低的控制 電壓VC分別被施加到延遲電路40。然后，如上所述，延遲電路40改變 對應(yīng)于所施加的控制電壓VC的延遲信號FP的輸出定時，以便減小延遲 信號FP的相位延遲的量或者延遲信號FP的相位超前的量，因此，可以減 小延遲信號FP的相位和輸入信號FR的相位之間的相差。在本實施例的同步整流型電源單元10的控制方法中，為了減小延遲 信號FP的相位延遲的量，為了減小延遲信號FP的相位超前的量，分別產(chǎn) 生其值被提高的控制電壓VC或者其值被降低的控制電壓。按照本實施例 的控制方法，可以通過下述方式來減小延遲信號FP的相位和輸入信號FR 的相位之間的相差通過經(jīng)由改變對應(yīng)于所產(chǎn)生的控制電壓VC的延遲信 號FP的輸出定時而減小延遲信號FP的相位延遲的量或者延遲信號FP的 相位超前的量。在本實施例的同步整流型電源單元10及其控制電路20中，如果當(dāng)關(guān) 斷主開關(guān)晶體管FET1時由相差檢測電路30檢測的輸入信號FR的相位和 與導(dǎo)通同步側(cè)開關(guān)晶體管FET2的延遲信號FP1同步的延遲信號FP的相位 一致，則第一邏輯與門電路AND1通過延遲信號FP，并且向同步側(cè)開關(guān) 晶體管FET2的柵極輸出延遲信號FP1。于是，按照這個實施例，當(dāng)關(guān)斷
主開關(guān)晶體管FET1時，向同步側(cè)開關(guān)晶體管FET2的柵極輸出延遲信號 FP1，以便導(dǎo)通晶體管FET2，因此，可以防止兩個晶體管FET1和FET2 同時，皮導(dǎo)通。按照本實施例的同步整流型電源單元10的控制方法，當(dāng)在關(guān)斷主開 關(guān)晶體管FET1時檢測的輸入信號FR的相位和與導(dǎo)通同步側(cè)開關(guān)晶體管 FET2的延遲信號FP1同步的延遲信號FP的相位一致時，延遲信號FP1被 輸出到同步側(cè)開關(guān)晶體管FET2的柵極。然后，當(dāng)關(guān)斷主開關(guān)晶體管FET1 時，延遲信號FP1被輸出到同步側(cè)開關(guān)晶體管FET2的柵極，以便導(dǎo)通晶 體管FET2，由此防止導(dǎo)通兩個晶體管FET1和FET2。在本實施例的同步整流型電源單元IO及其控制電路20中，當(dāng)延遲時 間控制電路41向電容器C3輸出對應(yīng)于控制電壓VC而增大或者減小的電 流12時，可以對應(yīng)于被輸出到電容器C3的電流值的差別而調(diào)整電容器C3 的充電時間。然后，按照這個實施例，通過調(diào)整電容器C3的充電時間而 改變提高電容器C3兩端的電壓的時間，并且對應(yīng)于提高電壓的時間而調(diào) 整第二比較器COMP2輸出高電平的延遲信號FP的定時，因此，可以對應(yīng) 于輸出延遲信號FP的定時來改變延遲信號FP的延遲時間。在本實施例的同步整流型電源單元IO及其控制電路20中，當(dāng)輸入信 號FR的前沿定時與延遲信號FP的前沿定時一致時(在圖4中的t5)，向 D觸發(fā)器電路34的輸入端D輸入由第二邏輯與門電路AND2輸出的高電 平信號。然后，當(dāng)延遲信號FP被輸入到時鐘端CK時，D觸發(fā)器電路34 從輸出端Q輸出高電平的相位確認(rèn)信號LOCK。然后，按照這個實施例， 當(dāng)輸入信號FR的前沿的定時與延遲信號FP的前沿的定時一致以便在輸入 信號FR的相位和延遲信號FP的相位之間沒有相差、并且不需要調(diào)整延遲 信號FP的相位延遲的量或者延遲信號FP的相位超前的量時，D觸發(fā)器電 路34可以與延遲信號FP同步地輸出相位確認(rèn)信號LOCK。在本實施例的同步整流型電源單元10的控制方法中，如果在輸入信 號FR的前沿的定時與延遲信號FP的前沿的定時一致時與延遲信號FP同 步地輸出相位確認(rèn)信號LOCK，則當(dāng)在輸入信號FR的相位和延遲信號FP 的相位之間沒有相差以便不需要調(diào)整延遲信號FP的相位延遲的量或者延
遲信號FP的相位超前的量時，與延遲信號FP同步地輸出相位確認(rèn)信號LOCK。本發(fā)明不限于上述的實施例，而是可以通過在不脫離本發(fā)明的精神的 范圍內(nèi)適當(dāng)?shù)匦薷牟糠纸Y(jié)構(gòu)而實現(xiàn)本發(fā)明。上述實施例的同步整流型電源 單元10的控制電路20可以由單個半導(dǎo)體芯片或者多個半導(dǎo)體芯片構(gòu)成。 而且，同步整流型電源單元10可以由單個半導(dǎo)體芯片或者多個半導(dǎo)體芯 片構(gòu)成。而且，電子設(shè)備可以由具有控制電路的同步整流型電源單元構(gòu) 成。按照本發(fā)明同步整流型電源單元的控制電路，同步整流型電源及其控 制方法，如果對應(yīng)于在第一信號的相位和基于一個周期之前的第一信號而 產(chǎn)生的第二信號的相位之間的相位差而調(diào)整第二信號的輸出定時，則可以 使得第二信號的輸出定時接近第一信號的檢測定時，并且可以將第二信號 轉(zhuǎn)換為相對于第一信號具有較小相差的信號。而且，按照本發(fā)明，當(dāng)對應(yīng)于其輸出定時被調(diào)整的第二信號而導(dǎo)通整 流開關(guān)器件時，如果可以使得導(dǎo)通整流開關(guān)器件的定時接近從主開關(guān)器件 關(guān)斷的狀態(tài)引發(fā)的第一信號的檢測定時、并且因此可以減小從檢測到第一 信號的時間到導(dǎo)通整流開關(guān)器件的時間之間的時間段的延遲。于是，按照 本發(fā)明，即使開關(guān)頻率被轉(zhuǎn)換為更高的頻率，通過減小從關(guān)斷主開關(guān)器件 的時到導(dǎo)通整流開關(guān)器件的時間之間的時間延遲，減小開關(guān)時段中的時間 延遲的比率，因此，可以迅速地導(dǎo)通和關(guān)斷主開關(guān)器件和整流開關(guān)器件。而且，按照本發(fā)明，如上所述，如果使得導(dǎo)通整流開關(guān)器件的定時接 近從關(guān)斷主開關(guān)器件的狀態(tài)引發(fā)的第一信號的檢測定時，則可以縮短電流 流向整流開關(guān)器件的反并聯(lián)二極管的時間，以便可以向整流開關(guān)器件提供 電流。因此，可以降低當(dāng)電流流向反并聯(lián)二極管時發(fā)生的功耗。本申請基于和要求2006年9月28日提交的在先日本專利申請2006-263987的優(yōu)先權(quán)的權(quán)益，其整體內(nèi)容通過引用被并入在此。
權(quán)利要求
1.一種同步整流型電源單元的控制電路，其中，線圈連接到在主開關(guān)器件和具有反并聯(lián)二極管的整流開關(guān)器件之間的連接點，并且所述主開關(guān)器件和所述整流開關(guān)器件被以恒定的周期交替地導(dǎo)通和關(guān)斷，所述控制電路包括檢測部分，用于當(dāng)所述主開關(guān)器件關(guān)斷時檢測在所述連接點的第一信號的狀態(tài)轉(zhuǎn)變，所述第一信號對應(yīng)于流過所述反并聯(lián)二極管的電流以恒定周期改變；以及相差調(diào)整部分，用于通過對應(yīng)于在由所述檢測部分檢測的第一信號的相位和根據(jù)一個周期之前的第一信號而產(chǎn)生的第二信號的相位之間的相差而調(diào)整第二信號的輸出定時而調(diào)整相差，其中，所述整流開關(guān)器件對應(yīng)于其輸出定時被所述相差調(diào)整部分調(diào)整的第二信號而導(dǎo)通。
2. 按照權(quán)利要求1的同步整流型電源單元的控制電路，其中，所述相差調(diào)整部分包括相差檢測部分，用于重復(fù)地檢測在所述第一信號的相位和所述第二信號的相位之間的相差；以及延遲部分，其通過對應(yīng)于所述相差檢測部分的檢測結(jié)果而改變延遲在一個周期之前的第一信號的延遲時 間而輸出所述第二信號。
3. 按照權(quán)利要求2的同步整流型電源單元的控制電路，其中，所述 相差檢測部分包括信號產(chǎn)生部分，其產(chǎn)生相位延遲檢測信號，在檢測到所述第二信號的 相位相對于所述第一信號的相位延遲的狀況下，所述相位延遲檢測信號從 其中不調(diào)整所述第二信號的相位延遲的量的延遲量非調(diào)整狀況向其中減小 所述相位延遲的量的延遲量調(diào)整狀況改變，并且所述信號產(chǎn)生部分產(chǎn)生相 位超前檢測信號，在檢測到所述第二信號的相位相對于所述第一信號的相 位超前的狀況下，所述相位超前檢測信號從其中不調(diào)整所述第二信號的相 位超前的量的延遲量非調(diào)整狀況向其中減小所述相位超前的量的超前量調(diào)整狀況改變；控制電壓提供部分，其對應(yīng)于所述延遲量調(diào)整狀況或者所述超前量調(diào) 整狀況而產(chǎn)生控制電壓，并且向所述延遲部分提供所述控制電壓；以及控制電壓調(diào)整部分，其向所述控制電壓提供部分選擇性地指示所述延 遲量調(diào)整狀況或者所述超前量調(diào)整狀況，以便改變所述控制電壓。
4. 按照權(quán)利要求3的同步整流型電源單元的控制電路，其中，所述 相差檢測部分包括所述第二信號輸出部分，其在所述相位延遲檢測信號處 于所述延遲量非調(diào)整狀況中并且所述相位超前檢測信號處于所述超前量非 調(diào)整狀況時輸出用于確定所述第一信號的相位與所述第二信號的相位一致 的相位確認(rèn)信號，并且在所述相位確認(rèn)信號被輸入的狀況下向所述整流開 關(guān)器件輸出所述第二信號。
5. 按照權(quán)利要求3的同步整流型電源單元的控制電路，其中，所述延遲部分包括電容器電流提供部分，其對應(yīng)于所述控制電壓而向所述電容器提供電流，以便改變電容器的輸出電壓；以及電壓比較部分，其比較所述輸出電壓與參考電壓，并且輸出所述第二信號。
6. 按照權(quán)利要求4的同步整流型電源單元的控制電路，其中，所述相差檢測部分包括D觸發(fā)器，所述D觸發(fā)器具有輸入端，當(dāng)所述相位延遲檢測信號處于所述延遲量非調(diào)整狀況并且所述相位超前檢測信號處于所 述超前量非調(diào)整狀況時所述相位延遲檢測信號和所述相位超前檢測信號的邏輯與信號被輸入所述輸入端中；以及時鐘輸入端，所述第二信號被輸入 該時鐘輸入端中，其中，所述D觸發(fā)器與所述第二信號同步地輸出所述相位確認(rèn)信號。
7. —種同步整流型電源單元，其中，線圈連接到在主開關(guān)器件和具 有反并聯(lián)二極管的整流開關(guān)器件之間的連接點，并且所述主開關(guān)器件和所 述整流開關(guān)器件被以恒定的周期交替地導(dǎo)通和關(guān)斷，所述同步整流型電源單元包括檢測部分，用于當(dāng)所述主開關(guān)器件關(guān)斷時檢測在所述連接點的所述第 一信號的狀態(tài)轉(zhuǎn)變，所述第一信號對應(yīng)于流過所述反并聯(lián)二極管的電流以恒定周期改變；以及相差調(diào)整部分，用于通過對應(yīng)于在由所述檢測部分檢測的第一信號的 相位和根據(jù)一個周期之前的第一信號而產(chǎn)生的第二信號的相位之間的相差 而調(diào)整所述第二信號的輸出定時而調(diào)整所述相差，其中，所述整流開關(guān)器件對應(yīng)于其輸出定時被所述相差調(diào)整部分調(diào)整 的所述第二信號而導(dǎo)通。
8. 按照權(quán)利要求7的同步整流型電源單元，其中，所述相差調(diào)整部 分包括相差檢測部分，用于重復(fù)地檢測在所述第一信號的相位和所述第 二信號的相位之間的相差；以及延遲部分，其通過對應(yīng)于所述相差檢測部 分的檢測結(jié)果而改變延遲在一個周期之前的第一信號的延遲時間而輸出所 述第二信號。
9. 按照權(quán)利要求8的同步整流型電源單元，其中，所述相差檢測部分包括信號產(chǎn)生部分，其產(chǎn)生相位延遲檢測信號， 在檢測到所述第二信號的相位相對于所述第一信號的相位延遲的狀況下， 所述相位延遲檢測信號從其中不調(diào)整所述第二信號的相位延遲的量的延遲 量非調(diào)整狀況向其中減小所述相位延遲的量的延遲量調(diào)整狀況改變，并且 所述信號產(chǎn)生部分產(chǎn)生相位超前檢測信號，在檢測到所述第二信號的相位 相對于所述第一信號的相位超前的狀況下，所述相位超前檢測信號從其中 不調(diào)整所述第二信號的相位超前的量的延遲量非調(diào)整狀況向其中減小所述相位超前的量的超前量調(diào)整狀況改變；控制電壓提供部分，其對應(yīng)于所述延遲量調(diào)整狀況或者所述超前量調(diào)整狀況而產(chǎn)生控制電壓，并且向所述延遲部分提供所述控制電壓；以及控制電壓調(diào)整部分，其向所述控制電壓提供部分選擇性地指示所述延 遲量調(diào)整狀況或者所述超前量調(diào)整狀況，以便改變所述控制電壓。
10. 按照權(quán)利要求9的同步整流型電源單元，其中，所述相差檢測部 分包括第二信號輸出部分，其在所述相位延遲檢測信號處于所述延遲量非 調(diào)整狀況并且所述相位超前檢測信號處于所述超前量非調(diào)整狀況時輸出用 于確定所述第一信號的相位與所述第二信號的相位一致的相位確認(rèn)信號， 并且在所述相位確認(rèn)信號被輸入的狀況下向所述整流開關(guān)器件輸出所述第 二信號。
11. 按照權(quán)利要求9的同步整流型電源單元，其中，所述延遲部分包 括電容器電流提供部分，其對應(yīng)于所述控制電壓而向所述電容器提供 電流，以便改變電容器的輸出電壓；以及電壓比較部分，其比較所述輸出 電壓與參考電壓，并且輸出所述第二信號。
12. 按照權(quán)利要求10的同步整流型電源單元，其中，所述相差檢測 部分包括D觸發(fā)器，所述D觸發(fā)器具有輸入端，其中，當(dāng)所述相位延遲 檢測信號處于所述延遲量非調(diào)整狀況并且所述相位超前檢測信號處于所述 超前量非調(diào)整狀況時所述相位延遲檢測信號和所述相位超前檢測信號的邏 輯與信號被輸入到所述輸入端中；以及時鐘輸入端，所述第二信號被輸入 到所述時鐘輸入端中，其中，所述D觸發(fā)器與所述第二信號同步地輸出所述相位確認(rèn)信號。
13. —種同步整流型電源單元的控制方法，在所述同步整流型電源單 元中，線圈連接到在主開關(guān)器件和具有反并聯(lián)二極管的整流開關(guān)器件之間 的連接點，并且所述主開關(guān)器件和所述整流開關(guān)器件被以恒定的周期交替 地導(dǎo)通和關(guān)斷，所述控制方法包括檢測步驟，用于當(dāng)所述主開關(guān)器件關(guān)斷時檢測在所述連接點的第一信 號的狀態(tài)轉(zhuǎn)變，所述第一信號對應(yīng)于流過所述反并聯(lián)二極管的電流以恒定 周期改變；以及相差調(diào)整步驟，用于通過對應(yīng)于在由所述檢測步驟檢測的第一信號的 相位和根據(jù)一個周期之前的第一信號而產(chǎn)生的第二信號的相位之間的相差 而調(diào)整所述第二信號的輸出定時而調(diào)整所述相差，其中，所述整流開關(guān)器件對應(yīng)于其輸出定時被所述相差調(diào)整步驟調(diào)整 的所述第二信號而導(dǎo)通。
14. 按照權(quán)利要求B的同步整流型電源單元的控制方法，其中，所述相差調(diào)整步驟包括相差檢測步驟，用于重復(fù)地檢測在所述第一信號的相位和所述第二信號的相位之間的相差；以及延遲部分，其通過對應(yīng)于所 述相差檢測步驟的檢測結(jié)果而改變延遲在一個周期之前的第一信號的延遲 時間而輸出所述第二信號。
15. 按照權(quán)利要求14的同步整流型電源單元的控制方法，其中， 所述相差檢測步驟包括相位延遲檢測信號產(chǎn)生步驟，其產(chǎn)生相位延遲檢測信號，在檢測到所 述第二信號的相位相對于所述第一信號的相位延遲的狀況下，所述相位延 遲檢測信號從其中不調(diào)整所述第二信號的相位延遲的量的延遲量非調(diào)整狀 況向其中減小所述相位延遲的量的延遲量調(diào)整狀況改變；相位超前檢測信號產(chǎn)生步驟，其產(chǎn)生相位超前檢測信號，在檢測到所 述第二信號的相位相對于所述第一信號的相位超前的狀況下，所述相位超 前檢測信號從其中不調(diào)整所述第二信號的相位超前的量的延遲量非調(diào)整狀 況向其中減小所述相位超前的量的超前量調(diào)整狀況改變-，電壓產(chǎn)生步驟，其對應(yīng)于所述延遲量調(diào)整狀況或者所述超前量調(diào)整狀 況而產(chǎn)生控制電壓；以及電壓調(diào)整步驟，其選擇性地指示所述延遲量調(diào)整狀況或者所述超前量 調(diào)整狀況，以便改變由所述電壓產(chǎn)生步驟產(chǎn)生的所述控制電壓。
16. 按照權(quán)利要求15的同步整流型電源單元的控制方法，其中，所述相差檢測步驟包括以下步驟當(dāng)所述相位延遲檢測信號處于所述延遲量 非調(diào)整狀況并且所述相位超前檢測信號處于所述超前量非調(diào)整狀況時，輸 出用于確定所述第一信號的相位與所述第二信號的相位一致的相位確認(rèn)信 號；以及在所述相位確認(rèn)信號被輸入的狀況下向所述整流開關(guān)器件輸出所述第二信號。
17. 按照權(quán)利要求16的同步整流型電源單元的控制方法，其中，所 述相差檢測步驟包括以下步驟當(dāng)所述相位延遲檢測信號處于所述延遲量非調(diào)整狀況并且所述相位超前檢測信號處于所述超前量非調(diào)整狀況時，與 所述第二信號同步地輸出所述相位確認(rèn)信號。
全文摘要
控制電路包括檢測部分COMP1，用于當(dāng)所述主開關(guān)器件FET關(guān)斷時檢測在連接點P的第一信號FR的狀態(tài)轉(zhuǎn)變，所述第一信號對應(yīng)于流過反并聯(lián)二極管D的電流以恒定周期改變；以及相差調(diào)整部分30、40，用于通過對應(yīng)于在由所述檢測部分COMP1檢測的第一信號FR的相位和根據(jù)一個周期之前的第一信號而產(chǎn)生的第二信號FP的相位之間的相差而調(diào)整第二信號FP的輸出定時，從而調(diào)整相差，所述整流開關(guān)器件FET2對應(yīng)于其輸出定時被所述相差調(diào)整部分30調(diào)整的第二信號FP而導(dǎo)通。
文檔編號H02M3/28GK101154892SQ20071015158
公開日2008年4月2日 申請日期2007年9月28日 優(yōu)先權(quán)日2006年9月28日
發(fā)明者小澤秀清, 長谷川守仁 申請人:富士通株式會社