專利名稱：電荷泵電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于電壓升壓的電荷泵電路。
2.相關(guān)技術(shù)的描述作為常規(guī)的電荷泵電路，具有已知的如圖14(例如見JP2718375B(圖11))所示的電路。
特別地，n溝道MOS晶體管MN1到MN5串聯(lián)連接，其中的每一個都具有彼此連接的門極和漏極，并且電容器元件C1到C4分別連接到MOS晶體管MN2到MN5的門極和漏極之間的相應(yīng)連接點(diǎn)。為了在電容器元件的另一端提供CLK和CLKB端子，具有彼此相反相位的電壓VCLK和VCLKB被輸入，如圖15所示。n溝道MOS晶體管MN1的各個門極和漏極連接到電源VDD，并且升壓電路的輸出端OUT從MOS晶體管MN5的源極引出。假定在n溝道MOS晶體管MN1的源極、n溝道MOS晶體管MN2的門極和漏極之間的連接點(diǎn)的電壓為V12。當(dāng)電壓VCLK最初處于“L”，也就是GND狀態(tài)，電壓V12由表達(dá)式(1)給出V12＝VDD-Vtn1(1)。
接著，當(dāng)電壓VCLK進(jìn)入“H”，也就是VDD狀態(tài)，電壓V12由表達(dá)式(2)給出V12＝2*VDD-Vtn1 (2)其中Vtn1表示n溝道MOS晶體管MN1的閾電壓。假定在n溝道MOS晶體管MN2的源極、n溝道MOS晶體管MN3的門極和漏極之間的連接點(diǎn)的電壓為V23。當(dāng)電壓VCLK處于“H”，也就是VDD狀態(tài)，電壓V23由表達(dá)式(3)給出(此時電壓VCLKB處于“L”狀態(tài))V23＝2*VDD-Vtn1Vtn2 (3)其中Vtn2表示n溝道MOS晶體管MN2的閾電壓。接著，電壓VCLK進(jìn)入“L”狀態(tài)，也就是電壓VCLKB進(jìn)入VDD狀態(tài)。假定在n溝道MOS晶體管MN2的源極、n溝道MOS晶體管MN3的柵極和漏極之間的連接點(diǎn)的電壓為V23。
電壓V23由表達(dá)式(4)給出V23＝3*VDD-Vtn1Vtn2 (4)。
最終，在如圖13所示常規(guī)的具有四級配置的電荷泵電路的輸出端的電壓，也就是n溝道MOS晶體管MN5的源極電壓V5由表達(dá)式(5)給出V5＝5*VDD-Vtn1Vtn2-Vtn3-Vtn4-Vtn5 (5)其中Vtn3、Vtn4和Vtn5的每一個分別代表n溝道MOS晶體管MN3、MN4、MN5的閾電壓。
在圖14中，n溝道MOS晶體管MN1到MN5中的每一個的基底(阱)連接到地(GND)。在此情形下，由于背柵效應(yīng)，n溝道MOS晶體管MN1到MN5的相應(yīng)的閾電壓Vtn1到Vtn5的值增加到高于當(dāng)沒有背柵效應(yīng)時的閾電壓的值。因此，由表達(dá)式(5)給出的、輸出端處的電壓V5減小。

發(fā)明內(nèi)容
常規(guī)的電荷泵電路存在的問題是由于背柵效應(yīng)作用于MOS晶體管上，因此閾電壓增大，并且輸出電壓也因此降低。換句話說，存在著應(yīng)增加升壓電荷泵電路中的級的數(shù)量以獲得所需的輸出電壓的問題。
為了解決上述的常規(guī)問題，因此本發(fā)明的目的是通過抑制MOS晶體管上的背柵效應(yīng)而使得升壓電荷泵電路的輸出電壓的減小最小化，并且允許從具有少量級的升壓電荷泵電路得到高輸出電壓。
為了抑制作用于MOS晶體管上的背柵效應(yīng)，根據(jù)本發(fā)明的電荷泵電路被這樣構(gòu)成，使得MOS晶體管的阱中的電位由源極-阱寄生二極管以及漏極-阱寄生二極管提供。
根據(jù)本發(fā)明的電荷泵電路也被這樣構(gòu)成，使得MOS晶體管的阱中的電位由源極-阱肖特基勢壘二極管以及漏極-阱肖特基勢壘二極管提供。
根據(jù)本發(fā)明的電荷泵電路也被這樣構(gòu)成，至少在MOS晶體管的阱和輸入端之間、或者在MOS晶體管的阱和輸出端之間提供一電阻器。
根據(jù)本發(fā)明的電荷泵電路被這樣構(gòu)成，在MOS晶體管的阱和地(GND)之間進(jìn)一步提供第二MOS晶體管，并且同相時鐘信號輸入到第二MOS晶體管的柵極和電容器。
此外，開關(guān)元件插入到升壓電荷泵電路和負(fù)載之間。
根據(jù)本發(fā)明的升壓電荷泵電路具有通過提供如上述的MOS晶體管的阱中的電位從而抑制MOS晶體管上的背柵效應(yīng)的效果，因此使得能從具有少量級的升壓電路獲得高的輸出電壓。
通過利用第二MOS晶體管切換MOS晶體管的阱中的電位，能夠抑制源于漏電流的回流。
為了解決上述的問題，根據(jù)本發(fā)明的升壓電荷泵電路被這樣構(gòu)成，用于MOS晶體管的背柵電壓通過二極管被提供。


在附圖中圖1是根據(jù)本發(fā)明的第一實施例的電荷泵電路圖；圖2示出MOS晶體管的橫斷面結(jié)構(gòu)的示例；圖3是根據(jù)本發(fā)明的第二實施例的單元升壓電路圖；圖4是根據(jù)本發(fā)明的第三實施例的升壓輸出電路圖；圖5示出MOS晶體管和肖特基勢壘二極管的橫斷面結(jié)構(gòu)的示例；圖6是根據(jù)本發(fā)明的第四實施例的升壓輸出電路圖；圖7示出MOS晶體管的橫斷面結(jié)構(gòu)的示例；圖8是根據(jù)本發(fā)明的第五實施例的電荷泵電路圖；圖9示出MOS晶體管和肖特基勢壘二極管的橫斷面結(jié)構(gòu)的示例；圖10是根據(jù)本發(fā)明的第六實施例的電荷泵電路圖；圖11是根據(jù)本發(fā)明的第七實施例的電荷泵電路圖；圖12是SOI上的MOS晶體管的橫斷面結(jié)構(gòu)視圖；圖13是根據(jù)本發(fā)明的第八實施例的電荷泵電路圖；圖14是根據(jù)第一常規(guī)實施例的電荷泵電路圖；圖15示出電壓CLK和CLKB的波形。
具體實施例方式
實施例1以下將參考附圖描述本發(fā)明的實施例。圖1示出根據(jù)本發(fā)明的第一實施例的升壓電荷泵電路。
提供到n溝道MOS晶體管MN1到MN5、電容器C1到C5、VDD端、CLK端、以及CLKB端的各個電壓與常規(guī)實施例中施加的電壓相等。本發(fā)明的實施例與常規(guī)的實施例的不同之處在于MOS晶體管MN1到MN5的勢阱由寄生二極管提供。該寄生二極管存在于n溝道MOS晶體管MN1到MN5的相應(yīng)阱與其相應(yīng)的源極和漏極之間。特別地，單元升壓電路10由寄生二極管和利用其柵極和漏極彼此連接作為輸入端、及利用其源極作為輸出端的n溝道MOS晶體管所構(gòu)成，其中寄生二極管由n溝道MOS晶體管的阱、源極和漏極所構(gòu)成。在升壓輸出電路11中，單元升壓電路10的輸出端的電容器具有連接到參考電壓(GND)的另一端。
以下將給出根據(jù)本發(fā)明的升壓操作的描述。假定在n溝道MOS晶體管MN1的源極、n溝道MOS晶體管MN2的柵極和漏極之間的連接點(diǎn)處的電壓為V12。當(dāng)CLK端處的電壓(以下稱作VCLK)最初處于“L”，也就是GND狀態(tài)，電壓V12由與常規(guī)的實施例相同方式的表達(dá)式(6)給出V12＝VDD-Vtn1 (6)。
此時，當(dāng)電壓VCLK處于“L”狀態(tài)時，n溝道MOS晶體管MN1的勢阱由寄生二極管所決定。
圖2示出n溝道MOS晶體管的橫斷面結(jié)構(gòu)的示例。p阱形成于n形Si基底中，并且n+區(qū)域20和p+區(qū)域21也形成在其中。在n+區(qū)域20中，形成漏極和源極并分別由端D和S所表示。阱被連接到端B。端G表示MOS晶體管的柵極。因為源極和漏極的每一個都具有n型而阱具有p型，就有利用阱作為陽極以及源極和漏極作為陰極的寄生pn結(jié)二極管，這通過參考圖2可以被理解。
當(dāng)電壓VCLK處于“L”狀態(tài)時，圖1的n溝道MOS晶體管MN1的源極側(cè)的寄生二極管被n溝道MOS晶體管MN1的漏極側(cè)寄生二極管的漏電流所接通，所以阱中的電位具有高于源極側(cè)寄生二極管的電位大約0.6V的值。在此情形下，提供與常規(guī)的背柵偏壓(關(guān)于源極的正電壓)相反的電壓，并且因此n溝道MOS晶體管MN1的閾電壓能夠被減小到比沒有背柵偏壓時的閾電壓低的值。
特別地，表達(dá)式(1)中的閾電壓Vtn1的值變得小于常規(guī)情形，并且在n溝道MOS晶體管MN1的源極、n溝道MOS晶體管MN2的柵極和漏極之間的連接點(diǎn)處的電壓V12變高。接著，當(dāng)電壓VCLK進(jìn)入“H”，也就是VDD狀態(tài)，電壓V12由表達(dá)式(7)給出V12＝2*VDD-Vtn1(7)當(dāng)電壓VCLK處于“H”狀態(tài)時，圖1的n溝道MOS晶體管MN1的漏極側(cè)的寄生二極管被n溝道MOS晶體管MN1的源極側(cè)寄生二極管的漏電流所接通，所以阱中的電位具有高于漏極側(cè)寄生二極管的電位大約0.6V的值。然而，柵極和漏極被短路，所以n溝道MOS晶體管MN1沒有被接通。因此，阻止從源極到漏極的回流成為可能。
假定在n溝道MOS晶體管MN2的源極、n溝道MOS晶體管MN3的柵極和漏極之間的連接點(diǎn)處的電壓為V23。當(dāng)VCLK處于“H”，也就是VDD狀態(tài)，電壓V23由與常規(guī)的實施例相同方式的表達(dá)式(8)給出V23＝2*VDD-Vtn1Vtn2 (8)其中Vtn2表示n溝道MOS晶體管MN2的閾電壓。此時，n溝道MOS晶體管MN2的阱勢由寄生二極管所決定，這與n溝道MOS晶體管MN1中的方式相同，因此，n溝道MOS晶體管MN2的閾電壓Vtn2具有低于常規(guī)實施例的值。從而，電壓V23變高。
接著，電壓VCLK進(jìn)入“L”狀態(tài)，也就是電壓VCLKB進(jìn)入VDD狀態(tài)。假定在n溝道MOS晶體管MN2的源極、n溝道MOS晶體管MN3的柵極和漏極之間的連接點(diǎn)處的電壓為V23，則電壓V23由表達(dá)式(9)給出V23＝3*VDD-Vtn1Vtn2 (9)最終，在根據(jù)圖1示出的本發(fā)明的電荷泵電路的輸出端OUT處的電壓，也就是n溝道MOS晶體管MN5的源極電壓V5由表達(dá)式(10)給出V5＝5*VDD-Vtn1Vtn2-Vtn3-Vtn4-Vtn5 (10)其中Vtn3、Vtn4和Vtn5的每一個分別代表n溝道MOS晶體管MN3、MN4、MN5的閾電壓。
當(dāng)比較表達(dá)式(10)和表達(dá)式(5)時，看上去它們之間沒有形式上的差別。然而，在根據(jù)本發(fā)明的升壓電荷泵電路中，由于抑制了背柵效應(yīng)，表達(dá)式(10)中的閾電壓小于表達(dá)式(5)中的閾電壓。因此，能夠?qū)崿F(xiàn)更高的升壓。
實施例2圖3是根據(jù)本發(fā)明的升壓電荷泵的第二實施例。分別提供給n溝道MOS晶體管MN1到MN5、電容器C1到C5、VDD端、CLK端、以及CLKB端的電壓與常規(guī)實施例中施加的電壓相等。本發(fā)明的實施例與常規(guī)的實施例的不同之處在于MOS晶體管MN1到MN5的每一個的勢阱通過開關(guān)晶體管MSW連接到參考電壓(GND)。該開關(guān)晶體管MSW具有連接到CLK或CLKD端的柵極。
特別地，單元升壓電路10由利用其柵極和漏極彼此連接作為輸入端并且利用其源極作為輸出端的n溝道MOS晶體管，連接到該輸出端的電容器，和具有其漏極連接到上述n溝道MOS晶體管的阱、其源極連接到參考電壓(GND)、以及其柵極連接到輸出端電容器另一端的n溝道MOS晶體管所構(gòu)成。
在升壓輸出電路11中，單元升壓電路10的輸出端的電容器具有連接到參考電壓(GND)的另一端。
以下將給出根據(jù)本發(fā)明的升壓操作的描述。
當(dāng)電壓VCLK進(jìn)入“L”狀態(tài)，開關(guān)晶體管MSW被關(guān)斷。因此，n溝道MOS晶體管MN1的阱勢以與第一實施例同樣的方式被寄生二極管所決定(此處假設(shè)當(dāng)n溝道MOS晶體管MSW關(guān)斷時的漏電流小于每一個寄生二極管中的漏電流)。因此，n溝道MOS晶體管MN1的閾電壓變得低于常規(guī)實施例中的閾電壓，并且在n溝道MOS晶體管MN2的柵極和漏極之間的連接點(diǎn)處的電壓V12以與第一實施例同樣的方式變高。
當(dāng)電壓VCLK進(jìn)入“H”狀態(tài)時，連接到n溝道MOS晶體管MN1的基底的n溝道MOS晶體管MSW被接通，并且n溝道MOS晶體管MN1的阱勢達(dá)到GND電平。當(dāng)電壓VCLK處于“H”狀態(tài)時，由n溝道MOS晶體管MN1的漏電流導(dǎo)致的流向VDD端的回流能夠通過施加背柵偏壓、并由此增大n溝道MOS晶體管MN1的閾電壓而被抑制。在上述的第一實施例中，柵極和漏極被短路，因此n溝道MOS晶體管MN1沒有被導(dǎo)通，借此阻止從源極到漏極的回流成為可能。但是，在閾電壓低并且溫度高的情形下，存在著從源極到漏極出現(xiàn)回流的可能性。在第二實施例中，n溝道MOS晶體管MSW被接通使得阱中的電平達(dá)到GND電平，借此增大n溝道MOS晶體管MN1的閾電壓以及使得可靠地抑制從源極到漏極的回流成為可能。
也就是說，在第二實施例中，能夠?qū)崿F(xiàn)高的升壓電壓，并且回流能夠以與第一實施例同樣的方式可靠地被阻止。
實施例3圖4是根據(jù)本發(fā)明的升壓電荷泵電路的第三實施例。
第一和第三實施例之間的不同之處在于連接到阱、源極和漏極的二極管是肖特基勢壘二極管。更準(zhǔn)確地，由于存在寄生pn結(jié)二極管，因此肖特基勢壘二極管與其并聯(lián)。
圖5示出n溝道MOS晶體管和肖特基勢壘二極管的橫斷面結(jié)構(gòu)的示例。n溝道MOS晶體管部分的橫斷面結(jié)構(gòu)與圖2示出的相同。肖特基勢壘二極管通過在形成于電連接到地GND的p阱中的n阱22和金屬(例如鋁)之間的觸點(diǎn)而形成。在此情形下，該金屬用作陽極，n阱用作陰極。兩個肖特基勢壘二極管的陽極共同連接到n溝道MOS晶體管的阱端B。兩個肖特基勢壘二極管的陰極分別連接到n溝道MOS晶體管的漏極端D和源極端S。
在圖2的橫斷面結(jié)構(gòu)中，假如使用阱作為陽極、使用源極或漏極作為陰極的pn結(jié)二極管被導(dǎo)通，那么就會出現(xiàn)使用n型Si基底作為集電極的垂直雙極晶體管被導(dǎo)通以允許電流流動的情形，這會導(dǎo)致電壓不能升壓的最壞情形。
在另一方面，如圖4所示通過在阱和源極之間以及在阱和漏極之間連接使用阱作為陽極、源極和漏極作為陰極的肖特基勢壘二極管，則每一個肖特基勢壘二極管中的正向電壓低于每一個寄生pn結(jié)二極管中的正向電壓。因此，肖特基勢壘二極管優(yōu)先于寄生pn結(jié)二極管而被導(dǎo)通，這將防止寄生pn結(jié)二極管被導(dǎo)通，并且，與第一實施例類似，抑制了n溝道MOS晶體管上的背柵效應(yīng)，因此阻止了閾電壓的增加。因此，能夠獲得高于常規(guī)的實施例中的升壓電壓。
實施例4圖6是根據(jù)本發(fā)明的第四實施例的升壓電荷泵電路。
其柵極和漏極彼此連接的P溝道MOS晶體管MP2連接到其柵極和漏極彼此連接的P溝道MOS晶體管MP1的源極。然后，P溝道MOS晶體管MP1到MP5依次串聯(lián)連接，并且電容器元件C1到C5分別連接到MOS晶體管的相應(yīng)的柵極和漏極之間的連接點(diǎn)上。具有彼此相反相位的電壓VCLK和VCLKB被用與常規(guī)實施例中同樣的方式輸入到在電容器元件C1到C4的另一端上的CLK和CLKB端，如圖14所示。
P溝道MOS晶體管MP1具有連接到電源VDD的源極，并且升壓電路的輸出從P溝道MOS晶體管MP5的柵極和漏極之間的連接點(diǎn)引出。
特別地，單元升壓電路30包括p溝道MOS晶體管MP1和電容器C1。P溝道MOS晶體管MP1利用彼此連接的其柵極和漏極作為輸出端，并且利用其源極作為輸入端。電容器C1的一個端子連接到輸出端，其另一個端子連接到CLK端。
在升壓輸出電路31中，連接到單元升壓電路30的輸出端的電容器C5具有連接到參考電壓(GND)的另一個端子。
假定在n溝道MOS晶體管MP1的柵極和漏極、p溝道MOS晶體管MP2的源極之間的連接點(diǎn)處的電壓為V12。當(dāng)CLK端處的電壓(以下稱作VCLK)最初處于“L”，也就是GND狀態(tài)時，電壓V12由表達(dá)式(11)給出V12＝VDD-Vtp1 (11)。
此時，當(dāng)電壓VCLK處于“L”狀態(tài)時，p溝道MOS晶體管MP1的勢阱由寄生二極管所決定。
圖7示出p溝道MOS晶體管的橫斷面結(jié)構(gòu)的例子。n阱形成于p型Si基底中，并且n+區(qū)域20和p+區(qū)域21也形成在其中。在p+區(qū)域21中，形成漏極和源極并分別由端D和S所表示。阱被連接到端B。端G表示MOS晶體管的柵極。因為源極和漏極的每一個都具有n型而阱是p型，存在利用阱作為陰極以及源極和漏極作為陽極的寄生pn結(jié)二極管，這通過參考圖7可以被理解。
當(dāng)電壓VCLK處于“L”狀態(tài)時，圖6的p溝道MOS晶體管MP1的源極側(cè)的寄生二極管被p溝道MOS晶體管MP1的漏極側(cè)寄生二極管的漏電流所接通，所以阱中的電位具有高于源極側(cè)的寄生二極管的電位大約0.6V的值。在此情形下，提供與常規(guī)的背柵偏壓相反的電壓(關(guān)于源極的負(fù)電壓)，并且因此p溝道MOS晶體管MP1的閾電壓的絕對值能夠被減小到比沒有背柵偏壓時的閾電壓低的值。
特別地，表達(dá)式(11)中的閾電壓Vtp1的值變得小于常規(guī)情形，并且在p溝道MOS晶體管MP1的柵極和漏極、p溝道MOS晶體管MP2的源極之間的連接點(diǎn)處的電壓V12變高。接著，當(dāng)電壓VCLK進(jìn)入“H”，也就是VDD狀態(tài)，電壓V12由表達(dá)式(12)給出V12＝2*VDD-Vtp1 (7)其中Vtp1表示p溝道MOS晶體管MP2的閾電壓的絕對值。假定在p溝道MOS晶體管MP2的柵極和漏極、p溝道MOS晶體管MP3的源極之間的連接點(diǎn)處的電壓為V23。當(dāng)VCLK處于“H”，也就是VDD狀態(tài)，電壓V23由表達(dá)式(13)給出V23＝2*VDD-Vtp1Vtp2(13)其中Vtp2表示p溝道MOS晶體管MP2的閾電壓的絕對值。
接著，電壓VCLK進(jìn)入“L”狀態(tài)，也就是電壓VCLKB進(jìn)入VDD狀態(tài)。當(dāng)假定在p溝道MOS晶體管MP2的柵極和漏極、p溝道MOS晶體管MP3的源極之間的連接點(diǎn)處的電壓為V23時，電壓V23由表達(dá)式(14)給出V23＝3*VDD-Vtp1Vtp2 (14)最終，在根據(jù)圖6示出的電荷泵電路的輸出端處的電壓，也就是p溝道MOS晶體管MP5的柵極-漏極電壓V5由表達(dá)式(15)給出V5＝5*VDD-VtpVtp2-Vtp3-Vtp4-Vtp5(15)其中Vtp3、Vtp4和Vtp5的每一個分別代表p溝道MOS晶體管MP3、MP4、MP5的閾電壓的絕對值。
實施例5圖8示出根據(jù)本發(fā)明的升壓電荷泵電路的第五實施例。圖8所示的第5實施例與圖6所示的第四實施例之間的不同之處在于連接到p溝道MOS晶體管的源極和漏極的二極管是肖特基勢壘二極管，而不是pn結(jié)二極管。更準(zhǔn)確地，由于存在寄生pn結(jié)二極管，因此肖特基勢壘二極管與其并聯(lián)。
圖9示出p溝道MOS晶體管和肖特基勢壘二極管的橫斷面結(jié)構(gòu)的示例。p溝道MOS晶體管部分的橫斷面結(jié)構(gòu)與圖7示出的相同。肖特基勢壘二極管通過在n阱和金屬(例如鋁)之間的觸點(diǎn)而形成。在此情形下，該金屬用作陽極，n阱用作陰極。兩個肖特基勢壘二極管的陽極分別連接到p溝道MOS晶體管的源極和漏極，其中陰極自動連接到n阱。
在圖7的橫斷面結(jié)構(gòu)中，假如使用阱作為陰極、使用源極或漏極作為陽極的pn結(jié)二極管被導(dǎo)通，那么就會出現(xiàn)使用p型Si基底作為集電極的垂直雙極晶體管被導(dǎo)通以允許電流流動的情形，這會導(dǎo)致電壓不能升壓的最壞情形。
在另一方面，如圖9所示通過在阱和源極之間以及在阱和漏極之間連接使用阱作為陰極、源極和漏極作為陽極的肖特基勢壘二極管，則每一個肖特基勢壘二極管中的正向電壓低于每一個寄生pn結(jié)二極管中的正向電壓。因此，肖特基勢壘二極管優(yōu)先于寄生pn結(jié)二極管而被導(dǎo)通，這將防止寄生pn結(jié)二極管被導(dǎo)通，并且，與第四實施例類似，抑制了n溝道MOS晶體管上的背柵效應(yīng)，因此阻止了閾電壓的增加。因此，能夠獲得高于常規(guī)的實施例中的升壓電壓。
實施例6圖10示出根據(jù)本發(fā)明的第六實施例的升壓電荷泵電路。圖10與圖4之間的不同之處在于電阻器被插入到柵極和漏極之間的連接點(diǎn)與阱之間。在圖4中，當(dāng)電壓VCLK處于“L”狀態(tài)時，阱中的電位由使得在漏極側(cè)的肖特基勢壘二極管中的漏電流流動到源極側(cè)的肖特基勢壘二極管中而決定。相反，在圖10中，通過利用電阻器而形成通路，以確保電流從漏極側(cè)的肖特基勢壘二極管到源極側(cè)的肖特基勢壘二極管的流動，因此當(dāng)電壓VCLK處于“L”狀態(tài)時，使得可靠地導(dǎo)通源極側(cè)的肖特基勢壘二極管，并且可靠地使得阱勢達(dá)到由通過在源極電位上加大約0.3V而得到的值。電阻器的作用不限于圖4的升壓電荷泵電路。顯然該電阻器在圖1和圖3的每一個的升壓電荷泵電路中也會取得同樣的效果。
實施例7圖11示出根據(jù)本發(fā)明的第六實施例的升壓電荷泵電路。圖10和圖8之間的不同之處在于電阻器被插入到到柵極和漏極之間的連接點(diǎn)與阱之間。在圖8中，當(dāng)電壓VCLK處于“L”狀態(tài)時，阱中的電位由使得在漏極側(cè)的肖特基勢壘二極管中的漏電流流動到源極側(cè)的肖特基勢壘二極管中而決定。相反，在圖11中，通過利用電阻器而形成通路，以確保電流從漏極側(cè)的肖特基勢壘二極管到源極側(cè)的肖特基勢壘二極管的流動，因此當(dāng)電壓VCLK處于“L”狀態(tài)時，使得有可能可靠地導(dǎo)通源極側(cè)的肖特基勢壘二極管，并且可靠地使得阱勢達(dá)到由通過在源極電位上加大約0.3V而得到的值。電阻器的作用不限于圖8的升壓電荷泵電路。顯然該電阻器在圖6的升壓電荷泵電路中也會取得同樣的效果。
圖12示出形成于SOI上的MOS晶體管的橫斷面結(jié)構(gòu)。在支承基底上有絕緣材料40(例如SiO2)，并且晶體管形成于絕緣材料40上。圖12中的D、G、S和B端分別表示MOS晶體管的漏極、柵極、源極和基底(阱)。例如，假如圖1的n溝道MOS晶體管MN1到MN5和圖6的p溝道MOS晶體管MP1到MP5都形成于SOI上，即使當(dāng)阱和漏極之間或阱和源極之間的寄生pn結(jié)二極管被導(dǎo)通時，能夠?qū)崿F(xiàn)升壓操作而不會導(dǎo)致寄生雙極二極管被導(dǎo)通，這當(dāng)MOS晶體管形成于基體(bulk)上的情形時被觀測到。
該效果不限于SOI基底。顯然假如MOS晶體管被使用包括雙阱結(jié)構(gòu)的另一裝置絕緣也能取得同樣的效果。
根據(jù)當(dāng)前實施例的升壓電荷泵電路的輸出電壓由表達(dá)式(10)和(11)給出是顯而易見的，所以當(dāng)電源電壓VDD低并且電源電壓VDD和MOS晶體管的閾電壓之間的差值小時，本發(fā)明的效果被提高到最大。例如，假如當(dāng)電源電壓VDD為1V時，閾電壓被假定為0.7V，輸出電壓是5×1-0.7-0.7-0.7-0.7-0.7＝1.5V(實際上，在如圖15中所示的常規(guī)的實施例中，背柵偏壓增加n溝道MOS晶體管MN2的閾電壓到高于n溝道MOS晶體管MN1的閾電壓，并且n溝道MOS晶體管MN3的閾電壓被進(jìn)一步增加到高于n溝道MOS晶體管MN2的閾電壓，因此最終輸出電壓被降低到低于1.5V)。然而，當(dāng)閾電壓由于正背柵偏壓而降低到0.5時，輸出電壓是5×1-0.50.50.5-0.5-0.5＝2.5V。
盡管上述的實施例中的每一個被描述為提供四個單元升壓電路的情形，但是單元升壓電路的數(shù)量不限于此，并且在本發(fā)明中可以提供任何數(shù)量的單元升壓電路。此外，盡管第一單元升壓電路的輸入端連接到電源，但是它不必直接連接到電源。例如，第一單元升壓電路的輸入端可以通過MOS晶體管的開關(guān)元件而連接到電源。
實施例8圖13示出根據(jù)本發(fā)明的第八實施例的升壓電荷泵電路。升壓電荷泵電路40包括電源連接到其上的VDD端以及時鐘連接到其上的CLK和CLKB端。用于檢測輸出OUT的電壓的電路41、電容器42和開關(guān)元件43連接到升壓電路40的輸出OUT。開關(guān)元件43具有連接到負(fù)載44的另一端。電壓檢測電路41當(dāng)它超過任意值時檢測升壓電路的電壓并且導(dǎo)通開關(guān)元件43。當(dāng)開關(guān)元件43被導(dǎo)通時，負(fù)載44連接到升壓電路40的輸出端OUT。開關(guān)元件43由MOS晶體管構(gòu)成，并且其開/關(guān)操作由從電壓檢測電路41輸出的電壓所控制。
在常規(guī)的實施例中，負(fù)載直接連接到升壓電路的輸出端。然而在此情形下，當(dāng)升壓電路40的升壓能力弱時，存在不能得到足夠的升壓電壓的情形。例如，當(dāng)升壓電路的升壓能力相對于給定的升壓電壓僅僅是1MA時，并且當(dāng)1MA或更多由于負(fù)載而被消耗時，該升壓電路不能升高電壓到預(yù)期電平的升壓電壓。然而，如圖13所示，假如升壓電路40和負(fù)載44通過利用開關(guān)元件43而被彼此分開，并且開關(guān)元件43斷開，則不考慮負(fù)載44的大小，升壓電路40能夠可靠地升高電壓直到它達(dá)到預(yù)期電平的電壓。電壓檢測電路41檢測升壓電路40的輸出端OUT已經(jīng)達(dá)到了預(yù)期的電壓，并導(dǎo)通開關(guān)元件43，借此成功地提供該預(yù)期電壓到負(fù)載44。
既然當(dāng)維持預(yù)期的電壓時升壓電路不具有持續(xù)地驅(qū)動負(fù)載的固有的升壓能力，則提供該預(yù)期電壓到負(fù)載44期間的時間周期由電容器42和負(fù)載44的相應(yīng)值所決定。然而，如果不需要持續(xù)地驅(qū)動負(fù)載44，即使升壓電路的升壓能力低時，也存在著臨時驅(qū)動負(fù)載使得升壓能力超載的可能。當(dāng)升壓能力降低時，該電路尤其在低電源電壓時有效。
權(quán)利要求
1.一種升壓電荷泵電路，其包括多個單元升壓電路，其中的每一個包括第一n溝道MOS晶體管，其用連接到柵極的一端作為輸入端，并且用另一端作為輸出端；以及電容器，其具有連接到第一n溝道MOS晶體管的輸出端的一端，其中具有相反相位的時鐘信號輸入到相鄰兩個單元升壓電路中的電容器的另一端中的每一個，以及第一n溝道MOS晶體管的阱中的電位由源極-阱寄生二極管和漏極-阱寄生二極管提供。
2.根據(jù)權(quán)利要求1所述的升壓電荷泵電路，其中最后一級中的單元升壓電路是具有另一端連接到GND的電容器的升壓輸出電路。
3.根據(jù)權(quán)利要求2所述的升壓電荷泵電路，其中在第一n溝道MOS晶體管的阱和GND之間提供第二n溝道MOS晶體管，以及同相時鐘信號輸入到第二n溝道MOS晶體管的柵極和上述電容器的另一端，使得電壓升壓。
4.根據(jù)權(quán)利要求2所述的升壓電荷泵電路，其中至少在第一n溝道MOS晶體管的阱和輸入端之間、或在第一n溝道MOS晶體管的阱和輸出端之間提供一電阻器。
5.根據(jù)權(quán)利要求1所述的升壓電荷泵電路，其中單元升壓電路中的至少一個的第一n溝道MOS晶體管帶有第一肖特基勢壘二極管和第二肖特基勢壘二極管中的至少一個；第一肖特基勢壘二極管具有連接到第一n溝道MOS晶體管的阱的陽極和連接到輸出端的陰極，第二肖特基勢壘二極管具有連接到第一n溝道MOS晶體管的阱的陽極和連接到輸入端的陰極。
6.根據(jù)權(quán)利要求5所述的升壓電荷泵電路，其中最后一級中的單元升壓電路是具有另一端連接到GND的電容器的升壓輸出電路。
7.根據(jù)權(quán)利要求6所述的升壓電荷泵電路，其中在第一n溝道MOS晶體管的阱和GND之間提供第二n溝道MOS晶體管，以及同相時鐘信號輸入到第二n溝道MOS晶體管的柵極和上述電容器的另一端，使得電壓升壓。
8.根據(jù)權(quán)利要求6所述的升壓電荷泵電路，其中至少在第一n溝道MOS晶體管的阱和輸入端之間、或在第一n溝道MOS晶體管的阱和輸出端之間提供一電阻器。
9.根據(jù)權(quán)利要求1所述的升壓電荷泵電路，其中每一單元升壓電路的至少一部分或升壓輸出電路的至少一部分形成在SOI基底上。
10.根據(jù)權(quán)利要求1所述的升壓電荷泵電路，其中電源電壓為1V或更少。
11.一種電荷泵電路，其包括升壓電路；電容器，其連接在升壓電路的輸出端和地(GND)之間；電壓檢測電路，用于檢測升壓電路的輸出電壓；開關(guān)元件，用于在升壓電路的輸出端和負(fù)載之間提供連接，其中升壓電路是如權(quán)利要求1所述的升壓電荷泵電路，并且當(dāng)該電壓檢測電路檢測到升壓電路的輸出電壓超過任意值時則接通該開關(guān)元件。
12.一種升壓電荷泵電路，其包括多個單元升壓電路，其中的每一個包括第一p溝道MOS晶體管，其用連接到柵極的一端作為輸出端，并且用另一端作為輸入端；以及電容器，其具有連接到第一p溝道MOS晶體管的輸出端的一端，其中具有相反相位的時鐘信號輸入到相鄰兩個單元升壓電路中的電容器的另一端中的每一個，以及第一p溝道MOS晶體管的阱中的電位由源極-阱寄生二極管和漏極-阱寄生二極管提供。
13.根據(jù)權(quán)利要求12所述的升壓電荷泵電路，其中最后一級中的單元升壓電路是具有另一端連接到地(GND)的電容器的升壓輸出電路。
14.根據(jù)權(quán)利要求13所述的升壓電荷泵電路，其中至少在第一p溝道MOS晶體管的阱和輸入端之間、或在第一p溝道MOS晶體管的阱和輸出端之間提供一電阻器。
15.根據(jù)權(quán)利要求12所述的升壓電荷泵電路，其中單元升壓電路中的至少一個的第一p溝道MOS晶體管帶有第一肖特基勢壘二極管和第二肖特基勢壘二極管中的至少一個；第一肖特基勢壘二極管具有連接到第一n溝道MOS晶體管的阱的陽極和連接到輸出端的陰極，第二肖特基勢壘二極管具有連接到第一n溝道MOS晶體管的阱的陽極和連接到輸入端的陰極。
16.根據(jù)權(quán)利要求15所述的升壓電荷泵電路，其中最后一級中的單元升壓電路是具有另一端連接到GND的電容器的升壓輸出電路。
17.根據(jù)權(quán)利要求16所述的升壓電荷泵電路，其中在第一p溝道MOS晶體管的阱和輸入端之間、或在第一p溝道MOS晶體管的阱和輸出端之間提供一電阻器。
18.根據(jù)權(quán)利要求12所述的升壓電荷泵電路，其中每一單元升壓電路的至少一部分或升壓輸出電路的至少一部分形成在SOI基底上。
19.根據(jù)權(quán)利要求12所述的升壓電荷泵電路，其中電源電壓為1V或更少。
20.一種電荷泵電路，其包括升壓電路；電容器，其連接在升壓電路的輸出端和地(GND)之間；電壓檢測電路，用于檢測升壓電路的輸出電壓；開關(guān)元件，用于在升壓電路的輸出端和負(fù)載之間提供連接，其中升壓電路是根據(jù)權(quán)利要求12的升壓電荷泵電路，并且當(dāng)該電壓檢測電路檢測到升壓電路的輸出電壓超過任意值時則接通該開關(guān)元件。
全文摘要
提供一種通過利用帶有少量級的升壓電路來輸出高電壓的電荷泵電路。使用二極管用以為構(gòu)成電荷泵電路的MOS晶體管提供背柵電壓，因此使得源于MOS晶體管的閾電壓增大而導(dǎo)致的升壓電壓的減小變得最少。此外，在MOS晶體管的背柵和地(GND)之間提供第二MOS晶體管，并且同相時鐘信號輸入到第二MOS晶體管的柵極和其電容器。
文檔編號H02M3/07GK1734908SQ20051009804
公開日2006年2月15日 申請日期2005年7月15日 優(yōu)先權(quán)日2004年7月16日
發(fā)明者須藤稔 申請人:精工電子有限公司