多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法
【專利摘要】本發(fā)明提供了一種多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，用于在多晶硅柵極薄膜結(jié)構(gòu)進(jìn)行工藝時對半導(dǎo)體設(shè)備進(jìn)行工藝控制，包括：提供測試半導(dǎo)體圖形控片，所述測試半導(dǎo)體圖形控片用于模擬測試半導(dǎo)體設(shè)備的工藝參數(shù)；在所述半導(dǎo)體設(shè)備中對所述測試半導(dǎo)體圖形控片進(jìn)行測試半導(dǎo)體工藝；基于所述測試半導(dǎo)體工藝獲得所述半導(dǎo)體設(shè)備的當(dāng)前工藝參數(shù)；將所述當(dāng)前工藝參數(shù)更新至先進(jìn)工藝過程控制系統(tǒng)；所述先進(jìn)工藝過程控制系統(tǒng)基于所述當(dāng)前工藝參數(shù)控制所述半導(dǎo)體設(shè)備對多晶硅柵極薄膜結(jié)構(gòu)進(jìn)行工藝。本發(fā)明能夠在半導(dǎo)體設(shè)備的工藝參數(shù)發(fā)生漂移的情況下，控制半導(dǎo)體工藝的穩(wěn)定性，解決了不同批次間以及設(shè)備腔體維護(hù)保養(yǎng)前后的半導(dǎo)體工藝的穩(wěn)定性問題。
【專利說明】
多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方 法。
【背景技術(shù)】
[0002] 隨著集成電路技術(shù)進(jìn)入超大規(guī)模集成電路時代，集成電路的工藝尺寸向著65nm以 及更小尺寸的結(jié)構(gòu)發(fā)展，集成電路芯片功能和性能的不斷增強以及半導(dǎo)體器件特征尺寸不 斷的縮小，使得集成電路生產(chǎn)線投資成本變得非常高昂，因而半導(dǎo)體工藝的精確控制就顯 得尤為重要，尤其是對不同批次間半導(dǎo)體器件的批次件(Run-t〇-Run，R2R)工藝穩(wěn)定性。
[0003] 在半導(dǎo)體工藝進(jìn)入65nm及更小尺寸后，半導(dǎo)體器件加工時的工藝窗口變得越來越 小，對集成電路設(shè)備和檢測設(shè)備提出了更嚴(yán)格的工藝控制要求。以往的統(tǒng)計過程控制 (Statistical Process Control，簡稱SPC)和單獨對某參數(shù)的控制方法已不能適應(yīng)當(dāng)前的 工藝技術(shù)要求。為了提高設(shè)備生產(chǎn)效率，使工藝生產(chǎn)線具備可延伸性、靈活性，改善產(chǎn)品質(zhì) 量和連續(xù)性，先進(jìn)過程控制(Advanced Process Control，簡稱APC)日益得到人們的關(guān)注和 深入研究。
[0004] 先進(jìn)過程控制系統(tǒng)結(jié)合了SPC與回饋控制，利用過去的過程資料數(shù)據(jù)，根據(jù)最后所 需要達(dá)到的目標(biāo)選擇合適的模型及控制策略，進(jìn)一步結(jié)合前一道工序中的半導(dǎo)體襯底參數(shù) 預(yù)測出下一批次半導(dǎo)體工藝過程的設(shè)備參數(shù)或工藝參數(shù)設(shè)置，及時糾正誤差，降低因機臺 老化、材料壽命或周圍環(huán)境調(diào)節(jié)的改變造成的設(shè)備漂移。利用先進(jìn)過程控制系統(tǒng)，有助于保 證半導(dǎo)體設(shè)備與過程工藝及設(shè)備的良好穩(wěn)定運行，縮小半導(dǎo)體器件產(chǎn)出的變異，提高半導(dǎo) 體設(shè)備的設(shè)備利用效率及半導(dǎo)體器件的成品良率。
[0005] 以多晶硅柵極關(guān)鍵特征尺寸控制為為例，由于多晶硅柵極關(guān)鍵尺寸對器件的電學(xué) 性能有著至關(guān)重要的影響，現(xiàn)有技術(shù)在半導(dǎo)體工藝進(jìn)入到65nm以后，廣泛地使用APC系統(tǒng)對 多晶硅柵極關(guān)鍵尺寸進(jìn)行控制，以獲得高度穩(wěn)定的多晶硅柵極關(guān)鍵尺寸線寬大小。
[0006] 目前廣泛使用的APC系統(tǒng)對多晶硅柵極關(guān)鍵特征尺寸的控制參數(shù)主要是通過多晶 娃柵極前值A(chǔ)DI( After Develop Inspect ion, ADI)的變化控制橫向修飾時間已達(dá)到多晶娃 柵極后值(After Etch Inspection ,ΑΕΙ)的穩(wěn)定性。這些控制參數(shù)的設(shè)置基礎(chǔ)是在設(shè)定固 定的橫向刻蝕速率的基礎(chǔ)上定量的調(diào)控橫向刻蝕時間。但是這種控制是在獲得固定刻蝕速 率下計算刻蝕時間的，對于刻蝕設(shè)備發(fā)生刻蝕速率漂移時，就難以控制多晶硅柵極關(guān)鍵尺 寸的穩(wěn)定性。
[0007] 因此，需要一種半導(dǎo)體工藝先進(jìn)過程控制的控制方法，能夠在半導(dǎo)體設(shè)備的工藝 參數(shù)發(fā)生漂移的情況下，控制半導(dǎo)體工藝的穩(wěn)定性，尤其是不同批次間特別是刻蝕腔體維 護(hù)保養(yǎng)前后的半導(dǎo)體工藝的穩(wěn)定性。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明解決的問題是提供了一種多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，能夠在半 導(dǎo)體設(shè)備的工藝參數(shù)發(fā)生漂移的情況下，控制半導(dǎo)體工藝的穩(wěn)定性，解決了不同批次間以 及設(shè)備腔體維護(hù)保養(yǎng)前后的半導(dǎo)體工藝的穩(wěn)定性問題。
[0009]為了解決上述問題，本發(fā)明提供一種多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，用于 在多晶硅柵極薄膜結(jié)構(gòu)進(jìn)行工藝時對半導(dǎo)體設(shè)備進(jìn)行工藝控制，包括：
[0010]提供測試半導(dǎo)體圖形控片，所述測試半導(dǎo)體圖形控片用于模擬測試半導(dǎo)體設(shè)備的 工藝參數(shù)；
[0011]在所述半導(dǎo)體設(shè)備中對所述測試半導(dǎo)體圖形控片進(jìn)行測試半導(dǎo)體工藝；
[0012] 基于所述測試半導(dǎo)體工藝獲得所述半導(dǎo)體設(shè)備的當(dāng)前工藝參數(shù)；
[0013] 將所述當(dāng)前工藝參數(shù)更新至先進(jìn)工藝過程控制系統(tǒng)；
[0014]所述先進(jìn)工藝過程控制系統(tǒng)基于所述當(dāng)前工藝參數(shù)控制所述半導(dǎo)體設(shè)備對多晶 硅柵極薄膜結(jié)構(gòu)進(jìn)行工藝。
[0015] 可選地，所述半導(dǎo)體設(shè)備為刻蝕設(shè)備，多晶硅柵極薄膜結(jié)構(gòu)為依次設(shè)置于半導(dǎo)體 襯底上的氧化硅層、多晶硅柵極層、硬掩膜層、底部抗反射層、光刻膠層。
[0016] 可選地，所述當(dāng)前工藝參數(shù)為刻蝕設(shè)備的刻蝕速率。
[0017] 可選地，所述測試半導(dǎo)體圖形控片的數(shù)目為3-5個。
[0018] 可選地，所述測試半導(dǎo)體圖形控片的數(shù)目為3個。
[0019] 可選地，所述測試半導(dǎo)體圖形控片可循環(huán)利用。
[0020] 可選地，所述半導(dǎo)體圖形控片的當(dāng)前工藝參數(shù)為刻蝕速率，所述刻蝕速率通過測 試底部抗反射層在刻蝕工藝前后的關(guān)鍵尺寸線寬變化、刻蝕工藝時間計算獲得。
[0021] 可選地，所述關(guān)鍵尺寸線寬利用光學(xué)線寬測量儀或關(guān)鍵尺寸掃描電子顯微鏡測量 獲得。
[0022] 可選地，所述測試半導(dǎo)體圖形控片上的結(jié)構(gòu)與多晶硅柵極薄膜具有相同的底部抗 反射層結(jié)構(gòu)、圖形以及密度。
[0023] 可選地，所述基于當(dāng)前工藝參數(shù)為基于當(dāng)前工藝參數(shù)并且結(jié)合半導(dǎo)體設(shè)備的工藝 參數(shù)偏移量對多晶硅柵極薄膜結(jié)構(gòu)中的多晶硅柵極層進(jìn)行半導(dǎo)體工藝。
[0024] 與現(xiàn)有技術(shù)相比，本發(fā)明有以下優(yōu)點：
[0025] 本發(fā)明提供的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，利用測試半導(dǎo)體圖形控片用 于模擬測試半導(dǎo)體設(shè)備的工藝參數(shù)，獲得半導(dǎo)體設(shè)備的當(dāng)前工藝參數(shù)，基于當(dāng)前工藝參數(shù) 對所述待工藝半導(dǎo)體襯底進(jìn)行半導(dǎo)體工藝，解決了半導(dǎo)體設(shè)備的工藝參數(shù)發(fā)生漂移的情況 下，如何控制半導(dǎo)體工藝的穩(wěn)定性問題，提高了不同批次間以及刻蝕腔體維護(hù)保養(yǎng)前后的 半導(dǎo)體工藝的穩(wěn)定性。
【附圖說明】
[0026] 圖1是本發(fā)明的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法的流程示意圖。
[0027] 圖2是本發(fā)明一個實施例的多晶硅柵極薄膜結(jié)構(gòu)示意圖。
[0028] 圖3-圖4是本發(fā)明利用測試半導(dǎo)體圖形控片來模擬測試半導(dǎo)體設(shè)備的工藝參數(shù)的 原理說明示意圖。
【具體實施方式】
[0029] 現(xiàn)有多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法通常是在半導(dǎo)體設(shè)備的工藝參數(shù)恒定 的情況下預(yù)先設(shè)置控制參數(shù)的。但是在實際中，在半導(dǎo)體工藝過程中，大多數(shù)半導(dǎo)體生產(chǎn)設(shè) 備過程從控制的角度上可以看成是非線性過程，半導(dǎo)體設(shè)備的工藝參數(shù)會隨著時間以及工 藝發(fā)生漂移，在基于恒定速率設(shè)置的先進(jìn)工藝過程的控制參數(shù)的控制下進(jìn)行半導(dǎo)體工藝， 往往會導(dǎo)致不同批次之間產(chǎn)品的出現(xiàn)較大差異。為了保證最終形成的半導(dǎo)體器件的良率及 控制成本，先進(jìn)過程控制技術(shù)被越來越多地應(yīng)用于消除設(shè)備特性漂移帶來的影響。然而在 半導(dǎo)體工藝過程中實施先進(jìn)過程控制還存以下問題：
[0030] (1)在半導(dǎo)體工藝過程中很多半導(dǎo)體設(shè)備的工藝參數(shù)都存在緩變漂移和突變漂 移。以多晶硅柵極刻蝕工藝為例，刻蝕過程中刻蝕副產(chǎn)物會逐漸沉積在刻蝕腔體內(nèi)壁表面 上形成緩變漂移;而當(dāng)腔體維護(hù)保養(yǎng)時更換新的或清洗后內(nèi)壁部件后，刻蝕設(shè)備會形成階 躍擾動，從而導(dǎo)致突變漂移。上述還變漂移和突變漂移會造成工藝參數(shù)并不很恒定。
[0031] (2)半導(dǎo)體器件的工藝生產(chǎn)制造過程是一系列的間歇過程，在每批次半導(dǎo)體工藝 中設(shè)備控制器都需要設(shè)定相應(yīng)的控制參數(shù)和其他工藝參數(shù)。同一半導(dǎo)體設(shè)備可能用于不同 的工序或者生產(chǎn)不同的產(chǎn)品，使得生產(chǎn)工藝參數(shù)必須頻繁的改動。因此，半導(dǎo)體設(shè)備的工藝 參數(shù)也不是恒定的。
[0032] 上述兩種情況下，如何進(jìn)行先進(jìn)工藝過程控制的控制參數(shù)的設(shè)定，以解決半導(dǎo)體 工藝過程中工藝參數(shù)漂移及參數(shù)設(shè)定改動對半導(dǎo)體工藝的影響，特別是對于65nm以及更小 尺寸半導(dǎo)體工藝制造中，工藝參數(shù)漂移及參數(shù)設(shè)定改動對于半導(dǎo)體工藝影響更為明顯的情 況下，如何進(jìn)行半導(dǎo)體工藝先進(jìn)過程控制的控制方法。
[0033] 為了解決上述問題，本發(fā)明提供一種多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，請參 考圖1所示，圖1為本發(fā)明的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法接的流程示意圖，所述方 法包括：
[0034]步驟S1，提供測試半導(dǎo)體圖形控片，所述測試半導(dǎo)體圖形控片用于模擬測試半導(dǎo) 體設(shè)備的工藝參數(shù)；
[0035] 步驟S2,在所述半導(dǎo)體設(shè)備中對所述測試半導(dǎo)體圖形控片進(jìn)行測試半導(dǎo)體工藝；
[0036] 步驟S3,基于所述測試半導(dǎo)體工藝獲得所述半導(dǎo)體設(shè)備的當(dāng)前工藝參數(shù)；
[0037] 步驟S4,將所述當(dāng)前工藝參數(shù)更新至先進(jìn)工藝過程控制系統(tǒng)；
[0038]步驟S5,所述先進(jìn)工藝過程控制系統(tǒng)基于所述當(dāng)前工藝參數(shù)控制所述半導(dǎo)體設(shè)備 對多晶硅柵極薄膜結(jié)構(gòu)進(jìn)行工藝。
[0039]下面結(jié)合具體實施例對本發(fā)明的技術(shù)方案進(jìn)行進(jìn)一步詳細(xì)說明。
[0040] 作為一個實施例，所述半導(dǎo)體設(shè)備為刻蝕設(shè)備。參考圖2所示的多晶硅柵極薄膜結(jié) 構(gòu)示意圖。多晶硅薄膜結(jié)構(gòu)設(shè)置于半導(dǎo)體襯底10上，自下而上，所述多晶硅薄膜結(jié)構(gòu)包括： 設(shè)置于半導(dǎo)體襯底上的氧化硅層11、多晶硅柵極層12、硬掩膜層13、底部抗反射層14、光刻 膠層15。所述多晶硅柵極層12將在后續(xù)將通過本發(fā)明的先進(jìn)工藝過程控制系統(tǒng)的控制下進(jìn) 行刻蝕。
[0041] 在其他的實施例中，本發(fā)明的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法還可以用于控 制其他半導(dǎo)體設(shè)備。
[0042]為了保證最終獲得的當(dāng)前工藝參數(shù)的準(zhǔn)確性，本發(fā)明所述的測試半導(dǎo)體圖形控片 上的結(jié)構(gòu)與多晶硅柵極薄膜具有相同的底部抗反射層結(jié)構(gòu)、圖形以及密度。為了保證最終 獲得的當(dāng)前工藝參數(shù)的準(zhǔn)確性，所述測試半導(dǎo)體圖形控片上的結(jié)構(gòu)與多晶硅柵極薄膜具有 相同的底部抗反射層結(jié)構(gòu)、圖形以及密度。請參考圖3-圖4所示的本發(fā)明利用測試半導(dǎo)體圖 形控片來模擬測試半導(dǎo)體設(shè)備的工藝參數(shù)的原理說明示意圖。測試半導(dǎo)體圖形控片包括： 半導(dǎo)體襯底20、依次設(shè)置于半導(dǎo)體襯底20上氧化硅層21、多晶硅柵極層22、硬掩膜層23、底 部抗反射層24、光刻膠層25。
[0043] 作為一個實施例，測試半導(dǎo)體圖形控在經(jīng)過刻蝕設(shè)備刻蝕后，通過各種測量手段， 可以獲得刻蝕設(shè)備的當(dāng)前工藝參數(shù)。本實施例中，所述當(dāng)前工藝參數(shù)為刻蝕速率。因此，本 發(fā)明通過測試半導(dǎo)體圖形控片來測試刻蝕設(shè)備的刻蝕速率。
[0044] 具體而言，所述刻蝕速率通過測試半導(dǎo)體控片底部抗反射層在刻蝕工藝前后的關(guān) 鍵尺寸線寬變化、刻蝕工藝時間計算獲得。所述關(guān)鍵尺寸線寬可以利用光學(xué)線寬測量儀或 關(guān)鍵尺寸掃描電子顯微鏡測量獲得。在刻蝕工藝前，測試多晶硅柵極前值A(chǔ)DI;在刻蝕工藝 結(jié)束后，測試晶硅柵極后值A(chǔ)EI。通過多晶硅柵極前值與后值之差預(yù)測多晶硅柵極工藝過程 中半導(dǎo)體設(shè)備的偏移，并且預(yù)先對該偏移進(jìn)行調(diào)整，在對多晶硅柵極工藝過程中利用較為 優(yōu)化的工藝參數(shù)進(jìn)行工藝。本發(fā)明所述測試半導(dǎo)體圖形控片半導(dǎo)體襯底的數(shù)目為3-5個。所 述測試半導(dǎo)體用于測試半導(dǎo)體圖形控片進(jìn)行測試半導(dǎo)體工藝。測試半導(dǎo)體數(shù)目不宜過多， 過多的半導(dǎo)體圖形控片不僅浪費產(chǎn)能，而且會使得通過測試半導(dǎo)體圖形控片獲得的當(dāng)前工 藝參數(shù)不準(zhǔn)確。測試半導(dǎo)體圖形控片的數(shù)目也不宜過少，若僅測試一片，不足以獲得準(zhǔn)確的 工藝參數(shù)。作為優(yōu)選的實施例。所述半導(dǎo)體圖形控片的數(shù)目為3個。
[0045] 本發(fā)明中用于測試刻蝕設(shè)備的測試半導(dǎo)體圖形控片的結(jié)構(gòu)上形成半導(dǎo)體膜層結(jié) 構(gòu)，所述半導(dǎo)體膜層結(jié)構(gòu)在使用后可以利用干法去膠去除并且重新涂膠和顯影曝光，因而 所述測試半導(dǎo)體圖形控片可以循環(huán)利用。
[0046] 綜上，本發(fā)明提供的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，利用測試半導(dǎo)體圖形 控片用于模擬測試半導(dǎo)體設(shè)備的工藝參數(shù)，獲得半導(dǎo)體設(shè)備的當(dāng)前工藝參數(shù)，基于當(dāng)前工 藝參數(shù)對所述多晶硅柵極進(jìn)行半導(dǎo)體工藝，解決了半導(dǎo)體設(shè)備的工藝參數(shù)發(fā)生漂移的情況 下，如何控制半導(dǎo)體工藝的穩(wěn)定性問題，提高了不同批次間以及刻蝕腔體維護(hù)保養(yǎng)前后的 半導(dǎo)體工藝的穩(wěn)定性。
[0047] 因此，上述較佳實施例僅為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此 項技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護(hù)范圍。凡 根據(jù)本發(fā)明精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1. 一種多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，用于在多晶硅柵極薄膜結(jié)構(gòu)進(jìn)行工藝時 對半導(dǎo)體設(shè)備進(jìn)行工藝控制，其特征在于，包括： 提供測試半導(dǎo)體圖形控片，所述測試半導(dǎo)體圖形控片用于模擬測試半導(dǎo)體設(shè)備的工藝 參數(shù)； 在所述半導(dǎo)體設(shè)備中對所述測試半導(dǎo)體圖形控片進(jìn)行測試半導(dǎo)體工藝； 基于所述測試半導(dǎo)體工藝獲得所述半導(dǎo)體設(shè)備的當(dāng)前工藝參數(shù)； 將所述當(dāng)前工藝參數(shù)更新至先進(jìn)工藝過程控制系統(tǒng)； 所述先進(jìn)工藝過程控制系統(tǒng)基于所述當(dāng)前工藝參數(shù)控制所述半導(dǎo)體設(shè)備對多晶硅柵 極薄膜結(jié)構(gòu)進(jìn)行工藝。2. 如權(quán)利要求1所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述半導(dǎo)體 設(shè)備為刻蝕設(shè)備，多晶硅柵極薄膜結(jié)構(gòu)為依次設(shè)置于半導(dǎo)體襯底上的氧化硅層、多晶硅柵 極層、硬掩膜層、底部抗反射層、光刻膠層。3. 如權(quán)利要求2所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述當(dāng)前工 藝參數(shù)為刻蝕設(shè)備的刻蝕速率。4. 如權(quán)利要求1或2所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述測 試半導(dǎo)體圖形控片的數(shù)目為3-5個。5. 如權(quán)利要求4所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述測試半 導(dǎo)體圖形控片的數(shù)目為3個。6. 如權(quán)利要求2所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述測試半 導(dǎo)體圖形控片可循環(huán)利用。7. 如權(quán)利要求6所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述半導(dǎo)體 圖形控片的當(dāng)前工藝參數(shù)為刻蝕速率，所述刻蝕速率通過測試底部抗反射層在刻蝕工藝前 后的關(guān)鍵尺寸線寬變化、刻蝕工藝時間計算獲得。8. 如權(quán)利要求7所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述關(guān)鍵尺 寸線寬利用光學(xué)線寬測量儀或關(guān)鍵尺寸掃描電子顯微鏡測量獲得。9. 如權(quán)利要求2所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述測試半 導(dǎo)體圖形控片上的結(jié)構(gòu)與多晶硅柵極薄膜具有相同的底部抗反射層結(jié)構(gòu)、圖形以及密度。10. 如權(quán)利要求2所述的多晶硅柵極關(guān)鍵尺寸的先進(jìn)控制方法，其特征在于，所述基于 當(dāng)前工藝參數(shù)為基于當(dāng)前工藝參數(shù)并且結(jié)合半導(dǎo)體設(shè)備的工藝參數(shù)偏移量對多晶硅柵極 薄膜結(jié)構(gòu)中的多晶硅柵極層進(jìn)行半導(dǎo)體工藝。
【文檔編號】H01L23/544GK106024758SQ201610510996
【公開日】2016年10月12日
【申請日】2016年6月30日
【發(fā)明人】聶鈺節(jié), 唐在峰, 吳智勇, 任昱, 呂煜坤
【申請人】上海華力微電子有限公司