有源矩陣基板的制作方法
【專利摘要】有源矩陣基板(100)具有設(shè)置有多個(gè)像素的顯示區(qū)域(R1)和設(shè)置在顯示區(qū)域的周圍的邊框區(qū)域(R2)，在邊框區(qū)域設(shè)置有構(gòu)成驅(qū)動(dòng)電路的多個(gè)周邊電路TFT(5)，多個(gè)周邊電路TFT各自具有柵極電極(12)、源極電極(16)、漏極電極(18)和氧化物半導(dǎo)體層(14)，在多個(gè)周邊電路TFT中的至少一部分周邊電路TFT中，非對(duì)稱地形成有源極連接區(qū)域(Rs)和漏極連接區(qū)域(Rd)，其中，源極連接區(qū)域(Rs)為氧化物半導(dǎo)體層與源極電極的連接區(qū)域，漏極連接區(qū)域(Rd)為氧化物半導(dǎo)體層與漏極電極的連接區(qū)域。
【專利說(shuō)明】
有源矩陣基板
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及在顯示裝置等中使用的有源矩陣基板，特別涉及具備氧化物半導(dǎo)體TFT的有源矩陣基板。
【背景技術(shù)】
[0002]液晶顯示裝置等中使用的有源矩陣基板，按每個(gè)像素設(shè)置有薄膜晶體管(ThinFilm Transistor，以下稱為“TFT”)等開關(guān)元件。作為這樣的開關(guān)元件，以往廣泛使用以非晶硅膜作為有源層(活性層)的TFT(以下稱為“非晶硅TFT”)和以多晶硅膜作為有源層的TFT(以下稱為“多晶硅TFT”)。
[0003]近年來(lái)，進(jìn)行了使用非晶硅和多晶硅以外的材料作為TFT的有源層的材料的嘗試。例如，在專利文獻(xiàn)I中，記載有利用InGaZnO(包含銦、鎵、鋅的氧化物)等氧化物半導(dǎo)體膜形成TFT的有源層的液晶顯示裝置。將這樣的TFT稱為“氧化物半導(dǎo)體TFT”。
[0004]氧化物半導(dǎo)體TFT與非晶硅TFT相比能夠以更高速度進(jìn)行動(dòng)作。此外，氧化物半導(dǎo)體膜能夠利用比多晶硅膜更簡(jiǎn)便的工藝形成，也能夠應(yīng)用于需要大面積的裝置。因此，氧化物半導(dǎo)體TFT，作為能夠抑制制造工序數(shù)和制造成本地制作的高性能的有源元件，在顯示裝置等中的利用進(jìn)一步發(fā)展。
[0005]此外，氧化物半導(dǎo)體的迀移率高，因此，即使與以往的非晶硅TFT相比使尺寸小型化也能夠得到同等以上的性能。因此，如果使用氧化物半導(dǎo)體TFT制作有源矩陣基板，則能夠使像素內(nèi)的TFT的占有面積降低，使像素開口率提高。由此，能夠抑制背光源的光量而進(jìn)行明亮的顯示，能夠?qū)崿F(xiàn)低消耗電力。
[0006]特別是在智能手機(jī)等中使用的小型.高精細(xì)的顯示裝置中，由于配線的最小寬度制限(工藝規(guī)則)等，提高像素的開口率并不容易。因此，如果能夠使用氧化物半導(dǎo)體TFT提尚像素開口率，則能夠在抑制消耗電力的同時(shí)進(jìn)彳丁尚精細(xì)的圖像的顯不。
[0007]此外，氧化物半導(dǎo)體TFT的截止泄露特性優(yōu)異，因此，也能夠利用使圖像的改寫頻度降低而進(jìn)行顯示的方式。例如，在靜止圖像顯示時(shí)等，能夠進(jìn)行動(dòng)作使得以I秒I次的頻度改寫圖像數(shù)據(jù)。這樣的驅(qū)動(dòng)方式被稱為休止驅(qū)動(dòng)或低頻驅(qū)動(dòng)方式等。通過(guò)利用休止驅(qū)動(dòng)方式，能夠大幅削減顯示裝置的消耗電力。
[0008]現(xiàn)有技術(shù)文獻(xiàn)
[0009]專利文獻(xiàn)
[0010]專利文獻(xiàn)1:日本特開2012-134475號(hào)公報(bào)[0011 ] 專利文獻(xiàn)2:國(guó)際公開第2011/024499號(hào)
[0012]專利文獻(xiàn)3:日本特開2012-74681號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0013]發(fā)明要解決的技術(shù)問題
[0014]在液晶顯示裝置用的有源矩陣基板中，在顯示區(qū)域內(nèi)的各像素分別設(shè)置的TFT(以下，有時(shí)稱為像素TFT)的源極電極與信號(hào)線連接，漏極電極與像素電極連接。在像素TFT導(dǎo)通時(shí)，通過(guò)信號(hào)線向像素電極施加像素電壓。此外，在像素TFT截止的期間中，像素電壓由液晶電容Cl c和輔助電容Ccs等保持。
[0015]在像素TFT中，截止期間中的漏極電極的電位并不那么高。因此，在使用氧化物半導(dǎo)體TFT時(shí)，抑制截止漏電流比較容易。
[0016]另一方面，在一般的有源矩陣基板中，在顯示區(qū)域的外側(cè)設(shè)置有用于配置連接端子和驅(qū)動(dòng)電路的邊框區(qū)域。此外，已知有在邊框區(qū)域中，在基板上單片地(一體地)形成柵極驅(qū)動(dòng)器和源極驅(qū)動(dòng)器等驅(qū)動(dòng)電路的技術(shù)。這些單片驅(qū)動(dòng)器例如包括使用多個(gè)TFT(以下，有時(shí)稱為周邊電路TFT)構(gòu)成的移位寄存器。例如在專利文獻(xiàn)2中公開了具備各自與柵極配線連接的多級(jí)移位寄存器的單片柵極驅(qū)動(dòng)器的結(jié)構(gòu)。
[0017]單片驅(qū)動(dòng)器能夠與像素TFT同時(shí)、即利用制作像素TFT的工藝制作。在像素TFT和周邊電路TFT的有源層由氧化物半導(dǎo)體形成的情況下，能夠使各TFT的尺寸比較小。因此，在窄的邊框區(qū)域也能夠設(shè)置包括多個(gè)周邊電路TFT的單片驅(qū)動(dòng)器。根據(jù)這樣的結(jié)構(gòu)，不需要像以往那樣在基板上安裝驅(qū)動(dòng)器用的IC芯片，因此，能夠削減部件個(gè)數(shù)和制造工序數(shù)。此外，因?yàn)槟軌蛟讵M窄的區(qū)域配置驅(qū)動(dòng)器，所以也能夠?qū)崿F(xiàn)邊框區(qū)域的狹小化。
[0018]但是，本發(fā)明的發(fā)明人確認(rèn)了:即使在使用氧化物半導(dǎo)體TFT作為周邊電路TFT的情況下，當(dāng)將TFT的尺寸(特別是溝道長(zhǎng)度)設(shè)計(jì)得小時(shí)，存在截止泄漏特性惡化的情況。周邊電路TFT中包括截止時(shí)相對(duì)于源極電位的漏極電位的大小(源極.漏極間電壓)比像素TFT的情況大的周邊電路TFT。因此，在周邊電路TFT中產(chǎn)生在像素TFT中不成為問題的截止時(shí)的絕緣破壞，漏電流有可能增大。
[0019]作為提高TFT的截止泄漏特性的(即使TFT高耐壓化的)技術(shù)，例如在專利文獻(xiàn)3中公開了將柵極電極和漏極電極形成為偏置結(jié)構(gòu)，使得降低柵極電極與漏極電極的重疊面積的結(jié)構(gòu)。但是，在專利文獻(xiàn)3中記載的TFT中，雖然能夠期待高耐壓化，但是因?yàn)闁艠O電極與漏極電極錯(cuò)開地配置，所以有可能導(dǎo)致導(dǎo)通電流減少。此外，因?yàn)樾枰o助柵極電極，所以會(huì)引起TFT的面積增大，當(dāng)將這樣的結(jié)構(gòu)應(yīng)用于周邊電路TFT時(shí)，存在難以實(shí)現(xiàn)窄邊框的技術(shù)問題。
[0020]本發(fā)明是為了解決上述技術(shù)問題而做出的，其目的在于，提供具備耐壓性優(yōu)異的氧化物半導(dǎo)體TFT的有源矩陣基板。
[0021 ]用于解決技術(shù)問題的手段
[0022]本發(fā)明的實(shí)施方式的有源矩陣基板具有設(shè)置有多個(gè)像素的顯示區(qū)域和設(shè)置在上述顯示區(qū)域的外側(cè)的邊框區(qū)域，在上述邊框區(qū)域設(shè)置有構(gòu)成驅(qū)動(dòng)電路的多個(gè)周邊電路TFT，上述有源矩陣基板的特征在于，上述多個(gè)周邊電路TFT各自具有:柵極電極;氧化物半導(dǎo)體層，該氧化物半導(dǎo)體層以在與上述柵極電極絕緣的狀態(tài)下與上述柵極電極至少部分地重疊的方式配置；以及與上述氧化物半導(dǎo)體層連接的源極電極和漏極電極，在上述多個(gè)周邊電路TFT中的至少一部分周邊電路TFT中，非對(duì)稱地形成有源極連接區(qū)域和漏極連接區(qū)域，其中，上述源極連接區(qū)域?yàn)樯鲜鲅趸锇雽?dǎo)體層與上述源極電極的連接區(qū)域，上述漏極連接區(qū)域?yàn)樯鲜鲅趸锇雽?dǎo)體層與上述漏極電極的連接區(qū)域。
[0023]在一個(gè)實(shí)施方式中，上述漏極連接區(qū)域的寬度比上述源極連接區(qū)域的寬度小。
[0024]在一個(gè)實(shí)施方式中，上述漏極連接區(qū)域的面積比上述源極連接區(qū)域的面積小。
[0025]在一個(gè)實(shí)施方式中，上述漏極電極的寬度比上述源極電極的寬度小。
[0026]在一個(gè)實(shí)施方式中，還具有絕緣層，該絕緣層介于上述氧化物半導(dǎo)體層與上述源極電極以及上述漏極電極之間，在與上述源極電極和上述漏極電極對(duì)應(yīng)的位置形成有源極接觸孔和漏極接觸孔，上述源極電極和上述漏極電極分別在述源極接觸孔和上述漏極接觸孔的內(nèi)部與上述氧化物半導(dǎo)體層連接，上述源極接觸孔與上述漏極接觸孔具有不同的形狀。
[0027]在一個(gè)實(shí)施方式中，上述柵極電極設(shè)置在上述絕緣層之上。
[0028]在一個(gè)實(shí)施方式中，上述柵極電極設(shè)置在上述絕緣層之下。
[0029]在一個(gè)實(shí)施方式中，上述多個(gè)周邊電路TFT包括:上述非對(duì)稱地形成有上述源極連接區(qū)域和上述漏極連接區(qū)域的周邊電路TFT;和對(duì)稱地形成有上述源極連接區(qū)域和上述漏極連接區(qū)域的周邊電路TFT。
[0030]在一個(gè)實(shí)施方式中，在上述非對(duì)稱地形成有上述源極連接區(qū)域和上述漏極連接區(qū)域的周邊電路TFT的截止期間，上述漏極電極被施加的電壓為20V以上。
[0031]在一個(gè)實(shí)施方式中，上述氧化物半導(dǎo)體層包含選自In、Ga和Zn中的至少I種元素。
[0032]在一個(gè)實(shí)施方式中，上述氧化物半導(dǎo)體層包含In-Ga-Zn-O類半導(dǎo)體，上述In-Ga-Zn-O類半導(dǎo)體包含結(jié)晶部分。
[0033]發(fā)明效果
[0034]根據(jù)本發(fā)明的實(shí)施方式，能夠在設(shè)置于有源矩陣基板的氧化物TFT中實(shí)現(xiàn)高耐壓化，抑制截止漏電流。
【附圖說(shuō)明】
[0035]圖1是表示比較例的氧化物半導(dǎo)體TFT的結(jié)構(gòu)的平面圖。
[0036]圖2是表示本發(fā)明的實(shí)施方式I的有源矩陣基板的平面圖。
[0037]圖3是表示實(shí)施方式I的TFT的結(jié)構(gòu)的圖，(a)為平面圖，(b)為沿(a)的x-x線的截面圖。
[0038]圖4是用于對(duì)圖3的(a)和(b)所示的TFT的源極連接區(qū)域和漏極連接區(qū)域的寬度和面積的大小關(guān)系進(jìn)行說(shuō)明的平面圖。
[0039]圖5是表示源極.漏極非對(duì)稱結(jié)構(gòu)(S/D非對(duì)稱)的情況和源極.漏極對(duì)稱結(jié)構(gòu)(S/D對(duì)稱)的情況下的、相對(duì)于截止時(shí)的施加電壓的大小的漏極電流(漏電流)的大小的圖表。
[0040]圖6是表示實(shí)施方式I的單片柵極驅(qū)動(dòng)器的電路圖。
[0041]圖7是表示實(shí)施方式I的柵極驅(qū)動(dòng)器中包含的雙穩(wěn)態(tài)電路的圖。
[0042]圖8是表示實(shí)施方式2的TFT的結(jié)構(gòu)的圖，(a)為平面圖，(b)為沿(a)的x-x線的截面圖。
[0043]圖9是用于對(duì)圖8的(a)和(b)所示的TFT的源極連接區(qū)域和漏極連接區(qū)域的寬度和面積的大小關(guān)系進(jìn)行說(shuō)明的平面圖。
[0044]圖10是表示實(shí)施方式3的TFT的結(jié)構(gòu)的圖，(a)為平面圖，(b)為沿(a)的x-x線的截面圖。
[0045]圖11是用于對(duì)圖10的(a)和(b)所示的TFT的源極連接區(qū)域和漏極連接區(qū)域的寬度和面積的大小關(guān)系進(jìn)行說(shuō)明的平面圖。
[0046]圖12是表示實(shí)施方式3的變形例的TFT的結(jié)構(gòu)的平面圖。
[0047]圖13是表示實(shí)施方式4的TFT的結(jié)構(gòu)的平面圖，(a)和(b)分別表示不同的形態(tài)。
【具體實(shí)施方式】
[0048]以下，參照附圖對(duì)本發(fā)明的實(shí)施方式的有源矩陣基板(TFT基板)進(jìn)行說(shuō)明，但是本發(fā)明并不限定于下述的實(shí)施方式。
[0049]本發(fā)明的實(shí)施方式的有源矩陣基板例如適合用于以縱向電場(chǎng)模式(例如VA(Vertical Alignment:垂直取向)、TN(Twisted Nematic:扭轉(zhuǎn)向列))或橫向電場(chǎng)模式(例如IPS(In Plane Switching:面內(nèi)開關(guān))、FFS(Fringe Field Switching:邊緣場(chǎng)開關(guān)))進(jìn)行動(dòng)作的液晶顯示裝置。此外，也適合用于有機(jī)EL顯示裝置等其它顯示裝置。此外，在本發(fā)明的實(shí)施方式的有源矩陣基板中形成的TFT的結(jié)構(gòu)，也能夠應(yīng)用于使用TFT構(gòu)成的功率器件(例如電源電路、高電壓I/O器件等)。
[0050]在本發(fā)明的實(shí)施方式的有源矩陣基板設(shè)置有顯示區(qū)域和顯示區(qū)域外側(cè)的邊框區(qū)域。在顯示區(qū)域，呈矩陣狀配置有多個(gè)像素，在多個(gè)像素中的每個(gè)像素設(shè)置有作為有源元件的像素TFT。此外，當(dāng)在邊框區(qū)域設(shè)置單片驅(qū)動(dòng)器的情況下，在邊框區(qū)域設(shè)置有構(gòu)成單片驅(qū)動(dòng)器的多個(gè)周邊電路TFT。
[0051]在此，對(duì)在周邊電路TFT可能產(chǎn)生的截止時(shí)的絕緣破壞進(jìn)行說(shuō)明。圖1是表示設(shè)置在邊框區(qū)域的比較例的TFT90(周邊電路TFT)的平面圖。TFT90可以包含在構(gòu)成單片柵極驅(qū)動(dòng)器的移位寄存器中，例如可以為其漏極與柵極配線連接的輸出緩沖晶體管。
[0052]TFT90具有:柵極電極92;覆蓋柵極電極92的柵極絕緣層(未圖示)；和以隔著柵極絕緣層重疊在柵極電極92之上的方式設(shè)置的島狀的氧化物半導(dǎo)體層94。此外，源極電極96和漏極電極98分別與氧化物半導(dǎo)體層94連接。源極電極96和漏極電極98以在它們之間形成溝道區(qū)域94C的方式彼此相對(duì)且分離地配置。
[0053]如圖1所示，源極電極96和漏極電極98分別作為橫穿氧化物半導(dǎo)體層94的端部而呈直線狀延伸的源極線6和漏極線8的一部分設(shè)置。在該結(jié)構(gòu)中，源極線6與氧化物半導(dǎo)體層94的連接區(qū)域(以下，有時(shí)稱為源極連接區(qū)域Rs)是與TFT90的源極電極96對(duì)應(yīng)的區(qū)域，漏極線8與氧化物半導(dǎo)體層94的連接區(qū)域(以下，有時(shí)稱為漏極連接區(qū)域Rd)是與TFT90的漏極電極98對(duì)應(yīng)的區(qū)域。TFT90的溝道區(qū)域94C設(shè)置在源極連接區(qū)域Rs與漏極連接區(qū)域Rd之間，其溝道寬度與氧化物半導(dǎo)體層94的寬度實(shí)質(zhì)上相同。
[0054]另外，在本說(shuō)明書中，氧化物半導(dǎo)體層的寬度和溝道寬度是指，與從源極電極向漏極電極去的方向(有時(shí)稱為溝道電流方向)正交的方向(有時(shí)稱為寬度方向)上的、氧化物半導(dǎo)體層和溝道區(qū)域的尺寸。此外，溝道長(zhǎng)度是指，與從源極電極向漏極電極去的方向平行的方向上的、溝道區(qū)域的尺寸。此外，在稱為源極連接區(qū)域Rs(或源極電極)的寬度和漏極連接區(qū)域(或漏極電極)的寬度時(shí)，是指上述的寬度方向上的各自的尺寸。
[0055]為了使邊框區(qū)域狹小，優(yōu)選將多個(gè)TFT90盡可能密集地配置。如果采用像上述那樣將源極電極96和漏極電極98作為源極線6和漏極線8的一部分設(shè)置的結(jié)構(gòu)，則能夠使各個(gè)TFT90的尺寸變小。因此，能夠在比較狹窄的區(qū)域集中配置大量的TFT90。
[0056]但是，這樣的結(jié)構(gòu)的TFT90中，漏極電極98與氧化物半導(dǎo)體層94的重疊面積大，因此，在漏極電極側(cè)的電位高時(shí)，在TFT截止時(shí)(在對(duì)柵極電壓92施加的柵極電壓Vg小于閾值電壓Vth的狀態(tài)下)有可能在源極.漏極間流動(dòng)漏電流。
[0057]柵極驅(qū)動(dòng)器中包含的周邊電路TFT，包括與像素TFT相比在截止時(shí)被施加高的漏極電壓的周邊電路TFT?？烧J(rèn)為，在TFT90的截止期間在漏極電極98側(cè)施加有高電壓的情況下，在氧化物半導(dǎo)體層94與漏極電極98之間產(chǎn)生靜電電容耦合而使氧化物半導(dǎo)體層94的溝道區(qū)域94C活化，由此，漏電流增大。
[0058]為了提高TFT截止時(shí)的耐壓性，可考慮使TFT的溝道寬度變窄，使溝道長(zhǎng)度變長(zhǎng)。但是，在該情況下，會(huì)產(chǎn)生導(dǎo)通電流容易降低的問題。此外，為了確保溝道長(zhǎng)度，元件尺寸會(huì)變大，因此，柵極驅(qū)動(dòng)器的布置面積增加，難以實(shí)現(xiàn)窄邊框化。
[0059]因此，本發(fā)明的發(fā)明人考慮在周邊電路TFT中使漏極電極與氧化物半導(dǎo)體層的連接區(qū)域(源極連接區(qū)域Rs)的寬度或面積比源極電極與氧化物半導(dǎo)體層的連接區(qū)域(漏極連接區(qū)域Rd)的寬度或面積小。該結(jié)構(gòu)例如能夠通過(guò)將漏極電極的寬度設(shè)定得比源極電極的寬度小來(lái)實(shí)現(xiàn)。在該情況下，與圖1所示的以往的一般的周邊電路TFT的結(jié)構(gòu)不同，源極連接區(qū)域Rs與漏極連接區(qū)域Rd具有非對(duì)稱的形狀。在本說(shuō)明書中，有時(shí)將這樣的結(jié)構(gòu)稱為源極.漏極非對(duì)稱結(jié)構(gòu)。
[0060]通過(guò)這樣使漏極連接區(qū)域的寬度和面積比源極連接區(qū)域的寬度和面積小，即使當(dāng)在TFT截止時(shí)漏極側(cè)被施加高的電壓時(shí)，漏極電位對(duì)溝道電位的影響也降低，能夠抑制漏電流。此外，因?yàn)槟軌虿辉黾訙系篱L(zhǎng)度而抑制漏電流，所以能夠通過(guò)將TFT的尺寸設(shè)計(jì)得比較小來(lái)實(shí)現(xiàn)窄邊框化。另外，源極連接區(qū)域的面積被充分地確保，而且，溝道長(zhǎng)度比較短，因此，也能夠防止導(dǎo)通電流的降低。
[0061]另外，可以在周邊電路TFT中的特別需要高耐壓化的TFT(即在截止時(shí)漏極電極被施加的電壓比較大的TFT)有選擇地應(yīng)用上述的源極.漏極非對(duì)稱結(jié)構(gòu)，對(duì)其它TFT應(yīng)用如圖1所示的源極.漏極對(duì)稱結(jié)構(gòu)。
[0062]作為需要高耐壓化的TFT，例如可以列舉在構(gòu)成單片柵極驅(qū)動(dòng)器的移位寄存器中，漏極與如后述那樣設(shè)計(jì)成通過(guò)自舉導(dǎo)通的TFT(例如輸出緩沖晶體管)的柵極連接的各種TFT。在僅在這樣的特定的TFT中應(yīng)用源極.漏極非對(duì)稱結(jié)構(gòu)的情況下，在單片柵極驅(qū)動(dòng)器中，源極.漏極非對(duì)稱結(jié)構(gòu)的TFT和源極.漏極對(duì)稱結(jié)構(gòu)的TFT混合存在。
[0063]以下，對(duì)本發(fā)明的實(shí)施方式的有源矩陣基板的更具體的結(jié)構(gòu)進(jìn)行說(shuō)明。
[0064](實(shí)施方式I)
[0065]圖2是示意性地表示實(shí)施方式I的有源矩陣基板100的整體結(jié)構(gòu)的平面圖。有源矩陣基板100具有:顯示區(qū)域Rl;和設(shè)置在顯示區(qū)域Rl的外側(cè)的作為非顯示區(qū)域的邊框區(qū)域R2。在圖2所示的方式中，邊框區(qū)域R2作為位于顯示區(qū)域Rl的上側(cè)和左側(cè)的帶狀的區(qū)域設(shè)置。但是邊框區(qū)域R2也可以以其它方式設(shè)置，例如可以僅設(shè)置在顯示區(qū)域Rl的下側(cè)。
[0066]在顯示區(qū)域Rl中，多個(gè)像素Px呈矩陣狀排列。各像素Px具備作為開關(guān)元件的像素TFT50。像素TFT50的柵極與沿水平方向(行方向)延伸的柵極總線2連接，像素TFT50的源極與沿垂直方向(列方向)延伸的源極總線4連接。此外，像素TFT50的漏極與像素電極連接。
[0067]此外，在邊框區(qū)域R2中，在顯示區(qū)域Rl的左側(cè)和上側(cè)的帶狀區(qū)域分別設(shè)置有柵極驅(qū)動(dòng)器110和源極驅(qū)動(dòng)器120。在本實(shí)施方式中，柵極驅(qū)動(dòng)器110為單片柵極驅(qū)動(dòng)器，是利用用于制作像素TFT50等的制造工藝在基板上一體地形成的電路。另外，源極驅(qū)動(dòng)器120可以與柵極驅(qū)動(dòng)器110同樣作為在基板上單片地形成的驅(qū)動(dòng)器設(shè)置，也可以通過(guò)安裝IC芯片來(lái)設(shè)置。
[0068]柵極驅(qū)動(dòng)器110經(jīng)由在行方向上排列的與多個(gè)像素Px共用地連接的柵極總線2，向像素TFT50的柵極電極供給柵極電壓Vg。更詳細(xì)而言，柵極驅(qū)動(dòng)器110包括多個(gè)移位寄存器112，該多個(gè)移位寄存器112各自與沿行方向相互平行地延伸的多個(gè)柵極總線2分別連接，構(gòu)成為在規(guī)定的定時(shí)向各行的每個(gè)像素Px依次供給柵極導(dǎo)通電壓Vgh。
[0069]圖3的(a)和(b)是表示構(gòu)成柵極驅(qū)動(dòng)器110的移位寄存器112中包含的多個(gè)TFT中的一部分TFT5 (周邊電路TFT)的結(jié)構(gòu)的平面圖和截面圖。TFT5如后所述例如可以為構(gòu)成移位寄存器112的多個(gè)TFT中的特別要求高耐壓化的特定的TFT。
[0070]本實(shí)施方式的TFT5在絕緣基板10上具有柵極電極12、覆蓋柵極電極12的柵極絕緣層20、和以隔著柵極絕緣層20重疊在柵極電極12之上的方式設(shè)置的島狀的氧化物半導(dǎo)體層
14。此外，在氧化物半導(dǎo)體層14的上表面，連接有以彼此分離的方式設(shè)置的源極電極16和漏極電極18，在源極電極16與漏極電極18之間形成有氧化物半導(dǎo)體層14的溝道區(qū)域14C。在向柵極電極12施加導(dǎo)通電壓Vgh時(shí)，TFT5成為導(dǎo)通狀態(tài)，源極電極16與漏極電極18通過(guò)氧化物半導(dǎo)體層14電導(dǎo)通。
[0071]在TFT5中，源極電極16作為橫穿氧化物半導(dǎo)體層14的左端部而沿垂直方向呈直線狀延伸的源極線6(圖2所示的源極總線4)的一部分設(shè)置。在該結(jié)構(gòu)中，源極電極16為和源極線6與氧化物半導(dǎo)體層14的連接區(qū)域(源極連接區(qū)域Rs)對(duì)應(yīng)的部分。此外，源極電極16(或源極連接區(qū)域Rs)的寬度與氧化物半導(dǎo)體層14的寬度相同。另外，在本實(shí)施方式的TFT5中，不僅在氧化物半導(dǎo)體層14之下存在柵極電極12，而且在源極線6之下也存在柵極電極12。
[0072]另一方面，漏極電極18與源極電極16不同，以位于氧化物半導(dǎo)體層14的寬度方向內(nèi)側(cè)的方式具有更窄的寬度地設(shè)置。漏極電極18具有朝向源極電極16從圖中右側(cè)向左側(cè)突出的形狀，在其前端部形成有與氧化物半導(dǎo)體層14連接的連接區(qū)域Rd。另外，雖然在圖中未示出，但是與漏極電極18的和源極電極16側(cè)相反的一側(cè)連接的漏極線可以與源極線6平行地設(shè)置。該漏極線例如以不覆蓋氧化物半導(dǎo)體層14的方式設(shè)置，但是也可以與氧化物半導(dǎo)體層14的右端部稍微重疊。
[0073]圖4是用于對(duì)TFT5中的源極電極16(或源極連接區(qū)域Rs)的寬度Ws、漏極電極18 (或漏極連接區(qū)域Rd)的寬度Wd、源極連接區(qū)域Rs的面積As、漏極連接區(qū)域Rd的面積Ad等的大小關(guān)系進(jìn)行說(shuō)明的圖。
[0074]如圖4所示，漏極連接區(qū)域Rd的寬度Wd比源極連接區(qū)域Rs的寬度Ws小。此外，漏極連接區(qū)域Rd的面積Ad比源極連接區(qū)域Rs的面積As小。利用這樣的源極.漏極非對(duì)稱結(jié)構(gòu)，即使在漏極側(cè)被施加高電壓的情況下也能夠抑制截止漏電流。
[0075]為了在防止導(dǎo)通電流降低的同時(shí)有效地抑制截止漏電流，漏極連接區(qū)域Rd的寬度Wd被設(shè)定為源極連接區(qū)域Rs的寬度Ws的例如0.5倍以上0.8倍以下。此外，漏極連接區(qū)域Rd的面積Ad被設(shè)定為源極連接區(qū)域Rs的面積As的例如0.5倍以上0.8倍以下。
[0076]在該結(jié)構(gòu)中，在源極連接區(qū)域Rs與漏極連接區(qū)域Rd之間形成的有效的溝道區(qū)域14C，形成為以源極電極16的邊緣為下底、以漏極電極18的邊緣為上底的梯形狀。在以通過(guò)溝道電流方向上的源極.漏極中央部并且與溝道電流方向正交的直線C分割該溝道區(qū)域14C時(shí)，與源極電極16側(cè)的有效的溝道區(qū)域的面積Acs相比，漏極電極18側(cè)的有效的溝道區(qū)域的面積Acd更小。
[0077]另外，為方便起見，上述的有效的溝道區(qū)域14C作為被源極連接區(qū)域Rs的邊緣、漏極連接區(qū)域Rd的邊緣和將它們的端部彼此連結(jié)的2條直線圍成的梯形區(qū)域進(jìn)行說(shuō)明，但是實(shí)際上，氧化物半導(dǎo)體層14中的梯形區(qū)域附近的外側(cè)部分也能夠作為TFT5的溝道發(fā)揮作用。
[0078]圖5針對(duì)在氧化物半導(dǎo)體TFT中采用源極.漏極非對(duì)稱結(jié)構(gòu)(S/D非對(duì)稱:圖3)的情況和采用源極.漏極對(duì)稱結(jié)構(gòu)(S/D對(duì)稱:圖1)的情況，分別表示出截止時(shí)(Vg = O)相對(duì)于源極電壓或漏極電壓的大小的、漏極電流的大小(即漏電流的大小)。將圖5中用虛線表示的圖表(S/D非對(duì)稱)和用實(shí)線表示的圖表(S/D對(duì)稱)進(jìn)行比較可知，采用S/D非對(duì)稱時(shí)漏電流被抑制。
[0079]接著，參照?qǐng)D6和圖7對(duì)圖2所示的柵極驅(qū)動(dòng)器110的結(jié)構(gòu)例進(jìn)行說(shuō)明。另外，在國(guó)際公開第2011/024499號(hào)(專利文獻(xiàn)2)中記載有與圖6和圖7所示的柵極驅(qū)動(dòng)器110同樣的結(jié)構(gòu)。為了參考，在本說(shuō)明書中援用國(guó)際公開第2011/024499號(hào)的全部公開內(nèi)容。
[0080]圖6是表示柵極驅(qū)動(dòng)器110的電路結(jié)構(gòu)例的圖。如圖所示，柵極驅(qū)動(dòng)器110由多級(jí)移位寄存器112構(gòu)成。各級(jí)移位寄存器112與像素矩陣的各行對(duì)應(yīng)。
[0081]移位寄存器112包括2a個(gè)雙穩(wěn)態(tài)電路，各個(gè)雙穩(wěn)態(tài)電路構(gòu)成為能夠通過(guò)觸發(fā)信號(hào)來(lái)切換輸出2個(gè)穩(wěn)定狀態(tài)中的一個(gè)穩(wěn)定狀態(tài)。在各個(gè)雙穩(wěn)態(tài)電路中設(shè)置有:接收4相的時(shí)鐘信號(hào)CKA、CKB、CKC、CKD的輸入端子;接收置位信號(hào)S的輸入端子;接收復(fù)位信號(hào)R的輸入端子;接收清除信號(hào)CLR的輸入端子;接收低電位的直流電壓VSS的輸入端子;和輸出狀態(tài)信號(hào)Q的輸出端子。
[0082]此外，在邊框區(qū)域中的外周部分，設(shè)置有柵極時(shí)鐘信號(hào)(第一柵極時(shí)鐘信號(hào)CK1、第二柵極時(shí)鐘信號(hào)CK1B、第三柵極時(shí)鐘信號(hào)CK2和第四柵極時(shí)鐘信號(hào)CK2B)用的主干配線、低電位的直流電壓VSS用的主干配線、清除信號(hào)CLR用的主干配線。
[0083]圖7是表示雙穩(wěn)態(tài)電路112A(移位寄存器112的I級(jí)的結(jié)構(gòu))的更詳細(xì)結(jié)構(gòu)的電路圖。如圖7所示，雙穩(wěn)態(tài)電路112A包括1個(gè)薄膜晶體管(MA、MB、M1、MF、MJ、MK、ME、ML、MN和MD)和電容器CAPI。此外，該雙穩(wěn)態(tài)電路112A包括接收時(shí)鐘信號(hào)CKA、CKB、CKC、CKD的輸入端子、接收置位信號(hào)S的輸入端子、接收復(fù)位信號(hào)R的輸入端子、接收清除信號(hào)CLR的輸入端子、和輸出狀態(tài)信號(hào)Qn的輸出端子OUT。
[0084]薄膜晶體管MB的源極端子、薄膜晶體管MA的漏極端子、薄膜晶體管MJ的柵極端子、薄膜晶體管ME的漏極端子、薄膜晶體管ML的漏極端子、薄膜晶體管MI的柵極端子和電容器CAPl的一端相互連接。另外，為方便起見，將它們相互連接的配線部稱為“第一節(jié)點(diǎn)”，在圖中用符號(hào)NI表不。
[0085]此外，薄膜晶體管MJ的漏極端子、薄膜晶體管MK的漏極端子、薄膜晶體管MF的源極端子和薄膜晶體管ME的柵極端子相互連接。另外，為方便起見，將它們相互連接的配線部稱為“第二節(jié)點(diǎn)”，在圖中用符號(hào)N2表示。
[0086]在該結(jié)構(gòu)中，圖左側(cè)所示的薄膜晶體管MA在清除信號(hào)CLR成為高電平時(shí)，將第一節(jié)點(diǎn)NI的電位設(shè)定為低電平。另一方面，薄膜晶體管MB在置位信號(hào)S成為高電平時(shí)，將第一節(jié)點(diǎn)NI的電位設(shè)定為高電平。
[0087]此外，圖右側(cè)所示的薄膜晶體管MI作為輸出緩沖晶體管發(fā)揮作用，在第一節(jié)點(diǎn)NI的電位成為高電平時(shí)，將第一時(shí)鐘信號(hào)CKA的電位提供給輸出端子。此外，圖中央上部所示的薄膜晶體管MF在第三時(shí)鐘信號(hào)CKC成為高電平時(shí)，使第二節(jié)點(diǎn)N2的電位為高電平。
[0088]薄膜晶體管MJ在第一節(jié)點(diǎn)NI的電位成為高電平時(shí)使第二節(jié)點(diǎn)N2的電位為低電平。在與該雙穩(wěn)態(tài)電路112A的輸出端子OUT連接的柵極總線被選擇的期間中，當(dāng)?shù)诙?jié)點(diǎn)N2成為高電平，薄膜晶體管ME成為導(dǎo)通狀態(tài)時(shí)，第一節(jié)點(diǎn)NI的電位降低，薄膜晶體管MI成為截止?fàn)顟B(tài)。為了防止這樣的現(xiàn)象，設(shè)置有薄膜晶體管MJ。
[0089]薄膜晶體管MK在第四時(shí)鐘信號(hào)CKD成為高電平時(shí)使第二節(jié)點(diǎn)N2的電位為低電平。如果沒有設(shè)置薄膜晶體管MK，則在選擇期間以外的期間中，第二節(jié)點(diǎn)N2的電位總是成為高電平，持續(xù)對(duì)薄膜晶體管ME施加偏壓。如此，則薄膜晶體管ME的閾值電壓上升，薄膜晶體管ME不能作為開關(guān)充分地發(fā)揮作用。為了防止這樣的現(xiàn)象，設(shè)置有薄膜晶體管MK。
[0090]薄膜晶體管ME在第二節(jié)點(diǎn)N2的電位成為高電平時(shí)使第一節(jié)點(diǎn)NI的電位為低電平。薄膜晶體管ML在復(fù)位信號(hào)R成為高電平時(shí)使第一節(jié)點(diǎn)NI的電位為低電平。薄膜晶體管MN在復(fù)位信號(hào)R成為高電平時(shí)使輸出端子的電位為低電平。薄膜晶體管MD在第二時(shí)鐘CKB成為高電平時(shí)使輸出端子OUT的電位為低電平。電容器CAPI在與該雙穩(wěn)態(tài)電路112A的輸出端子OUT連接的柵極總線被選擇的期間中作為用于將第一節(jié)點(diǎn)NI的電位維持在高電平的補(bǔ)償電容發(fā)揮作用。
[0091]在該結(jié)構(gòu)中，圖7所示的第一節(jié)點(diǎn)NI是電位通過(guò)自舉被提高至電源電壓以上的節(jié)點(diǎn)。另外，在本電路結(jié)構(gòu)中，自舉是指以下的動(dòng)作:在使輸出緩沖晶體管MI導(dǎo)通時(shí)，利用通過(guò)由輸出緩沖晶體管MI的源極電位的上升引起的寄生電容進(jìn)行的向柵極端子的電壓施加和在電容器CAPl的蓄電，在將柵極電壓提升至超過(guò)置位信號(hào)S的電位的狀態(tài)下使輸出緩沖晶體管MI導(dǎo)通。
[0092]將第一節(jié)點(diǎn)NI下拉的薄膜晶體管MA、ME、ML的漏極側(cè)與第一節(jié)點(diǎn)NI連接，源極側(cè)與VSS連接。在自舉動(dòng)作時(shí)，第一節(jié)點(diǎn)NI成為高電壓時(shí)，上述的各薄膜晶體管MA、ME、ML為截止?fàn)顟B(tài)，而且漏極-源極間被施加高電壓。此時(shí)，如果各薄膜晶體管MA、ME、ML的溝道長(zhǎng)度短、截止耐壓低，則不能保持正常的截止?fàn)顟B(tài)，其結(jié)果是，有可能第一節(jié)點(diǎn)NI電位降低，驅(qū)動(dòng)器的選擇/非選擇動(dòng)作失敗。
[0093]此外，輸出緩沖晶體管MI的漏極端子被輸入DUTY比(占空比)為50%的時(shí)鐘信號(hào)CKA，但是在該級(jí)沒有被選擇的情況下，不將時(shí)鐘信號(hào)CKA作為狀態(tài)信號(hào)Qn輸出。在該晶體管MI的截止耐壓低的情況下，在非選擇時(shí)，時(shí)鐘信號(hào)CKA的電壓也被作為狀態(tài)信號(hào)Qn輸出，成為誤動(dòng)作的主要原因。
[0094]因此，對(duì)上述那樣的薄膜晶體管要求高耐壓，但是，如果使溝道長(zhǎng)度變長(zhǎng)則薄膜晶體管的截止耐壓處于上升的趨勢(shì)，容易確保驅(qū)動(dòng)器的動(dòng)作，另一方面，薄膜晶體管的面積增加，從而柵極驅(qū)動(dòng)器的布置面積增加。這會(huì)導(dǎo)致顯示面板的外形尺寸的增加，不能滿足器件的小型化的要求。
[0095]因此，對(duì)要求截止耐壓性的薄膜晶體管，應(yīng)用使用圖3和圖4說(shuō)明的本實(shí)施方式的TFT5的結(jié)構(gòu)(源極.漏極非對(duì)稱結(jié)構(gòu))。由此，能夠不使器件大型化而提高截止耐壓。另外，對(duì)不是特別需要截止耐壓性的薄膜晶體管MD、MF、MN等，也可以應(yīng)用圖1所示的比較例的TFT90的結(jié)構(gòu)。
[0096]以上，對(duì)單片柵極驅(qū)動(dòng)器110的例示的結(jié)構(gòu)進(jìn)行了說(shuō)明，但是也可以具有其它結(jié)構(gòu)，這是不言而喻的。在該情況下也是，對(duì)在單片柵極驅(qū)動(dòng)器中在截止時(shí)漏極側(cè)有可能被施加高電壓的任意的TFT應(yīng)用上述的源極.漏極非對(duì)稱結(jié)構(gòu)即可。例如，優(yōu)選對(duì)在截止時(shí)漏極側(cè)被施加的電壓可能為20V?60V的TFT應(yīng)用源極.漏極非對(duì)稱結(jié)構(gòu)。
[0097]以下，參照?qǐng)D3的(a)和(b)對(duì)本實(shí)施方式的周邊電路TFT5的制造方法進(jìn)行說(shuō)明。該周邊電路TFT5能夠利用應(yīng)用于設(shè)置在顯示區(qū)域Rl的像素TFT50(參照?qǐng)D2)的制造工藝來(lái)制作。
[0098]首先，在基板10上形成柵極電極12。更具體而言，在玻璃基板上，利用濺射裝置以100?300]11]1的厚度形成成為柵極電極的金屬膜(10、1';[、41、13、0、411等)。該金屬膜可以具有疊層結(jié)構(gòu)(例如Ti/Al/Ti)。成膜后，通過(guò)利用光刻法對(duì)金屬膜進(jìn)行圖案化，能夠得到柵極電極12等。
[0099]接著，形成柵極絕緣層20ο更具體而言，通過(guò)利用等離子體CVD裝置在300?400 V的溫度以300?400nm的厚度形成硅氧化膜S12或硅氮化膜SiNx而得到柵極絕緣層20。柵極絕緣層20也可以具有S12與SiNx的疊層結(jié)構(gòu)。
[0100]接著，形成作為有源層的氧化物半導(dǎo)體層14。更具體而言，利用濺射裝置在200?400 °C的溫度以40?50nm的厚度形成由氧化物半導(dǎo)體(In-Ga-Zn-O類半導(dǎo)體、In-Zn-O類半導(dǎo)體、ZnO類半導(dǎo)體等)構(gòu)成的薄膜。然后，可以將不活潑的氬氣Ar(流量:100?300sCCm)與氧氣02(流量:5?20sCCm)導(dǎo)入濺射裝置。另外，氧化物半導(dǎo)體膜也可以不利用濺射法而利用涂敷工藝以40?50nm的厚度形成。成膜后，利用光刻法對(duì)氧化物半導(dǎo)體膜進(jìn)行圖案化，能夠得到成為各TFT的有源層的島狀的氧化物半導(dǎo)體層14。氧化物半導(dǎo)體層14的寬度方向的尺寸例如被設(shè)定為5μηι?50μηι，溝道電流方向的尺寸例如被設(shè)定為I Ομπι?20μηι。
[0101]接著，形成源極.漏極電極16、18。更具體而言，利用濺射裝置以100?300nm的厚度形成金屬膜(10、1'^13&、0^11等)，利用光刻法對(duì)該金屬膜進(jìn)行圖案化，由此得到源極.漏極電極16、18。在該工序中，TFT5完成。另外，金屬膜也可以具有疊層結(jié)構(gòu)(例如Ti/Al/Ti)o
[0102]此時(shí)，如已使用圖4說(shuō)明的那樣，適當(dāng)選擇源極.漏極電極16、18的形狀和配置，使得漏極連接區(qū)域Rd的寬度和面積比源極連接區(qū)域Rs的寬度和面積小。因此，在光刻法中，例如在使用由感光性樹脂構(gòu)成的抗蝕劑進(jìn)行金屬膜的蝕刻的情況下，適當(dāng)?shù)剡x擇決定抗蝕劑圖案的掩模的圖案和對(duì)準(zhǔn)即可。
[0103]具體而言，源極連接區(qū)域Rs的寬度(在本實(shí)施方式中與氧化物半導(dǎo)體層14的寬度相同)例如可以為5μηι?50μηι，漏極連接區(qū)域Rd的寬度例如可以為2.5μηι?40μηι。此外，源極.漏極間的間隔(即TFT5的溝道長(zhǎng)度)例如可以為5μπι?15μπι。
[0104]然后，根據(jù)需要形成作為覆蓋TFT5的保護(hù)層的鈍化層(未圖示)。更具體而言，利用等離子體CVD裝置在200?300 °C的溫度以200?300nm的厚度形成氧化膜S12或氮化膜SiNx。保護(hù)層也可以具有S12與SiNx的疊層結(jié)構(gòu)。
[0105]然后，在200?400°C的溫度，在干燥空氣或大氣中進(jìn)行I?2小時(shí)的熱處理。通過(guò)該熱處理，能夠提高TFT5的元件特性。
[0106]以上說(shuō)明的用于制作TFT5的工藝，與制作像素TFT50的工藝相同，像素TFT50的對(duì)應(yīng)的各構(gòu)成要素也能夠通過(guò)上述的各工藝形成。
[0107]另外，為了制作有源矩陣基板100，可以在上述的熱處理工序之后，在顯示區(qū)域Rl進(jìn)行例如形成有機(jī)層間絕緣膜的工序、形成透明共用電極的工序、以及隔著絕緣層形成像素電極的工序等。這些工序能夠利用公知的方法進(jìn)行，因此在此省略說(shuō)明。
[0108]此外，上述的氧化物半導(dǎo)體層14例如包括In-Ga-Zn-O類的半導(dǎo)體(以下，簡(jiǎn)稱為“In-Ga-Zn-Ο類半導(dǎo)體”)。在此，In-Ga-Zn-O類半導(dǎo)體為In(銦)、Ga(鎵)、Zn(鋅)的三元類氧化物，In、Ga和Zn的比例(組成比)沒有特別限定，例如包括In: Ga: Zn = 2:2:1、In: Ga: Zn = 1:1: K In: Ga: Zn= 1: 1:2等。在本實(shí)施方式中，氧化物半導(dǎo)體層14可以為例如以In:Ga:Zn=l:1:1的比例包含In、Ga、Zn的In-Ga-Zn-O類半導(dǎo)體層。
[0109]具有In-Ga-Zn-O類半導(dǎo)體層的TFT具有高的迀移率(與a-Si TFT相比超過(guò)20倍)和低的漏電流(與a-Si TFT相比小于百分之一)，因此，適合用作驅(qū)動(dòng)TFT和像素TFT。如果使用具有In-Ga-Zn-O類半導(dǎo)體層的TFT，則能夠大幅削減顯示裝置的消耗電力。
[0110]In-Ga-Zn-O類半導(dǎo)體可以為非晶，也可以包含結(jié)晶部分。作為結(jié)晶In-Ga-Zn-O類半導(dǎo)體，優(yōu)選c軸與層面大致垂直地取向的結(jié)晶In-Ga-Zn-O類半導(dǎo)體。這樣的In-Ga-Zn-O類半導(dǎo)體的結(jié)晶結(jié)構(gòu)例如在日本特開2012-134475號(hào)公報(bào)(專利文獻(xiàn)I)中公開。為了參考，在本說(shuō)明書中援用日本特開2012-134475號(hào)公報(bào)的全部公開內(nèi)容。
[0111]氧化物半導(dǎo)體層14可以包含其它的氧化物半導(dǎo)體來(lái)代替In-Ga-Zn-O類半導(dǎo)體。例如可以包含Zn-O類半導(dǎo)體(ZnO)、In-Zn-O類半導(dǎo)體(IZO(注冊(cè)商標(biāo)))、Zn-T1-O類半導(dǎo)體(ZTO),Cd-Ge-O類半導(dǎo)體、Cd-Pb-O類半導(dǎo)體、CdO(氧化鎘)、Mg-Zn-O類半導(dǎo)體、In-Sn-Zn-O類半導(dǎo)體(例如In203-Sn02-Zn0)、In-Ga-Sn-O類半導(dǎo)體等。
[0112]在使用以上說(shuō)明的本實(shí)施方式的有源矩陣基板100制作液晶面板的情況下，可以采用在有源矩陣基板100之外另外準(zhǔn)備對(duì)置基板，在有源矩陣基板100與對(duì)置基板之間設(shè)置液晶層的結(jié)構(gòu)。
[0113]對(duì)置基板例如在縱向電場(chǎng)模式的情況下通過(guò)在玻璃基板上設(shè)置由透明導(dǎo)電膜(例如厚度10nm的ITO膜)形成的對(duì)置電極而得到。此外，在進(jìn)行彩色顯示的情況下，可以在對(duì)置基板上設(shè)置例如RGB三色的彩色濾光片。此外，也可以在對(duì)置基板上設(shè)置有用于維持對(duì)置基板與有源矩陣基板100的間隙的感光間隔物。另外，彩色濾光片和感光間隔物也可以設(shè)置在有源矩陣基板100上。
[0114]此外，為了制作液晶面板，例如可以在使用配置在外周部的環(huán)狀的密封件將有源矩陣基板100和對(duì)置基板空出間隙地貼合后，在由密封件包圍的基板間的空隙中注入液晶材料。除此以外，也可以在將密封件和感光間隔物設(shè)置在對(duì)置基板上之后，滴下液晶材料，然后將有源矩陣基板100與對(duì)置基板貼合來(lái)制作液晶面板。另外，在使用I塊母玻璃制造多個(gè)液晶面板的情況下，進(jìn)行用于分割成各液晶面板的切斷工序。
[0115]此外，在制作透射型的液晶顯示裝置的情況下，在上述的液晶面板的背面(TFT基板側(cè))設(shè)置背光源單元。背光源單元中可以設(shè)置有擴(kuò)散膜等各種光學(xué)元件。
[0116]另外，在本
【申請(qǐng)人】提出的國(guó)際公開第2014/069260號(hào)中記載有在像素TFT50中采用源極.漏極非對(duì)稱結(jié)構(gòu)的例子。在本實(shí)施方式的有源矩陣基板100中，可以在周邊電路TFT5中應(yīng)用上述的源極.漏極非對(duì)稱結(jié)構(gòu)，并且在像素TFT50中也應(yīng)用源極.漏極非對(duì)稱結(jié)構(gòu)。
[0117](實(shí)施方式2)
[0118]以下，對(duì)實(shí)施方式2的有源矩陣基板進(jìn)行說(shuō)明。本實(shí)施方式2的有源矩陣基板與實(shí)施方式I的有源矩陣基板100的主要不同點(diǎn)在于，在構(gòu)成單片柵極驅(qū)動(dòng)器的至少一部分TFT52(周邊電路TFT)中，采用柵極電極12配置在氧化物半導(dǎo)體層14的上層的頂柵型的TFT結(jié)構(gòu)。另外，在以下的說(shuō)明中，對(duì)與實(shí)施方式I的有源矩陣基板100相同的構(gòu)成要素標(biāo)注相同的參照符號(hào)，避免說(shuō)明的重復(fù)。
[0119]圖8的(a)和(b)是表示本實(shí)施方式的有源矩陣基板中，構(gòu)成單片柵極驅(qū)動(dòng)器的移位寄存器具備的多個(gè)TFT中的一部分TFT52(周邊電路TFT)的結(jié)構(gòu)的平面圖和截面圖。TFT52可以為構(gòu)成移位寄存器的多個(gè)TFT中的特別要求高耐壓化的特定的TFT。
[0120]TFT52在絕緣基板10上具有緩沖層11(例如，厚度100?300nm的S12膜或SiNx膜)、島狀的氧化物半導(dǎo)體層14、覆蓋氧化物半導(dǎo)體層14的柵極絕緣層20、和以隔著柵極絕緣層20與氧化物半導(dǎo)體層14重疊的方式設(shè)置的柵極電極12。此外，以覆蓋柵極電極12的方式設(shè)置有層間絕緣層22(例如，厚度200?300nm的S12膜或SiNx膜)。
[0121]此外，在層間絕緣層22之上設(shè)置有漏極電極16和源極電極18。漏極電極16和源極電極18分別通過(guò)以貫通柵極絕緣層20和層間絕緣層22的方式設(shè)置的源極接觸孔CHS和漏極接觸孔CHD與氧化物半導(dǎo)體層14的上表面連接。
[0122]在TFT52中，在源極接觸孔CHS內(nèi)形成有源極電極16與氧化物半導(dǎo)體層14的連接區(qū)域(源極連接區(qū)域Rs)，在漏極接觸孔CHD內(nèi)，形成有漏極電極18與氧化物半導(dǎo)體層14的連接區(qū)域(漏極連接區(qū)域Rd)。另外，源極電極16和漏極電極18可以為沿寬度方向延伸的源極線6和漏極線8的一部分。
[0123]源極連接區(qū)域Rs和漏極連接區(qū)域Rd在氧化物半導(dǎo)體層14的兩端部以彼此分離的方式形成，在源極連接區(qū)域Rs與漏極連接區(qū)域Rd之間形成有氧化物半導(dǎo)體層14的溝道區(qū)域14C。
[0124]圖9是用于對(duì)TFT52中的源極連接區(qū)域Rs的寬度Ws、漏極連接區(qū)域Rd的寬度Wd、源極連接區(qū)域Rs的面積As、漏極連接區(qū)域Rd的面積Ad等的大小關(guān)系進(jìn)行說(shuō)明的圖。
[0125]如圖9所示，與實(shí)施方式I的TFT5同樣，漏極連接區(qū)域Rd的寬度Wd比源極連接區(qū)域Rs的寬度Ws小。此外，漏極連接區(qū)域Rd的面積Ad比源極連接區(qū)域Rs的面積As小。另外，與實(shí)施方式I的TFT5同樣，在以中央直線C分割溝道區(qū)域14C時(shí)，與源極電極16側(cè)的有效的溝道區(qū)域的面積Acs相比，漏極電極18側(cè)的有效的溝道區(qū)域的面積Acd更小。
[0126]與實(shí)施方式I的TFT5同樣，為了在防止導(dǎo)通電流降低的同時(shí)有效地抑制截止漏電流，漏極連接區(qū)域Rd的寬度Wd被設(shè)定為源極連接區(qū)域Rs的寬度Ws的例如0.5倍以上0.8倍以下。
[0127]此外，在本實(shí)施方式中，氧化物半導(dǎo)體層14的寬度與源極連接區(qū)域Rs的寬度Ws可以不同。典型地，決定源極接觸孔CHS的形狀，使得源極連接區(qū)域Rs的寬度Ws比氧化物半導(dǎo)體層14的寬度小。但是，也可以使源極接觸孔CHS的寬度比氧化物半導(dǎo)體層14的寬度大，在該情況下，源極連接區(qū)域Rs的寬度Ws與氧化物半導(dǎo)體層14的寬度相同。
[0128]這樣，在頂柵型的TFT52中，通過(guò)采用源極.漏極非對(duì)稱結(jié)構(gòu)，也能夠抑制漏極側(cè)被施加高電壓的情況下的截止漏電流。另外，對(duì)本實(shí)施方式的TFT52，也與圖5所示的圖表同樣確認(rèn)了:在使用源極.漏極非對(duì)稱結(jié)構(gòu)(S/D非對(duì)稱)的情況下，與使用源極.漏極對(duì)稱結(jié)構(gòu)(S/D對(duì)稱)的情況相比，截止漏電流降低。
[0129]以下，參照?qǐng)D8的(a)和(b)說(shuō)明TFT52的制造工藝。
[0130]首先，在絕緣基板10上形成緩沖層11。緩沖層11例如通過(guò)利用等離子體CVD裝置在200?300°C的溫度形成厚度100?300nm的S12膜或SiNx膜而得到。
[0131]接著，利用與實(shí)施方式I的TFT5同樣的工藝形成氧化物半導(dǎo)體層14。進(jìn)一步，利用與TFT5同樣的工藝在氧化物半導(dǎo)體層14上形成柵極絕緣層20。進(jìn)一步，利用與TFT5同樣的工藝，以隔著柵極絕緣層20與氧化物半導(dǎo)體層14重疊的方式形成柵極電極12。
[0132]然后，形成層間絕緣層22O更具體而言，通過(guò)使用等離子體CVD裝置在200?300°C的溫度以200?300nm的厚度形成S12膜或SiNx膜而得到層間絕緣層22。層間絕緣層22也可以為S12膜與SiNx膜的疊層結(jié)構(gòu)。
[0133]然后，通過(guò)進(jìn)行光刻工序和干式或濕式蝕刻，形成貫通層間絕緣層22和柵極絕緣層20的一對(duì)接觸孔CHS、CHD ο此時(shí)，形成各接觸孔CHS、CHD，使得漏極接觸孔CHD的面積和寬度比源極接觸孔CHS的面積和寬度小。
[0134]然后，利用與TFT5同樣的工藝形成源極電極16和漏極電極18。源極電極16和漏極電極18也可以作為源極線6和漏極線8的一部分形成。源極電極16和漏極電極18以分別完全覆蓋源極接觸孔CHS和漏極接觸孔CHD的方式設(shè)置。在該工序中，源極電極16在源極接觸孔CHS的內(nèi)部與氧化物半導(dǎo)體層14連接而形成源極連接區(qū)域Rs，漏極電極18在漏極接觸孔CHD的內(nèi)部與氧化物半導(dǎo)體層14連接而形成漏極連接區(qū)域Rs。
[0135]源極連接區(qū)域Rs的寬度和面積由源極接觸孔CHS的尺寸決定，漏極連接區(qū)域Rd的寬度和面積由漏極接觸孔CHD的尺寸決定。因?yàn)槿缟鲜瞿菢釉O(shè)定各接觸孔的尺寸，所以漏極連接區(qū)域Rd的寬度和面積比源極連接區(qū)域Rs的寬度和面積小。
[0136]然后，可以進(jìn)行與TFT5同樣的熱處理，由此，能夠提高TFT52的元件特性。
[0137]以上說(shuō)明的用于制作TFT52的工藝，與制作在顯示區(qū)域形成的像素TFT的工藝相同，像素TFT的對(duì)應(yīng)的各構(gòu)成要素也能夠利用上述的各工藝形成。在本實(shí)施方式中，制作成像素TFT也與周邊電路TFT52同樣地具有頂柵型的TFT結(jié)構(gòu)。
[0138](實(shí)施方式3)
[0139]以下，對(duì)實(shí)施方式3的有源矩陣基板進(jìn)行說(shuō)明。本實(shí)施方式3的有源矩陣基板與實(shí)施方式I的有源矩陣基板100的主要不同點(diǎn)在于，在構(gòu)成單片柵極驅(qū)動(dòng)器的至少一部分TFT53(周邊電路TFT)中，在氧化物半導(dǎo)體層14的上層設(shè)置有蝕刻阻擋層24。另外，在以下的說(shuō)明中，對(duì)與TFT基板100相同的構(gòu)成要素標(biāo)注相同的參照符號(hào)，避免說(shuō)明的重復(fù)。
[0140]圖10的(a)和(b)是表示本實(shí)施方式的有源矩陣基板中構(gòu)成單片柵極驅(qū)動(dòng)器的移位寄存器具備的多個(gè)TFT中的一部分TFT53(周邊電路TFT)的結(jié)構(gòu)的平面圖和截面圖。TFT53可以為構(gòu)成移位寄存器的多個(gè)TFT中的特別要求高耐壓化的特定的TFT。
[0141]TFT53在絕緣基板10上具有柵極電極12、覆蓋柵極電極12的柵極絕緣層20、和以隔著柵極絕緣層20重疊在柵極電極12之上的方式設(shè)置的島狀的氧化物半導(dǎo)體層14。
[0142]此外，在氧化物半導(dǎo)體層14之上，設(shè)置有由S12等形成的蝕刻阻擋層24。設(shè)置蝕刻阻擋層24是用于在后述的源極.漏極形成工序中對(duì)金屬膜進(jìn)行圖案化時(shí)，防止在氧化物半導(dǎo)體層14的溝道區(qū)域14C產(chǎn)生蝕刻損傷。
[0143]在圖10的(a)和(b)所示的方式中，蝕刻阻擋層24以將氧化物半導(dǎo)體層14整體地覆蓋的方式設(shè)置。但是，以貫通蝕刻阻擋層24的方式，在與氧化物半導(dǎo)體層14的左端部對(duì)應(yīng)的位置形成有源極接觸孔CHS，在與右端部對(duì)應(yīng)的位置形成有漏極接觸孔CHD。源極接觸孔CHS的寬度和面積形成得比漏極接觸孔CHD的寬度和面積大。
[0144]以彼此分離的方式設(shè)置的源極電極16和漏極電極18，通過(guò)該源極接觸孔CHS和漏極接觸孔CHD與氧化物半導(dǎo)體層14連接。在該結(jié)構(gòu)中，在源極接觸孔CHS內(nèi)形成有源極電極16與氧化物半導(dǎo)體層14的連接區(qū)域(源極連接區(qū)域Rs)，在漏極接觸孔CHD內(nèi)，形成有漏極電極18與氧化物半導(dǎo)體層14的連接區(qū)域(漏極連接區(qū)域Rd)。另外，源極電極16和漏極電極18可以為沿垂直方向延伸的源極線6和漏極線8的一部分。
[0145]源極連接區(qū)域Rs和漏極連接區(qū)域Rd在氧化物半導(dǎo)體層14的兩端部以彼此分離的方式形成，在源極連接區(qū)域Rs與漏極連接區(qū)域Rd之間形成有氧化物半導(dǎo)體層14的溝道區(qū)域14C。
[0146]圖11是用于對(duì)TFT53中的源極連接區(qū)域Rs的寬度Ws、漏極連接區(qū)域Rd的寬度Wd、源極連接區(qū)域Rs的面積As、漏極連接區(qū)域Rd的面積Ad等的關(guān)系進(jìn)行說(shuō)明的圖。
[0147]如圖11所示，在本實(shí)施方式中，漏極連接區(qū)域Rd的寬度Wd也比源極連接區(qū)域Rs的寬度Ws小。此外，漏極連接區(qū)域Rd的面積Ad也比源極連接區(qū)域Rs的面積As小。另外，與實(shí)施方式2的TFT52同樣，在以中央直線C分割溝道區(qū)域14C時(shí)，與源極電極16側(cè)的有效的溝道區(qū)域的面積Acs相比，漏極電極18側(cè)的有效的溝道區(qū)域的面積Acd更小。
[0148]這樣，通過(guò)在具有蝕刻阻擋層24的TFT53中采用源極.漏極非對(duì)稱結(jié)構(gòu)，也能夠在漏極側(cè)被施加高電壓的情況下抑制截止漏電流。另外，對(duì)本實(shí)施方式的TFT5 3，也與圖5所示的圖表同樣確認(rèn)了:在使用源極.漏極非對(duì)稱結(jié)構(gòu)(S/D非對(duì)稱)的情況下，與使用源極.漏極對(duì)稱結(jié)構(gòu)(S/D對(duì)稱)的情況相比，截止漏電流降低。
[0149]以下，參照?qǐng)D1O說(shuō)明TFT53的制造工藝。
[0150]利用與實(shí)施方式I的TFT5同樣的工藝，在絕緣基板10上形成柵極電極12、柵極絕緣層20、氧化物半導(dǎo)體層14。
[0151]然后，以至少覆蓋成為氧化物半導(dǎo)體層14的溝道區(qū)域的部分的方式形成蝕刻阻擋層24。更具體而言，使用等離子體CVD裝置在300?400 °C的溫度以100?400nm的厚度形成S12膜，使用光刻法在S12膜設(shè)置一對(duì)接觸孔CHS、CHD，由此能夠得到蝕刻阻擋層24。此時(shí)，形成各接觸孔CHS、CHD使得漏極接觸孔CHD的面積和寬度比源極接觸孔CHS的面積和寬度小。
[0152]然后，利用與TFT5同樣的工藝形成源極電極16和漏極電極18。源極電極16和漏極電極18作為源極線6和漏極線8的一部分，以分別完全覆蓋源極接觸孔CHS和漏極接觸孔CHD的方式設(shè)置。在該工序中，源極電極16在源極接觸孔CHS的內(nèi)部與氧化物半導(dǎo)體層14連接而形成源極連接區(qū)域Rs，漏極電極18在漏極接觸孔CHD的內(nèi)部與氧化物半導(dǎo)體層14連接而形成漏極連接區(qū)域Rs。
[0153]源極連接區(qū)域Rs的寬度和面積由源極接觸孔CHS的尺寸決定，漏極連接區(qū)域Rd的寬度和面積由漏極接觸孔CHD的尺寸決定。因?yàn)槿缟鲜瞿菢釉O(shè)定各接觸孔的尺寸，所以漏極連接區(qū)域Rd的寬度和面積比源極連接區(qū)域Rs的寬度和面積小。
[0154]然后，根據(jù)需要，可以與實(shí)施方式I的TFT5同樣地設(shè)置保護(hù)層(未圖示)。保護(hù)層通過(guò)利用等離子體CVD裝置在200?300°C的溫度以200?300nm的厚度形成氧化膜S12或氮化膜SiNx而形成。保護(hù)膜也可以為S12與SiNx的疊層結(jié)構(gòu)。另外，可以進(jìn)行與實(shí)施方式I的TFT5同樣的熱處理，由此，能夠提高TFT53的元件特性。
[0155]以上說(shuō)明的用于制作TFT53的工藝與制作在顯示區(qū)域形成的像素TFT的工藝相同，像素TFT的對(duì)應(yīng)的各構(gòu)成要素也能夠利用上述的各工藝形成。在本實(shí)施方式中，在像素TFT也與周邊電路TFT53同樣地設(shè)置有蝕刻阻擋層24，對(duì)氧化物半導(dǎo)體層的溝道區(qū)域的蝕刻損傷被降低。
[0156]以下，參照?qǐng)D12對(duì)本實(shí)施方式的變形例的有源矩陣基板進(jìn)行說(shuō)明。
[0157]如圖12所示，在設(shè)置在變形例的有源矩陣基板上的TFT53’(周邊電路TFT)中，以覆蓋氧化物半導(dǎo)體層14的至少溝道部分14C的方式呈島狀設(shè)置有蝕刻阻擋層24’。但是，該島狀的蝕刻阻擋層24’在源極側(cè)和漏極側(cè)具有不同的非對(duì)稱的形狀。
[0158]更具體而言，在變形例的TFT53’中，島狀的蝕刻阻擋層24’設(shè)置成覆蓋氧化物半導(dǎo)體層14的溝道區(qū)域14C，但是將氧化物半導(dǎo)體層14的端部露出。源極電極16和漏極電極18形成為覆蓋蝕刻阻擋層24’的各個(gè)橫側(cè)邊緣，在氧化物半導(dǎo)體層14的露出部分形成有連接區(qū)域Rs和Rd。
[0159]在此，為了形成非對(duì)稱的連接區(qū)域Rs和Rd，蝕刻阻擋層24’在源極側(cè)和漏極側(cè)具有不同的邊緣形狀。更具體而言，在源極側(cè)形成有橫穿氧化物半導(dǎo)體層的直線狀的邊緣，而在漏極側(cè)，在邊緣形成有使氧化物半導(dǎo)體層部分地露出的矩形的缺口部。通過(guò)將漏極電極18與在該缺口部露出的氧化物半導(dǎo)體層14連接，能夠得到與源極側(cè)相比，寬度和面積小的漏極連接區(qū)域。
[0160](實(shí)施方式4)
[0161]以下，對(duì)實(shí)施方式4的有源矩陣基板進(jìn)行說(shuō)明。本實(shí)施方式4的有源矩陣基板與實(shí)施方式I的有源矩陣基板100的主要不同點(diǎn)在于，在構(gòu)成單片柵極驅(qū)動(dòng)器的至少一部分TFT54a、54b(周邊電路TFT)中，使用在源極側(cè)和漏極側(cè)具有非對(duì)稱的平面形狀的氧化物半導(dǎo)體層14’。另外，在以下的說(shuō)明中，對(duì)與TFT基板100相同的構(gòu)成要素標(biāo)注相同的參照符號(hào)，避免說(shuō)明的重復(fù)。
[0162]圖13的(a)是表示本實(shí)施方式的有源矩陣基板的周邊電路TFT54a的結(jié)構(gòu)的平面圖。TFT54a可以為單片柵極驅(qū)動(dòng)器中包含的多個(gè)TFT中的特別要求高耐壓化的特定的TFT。
[0163]TFT54a為底柵型的TFT，與實(shí)施方式I的TFT5同樣，在絕緣基板上具有柵極電極12、柵極絕緣層、氧化物半導(dǎo)體層14’。在此，氧化物半導(dǎo)體層14’具有梯形的平面形狀，該梯形具有與溝道寬度方向大致平行的上底和下底。
[0164]在TFT54a中，源極線6以覆蓋氧化物半導(dǎo)體層14’的下底的方式，與溝道寬度方向平行地呈直線狀延伸。源極線6中的與氧化物半導(dǎo)體層14’連接的部分作為源極電極16發(fā)揮作用，在該部分形成有源極連接區(qū)域Rs。
[0165]此外，漏極線8以覆蓋氧化物半導(dǎo)體層14’的上底的方式，與溝道寬度方向平行地呈直線狀延伸。漏極線8中的與氧化物半導(dǎo)體層14’連接的部分作為漏極電極18發(fā)揮作用，在該部分形成有漏極連接區(qū)域Rd。
[0166]通過(guò)這樣將氧化物半導(dǎo)體層14’的平面形狀設(shè)置成在源極側(cè)和漏極側(cè)非對(duì)稱的梯形，能夠使漏極連接區(qū)域Rd的寬度和面積比源極連接區(qū)域Rs的寬度和面積小。
[0167]圖13的(b)是表示本實(shí)施方式的變形例的周邊電路TFT54b的結(jié)構(gòu)的平面圖。在圖13的(b)所示的變形例中，氧化物半導(dǎo)體層14’具有橫向T字型(凸型)的平面形狀，沿溝道寬度方向延伸的T字型的上邊部分與源極線6連接，T字型的突出部分與漏極線8連接。在這樣的結(jié)構(gòu)中，也能夠使漏極連接區(qū)域Rd的寬度和面積比源極連接區(qū)域Rs的寬度和面積小。
[0168]通過(guò)如以上那樣使氧化物半導(dǎo)體層14’的形狀為在源極側(cè)和漏極側(cè)非對(duì)稱的形狀，能夠?qū)⒃礃O線6與漏極線8比較接近地配置。在本實(shí)施方式中，能夠不將氧化物半導(dǎo)體層14與源極電極16和漏極電極18經(jīng)由在介于它們之間的絕緣層設(shè)置的面積不同的一對(duì)接觸孔連接(實(shí)施方式2和3)，而將呈直線狀延伸的源極線6與漏極線8的一部分作為源極電極16和漏極電極18使用。因此，能夠省去在氧化物半導(dǎo)體層14’與源極電極、漏極電極16、18之間設(shè)置絕緣層的工藝，此外，能夠?qū)⒃叽缭O(shè)定得更小。
[0169]另外，如本實(shí)施方式4那樣使氧化物半導(dǎo)體層14’為源極.漏極非對(duì)稱形狀的結(jié)構(gòu)，也能夠與上述的實(shí)施方式I?3中說(shuō)明的TFT組合使用。
[0170]產(chǎn)業(yè)上的可利用性
[0171]本發(fā)明的實(shí)施方式的有源矩陣基板例如適合應(yīng)用于液晶顯示裝置等顯示裝置。此夕卜，能夠用于在使用氧化物半導(dǎo)體TFT構(gòu)成的各種器件中，抑制要求高耐壓化的TFT的截止漏電流。
[0172]符號(hào)說(shuō)明
[0173]2 柵極總線
[0174]4 源極總線
[0175]5 TFT(周邊電路 TFT)
[0176]6 源極線
[0177]8 漏極線
[0178]10 基板
[0179]11 緩沖層
[0180]12 柵極電極
[0181]14 氧化物半導(dǎo)體層
[0182]16 源極電極
[0183]18 漏極電極
[0184]20 柵極絕緣層
[0185]22 層間絕緣層
[0186]24 蝕刻阻擋層
[0187]100有源矩陣基板
[0188]HO柵極驅(qū)動(dòng)器
[0189]112移位寄存器
[0190]112A雙穩(wěn)態(tài)電路
[0191]120源極驅(qū)動(dòng)器
[0192]CHS源極接觸孔
[0193]CHD漏極接觸孔
[0194]Rl 顯示區(qū)域
[0195]R2 邊框區(qū)域
[0196]R8 源極連接區(qū)域
[0197]Rd 漏極連接區(qū)域
【主權(quán)項(xiàng)】
1.一種有源矩陣基板，其具有設(shè)置有多個(gè)像素的顯示區(qū)域和設(shè)置在所述顯示區(qū)域的外側(cè)的邊框區(qū)域，在所述邊框區(qū)域設(shè)置有構(gòu)成驅(qū)動(dòng)電路的多個(gè)周邊電路TFT，所述有源矩陣基板的特征在于: 所述多個(gè)周邊電路TFT各自具有:柵極電極;氧化物半導(dǎo)體層，該氧化物半導(dǎo)體層以在與所述柵極電極絕緣的狀態(tài)下與所述柵極電極至少部分地重疊的方式配置;以及與所述氧化物半導(dǎo)體層連接的源極電極和漏極電極， 在所述多個(gè)周邊電路TFT中的至少一部分周邊電路TFT中，非對(duì)稱地形成有源極連接區(qū)域和漏極連接區(qū)域，其中，所述源極連接區(qū)域?yàn)樗鲅趸锇雽?dǎo)體層與所述源極電極的連接區(qū)域，所述漏極連接區(qū)域?yàn)樗鲅趸锇雽?dǎo)體層與所述漏極電極的連接區(qū)域。2.如權(quán)利要求1所述的有源矩陣基板，其特征在于: 所述漏極連接區(qū)域的寬度比所述源極連接區(qū)域的寬度小。3.如權(quán)利要求1或2所述的有源矩陣基板，其特征在于: 所述漏極連接區(qū)域的面積比所述源極連接區(qū)域的面積小。4.如權(quán)利要求1?3中任一項(xiàng)所述的有源矩陣基板，其特征在于: 所述漏極電極的寬度比所述源極電極的寬度小。5.如權(quán)利要求1?3中任一項(xiàng)所述的有源矩陣基板，其特征在于: 還具有絕緣層，該絕緣層介于所述氧化物半導(dǎo)體層與所述源極電極以及所述漏極電極之間，在與所述源極電極和所述漏極電極對(duì)應(yīng)的位置形成有源極接觸孔和漏極接觸孔，所述源極電極和所述漏極電極分別在所述源極接觸孔和所述漏極接觸孔的內(nèi)部與所述氧化物半導(dǎo)體層連接， 所述源極接觸孔與所述漏極接觸孔具有不同的形狀。6.如權(quán)利要求5所述的有源矩陣基板，其特征在于: 所述柵極電極設(shè)置在所述絕緣層之上。7.如權(quán)利要求5所述的有源矩陣基板，其特征在于: 所述柵極電極設(shè)置在所述絕緣層之下。8.如權(quán)利要求1?7中任一項(xiàng)所述的有源矩陣基板，其特征在于: 所述多個(gè)周邊電路TFT包括:所述非對(duì)稱地形成有所述源極連接區(qū)域和所述漏極連接區(qū)域的周邊電路TFT;和對(duì)稱地形成有所述源極連接區(qū)域和所述漏極連接區(qū)域的周邊電路TFT。9.如權(quán)利要求1?8中任一項(xiàng)所述的有源矩陣基板，其特征在于: 在所述非對(duì)稱地形成有所述源極連接區(qū)域和所述漏極連接區(qū)域的周邊電路TFT的截止期間，所述漏極電極被施加的電壓為20V以上。10.如權(quán)利要求1?9中任一項(xiàng)所述的有源矩陣基板，其特征在于: 所述氧化物半導(dǎo)體層包含選自In、Ga和Zn中的至少I種元素。11.如權(quán)利要求10所述的有源矩陣基板，其特征在于: 所述氧化物半導(dǎo)體層包含In-Ga-Zn-O類半導(dǎo)體，所述In-Ga-Zn-O類半導(dǎo)體包含結(jié)晶部分。
【文檔編號(hào)】H01L29/786GK105993077SQ201580007789
【公開日】2016年10月5日
【申請(qǐng)日】2015年2月10日
【發(fā)明人】富田雅裕, 上田直樹
【申請(qǐng)人】夏普株式會(huì)社