半導(dǎo)體結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體結(jié)構(gòu)及其制造方法。這種半導(dǎo)體結(jié)構(gòu)包括一基板、多個疊層、一勢壘層-捕捉層-隧穿層結(jié)構(gòu)、多個通道層、一第一絕緣材料及一介電層。疊層形成于基板上。這些疊層分別包括一組交替疊層的導(dǎo)電條及絕緣條、及形成于其上的一第一串行選擇線。勢壘層-捕捉層-隧穿層結(jié)構(gòu)及通道層與疊層共形。第一絕緣材料形成于疊層之間并覆蓋通道層的一部分。介電層形成于通道層未被第一絕緣材料覆蓋的一部分上。這種半導(dǎo)體結(jié)構(gòu)更包括多個第二串行選擇線，形成于疊層之間、第一絕緣材料上，其中第二串行選擇線與通道層由介電層分離。
【專利說明】
半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明是關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制造方法。本發(fā)明特別是關(guān)于一種包括二組串行選擇線的半導(dǎo)體結(jié)構(gòu)及其制造方法?！颈尘凹夹g(shù)】
[0002]為了減少體積、降低重量、增加功率密度及改善可攜帶性等理由，研究者與工程師們盡其努力地增加半導(dǎo)體裝置的密度。其中一種方法是使用3D結(jié)構(gòu)取代傳統(tǒng)的2D結(jié)構(gòu)。 另一種方法是減少裝置中的每一個元件的尺寸。這二種方法都有其技術(shù)瓶頸需要突破。
【發(fā)明內(nèi)容】

[0003]本發(fā)明是關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制造方法，藉此可達(dá)成實體上的二位結(jié)構(gòu)。
[0004]根據(jù)一實施例，提供一種半導(dǎo)體結(jié)構(gòu)。這種半導(dǎo)體結(jié)構(gòu)包括一基板、多個疊層、 一勢壘層 _ 捕捉層-隧穿層結(jié)構(gòu)(blocking layer-trapping layer-tunneling layer structure)、多個通道層(channel layer)、一第一絕緣材料及一介電層。疊層形成于基板上。這些疊層分別包括一組交替疊層的導(dǎo)電條及絕緣條以及一第一串行選擇線，第一串行選擇線形成于該組交替疊層的導(dǎo)電條及絕緣條上。勢壘層-捕捉層-隧穿層結(jié)構(gòu)形成于疊層上。勢壘層-捕捉層-隧穿層結(jié)構(gòu)與疊層共形(conformal)。通道層形成于勢壘層-捕捉層-隧穿層結(jié)構(gòu)上。通道層與疊層共形。第一絕緣材料形成于疊層之間。第一絕緣材料覆蓋通道層的一部分。介電層形成于通道層未被第一絕緣材料覆蓋的一部分上。這種半導(dǎo)體結(jié)構(gòu)更包括多個第二串行選擇線。第二串行選擇線形成于疊層之間、第一絕緣材料上。第二串行選擇線與通道層由介電層分離。
[0005]根據(jù)一實施例，提供一種半導(dǎo)體結(jié)構(gòu)的制造方法。這種制造方法包括下列步驟。提供一基板。形成多個疊層于基板上。這些疊層分別包括一組交替疊層的導(dǎo)電條及絕緣條以及一第一串行選擇線，第一串行選擇線形成于該組交替疊層的導(dǎo)電條及絕緣條上。形成一勢壘層_捕捉層_隧穿層結(jié)構(gòu)于疊層上。勢壘層-捕捉層-隧穿層結(jié)構(gòu)與疊層共形。形成多個通道層于勢壘層_捕捉層_隧穿層結(jié)構(gòu)上。通道層與疊層共形。形成一第一絕緣材料于疊層之間。第一絕緣材料覆蓋通道層的一部分。形成一介電層于通道層未被第一絕緣材料覆蓋的一部分上。形成多個第二串行選擇線于疊層之間、第一絕緣材料上。第二串行選擇線與通道層由介電層分離。
[0006]為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細(xì)說明如下:【附圖說明】
[0007]圖1及圖2繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)。
[0008]圖3?圖15C繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的制造方法的步驟。
[0009]圖16及圖17繪示根據(jù)另一實施例的半導(dǎo)體結(jié)構(gòu)。
[0010]圖18A?圖18B及圖19A?圖19C繪示根據(jù)另一實施例的半導(dǎo)體結(jié)構(gòu)的制造方法的步驟。
[0011]【符號說明】
[0012]102、202:基板
[0013]104:埋層
[0014]106、206:組
[0015]108、208:導(dǎo)電條
[0016]110、210:絕緣條
[0017]112、212、1120:第一絕緣層
[0018]114、114-1、114-2、214、214-1、214-2:第一串行選擇線
[0019]116、216、1160:第二絕緣層
[0020]118、218、1180:第三絕緣層
[0021]120、220:勢壘層-捕捉層-隧穿層結(jié)構(gòu)
[0022]122、222:通道層
[0023]124、224、1240、1241:第一絕緣材料
[0024]126、226、1260:第二絕緣材料
[0025]128、228:介電層
[0026]130、130-1、130-2、130-3、230、230-1、230-2、230-3:第二串行選擇線
[0027]132、232:層間介電質(zhì)
[0028]134、234:位線
[0029]136、236:源極線
[0030]138:穿孔
[0031]140:穿孔
[0032]142、242:絕緣栓塞
[0033]1080:導(dǎo)電層
[0034]1110:絕緣層
[0035]1140:第一串行選擇線層
[0036]hl、h2:孔洞【具體實施方式】
[0037]請參照圖1及圖2,其繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)。為了敘述上的方便，是將半導(dǎo)體結(jié)構(gòu)繪示成3D垂直通道NAND存儲結(jié)構(gòu)，但不受限于此。半導(dǎo)體結(jié)構(gòu)包括一基板102、 多個疊層(106?118)、一勢壘層-捕捉層-隧穿層結(jié)構(gòu)120、多個通道層122、一第一絕緣材料124及一介電層128。
[0038]疊層形成于基板102上。這些疊層分別包括一組106交替疊層的導(dǎo)電條108及絕緣條110以及一第一串行選擇線114,第一串行選擇線114形成于該組106交替疊層的導(dǎo)電條108及絕緣條110上。導(dǎo)電條108可由多晶硅形成，而絕緣條110可由氧化物形成。這些疊層可分別更包括一第一絕緣層112、一第二絕緣層116及一第三絕緣層118。第一絕緣層 112形成于第一串行選擇線114與該組106交替疊層的導(dǎo)電條108及絕緣條110之間。第二絕緣層116形成于第一串行選擇線114上。第三絕緣層118形成于第二絕緣層116上。 第一絕緣層112可由氧化物形成，第二絕緣層116可由氧化物形成，而第三絕緣層118可由氮化物(例如SiN)形成。
[0039]勢壘層_捕捉層-隧穿層結(jié)構(gòu)120形成于疊層上。勢壘層-捕捉層-隧穿層結(jié)構(gòu) 120與疊層共形。在勢壘層-捕捉層-隧穿層結(jié)構(gòu)120中，勢壘層最靠近疊層，而隧穿層離疊層最遠(yuǎn)。勢壘層-捕捉層-隧穿層結(jié)構(gòu)120可為氧化物-氮化物-氧化物(0N0)結(jié)構(gòu)、 氧化物-氮化物-氧化物-氮化物-氧化物(0N0N0)結(jié)構(gòu)或氧化物-氮化物-氧化物-氮化物-氧化物-氮化物-氧化物(0N0N0N0)結(jié)構(gòu)等等。
[0040]通道層122形成于勢壘層-捕捉層-隧穿層結(jié)構(gòu)120上。通道層122與疊層共形。 在此一實施例中，不同疊層上的通道層122是彼此連接。通道層122可由多晶硅形成。
[0041]第一絕緣材料124形成于疊層之間。第一絕緣材料124覆蓋通道層122的一部分。 第一絕緣材料124中可具有多個孔洞hi。孔洞hi (也稱為空氣間隙(air gap))在疊層的高度方向上延伸。孔洞hi的存在有利于降低二相鄰?fù)ǖ缹?22的耦接機(jī)率。
[0042]介電層128形成于通道層122未被第一絕緣材料124覆蓋的一部分上。更具體地說，介電層128可與疊層及形成于疊層之間的第一絕緣材料124共形。
[0043]半導(dǎo)體結(jié)構(gòu)更包括多個第二串行選擇線130。第二串行選擇線130形成于疊層之間、第一絕緣材料124上。第二串行選擇線130與通道層122由介電層128分離。介電層 128是作為第二串行選擇線130的柵極氧化物。第一串行選擇線114及第二串行選擇線130 可在相反的方向上連接至從結(jié)構(gòu)上方通過的金屬線，以利于微小結(jié)構(gòu)的工藝容易度。
[0044]半導(dǎo)體結(jié)構(gòu)可更包括一第二絕緣材料126,如圖15A?圖15C所示，第二絕緣材料 126形成于疊層之間。第一絕緣材料124與第二絕緣材料126是在疊層的延伸方向上彼此相鄰。第二絕緣材料126中可具有多個孔洞h2。
[0045]半導(dǎo)體結(jié)構(gòu)可更包括一埋層104,形成于基板102上，且疊層是形成于埋層104上。 半導(dǎo)體結(jié)構(gòu)可更包括一層間介電質(zhì)132,形成于疊層及第二串行選擇線130之上。在此一實施例中，疊層中的二個相鄰疊層的其中一者連接至一位線134,另一者連接至一源極線 136。
[0046]在此一實施例中，第一串行選擇線114與第二串行選擇線130是共同控制通過通道層122的電流，如圖2所示。在圖2中，第一串行選擇線114-1U14-2及第二串行選擇線 130-2是導(dǎo)通的(turned on),而第二串行選擇線130-1、130-3則是阻斷的(turned off)。 只有當(dāng)彼此接近的第一串行選擇線114-1/114-2及第二串行選擇線130-2二者皆導(dǎo)通時， 電流才可通過由這二條串行選擇線控制的通道層122。在此一實施例中，電流通路為U形。 電流可從位于一疊層上的位線134,通過該疊層上的通道層122、位于疊層之間的通道層 122的連接部分、及相鄰疊層上的通道層122,到達(dá)位于該相鄰疊層上的源極線136。
[0047]圖3?圖15C繪示如圖1?圖2所示的半導(dǎo)體結(jié)構(gòu)的制造方法的步驟。以「B」及 「C」所指示的圖分別是取自由「A」所指示的圖中的1-1’線及2-2’線的剖面圖。
[0048]請參照圖3,提供一基板102。選擇性地形成一埋層104于基板102上(亦即，可形成或不形成此一層)。接著，依序形成一組1060交替疊層的導(dǎo)電層1080及絕緣層1100、一第一絕緣層1120、一第一串行選擇線層1140及一第二絕緣層1160于埋層104上。導(dǎo)電層 1080可由P+型多晶硅或N+型多晶硅形成，較佳地由P+型多晶硅形成。絕緣層1100可由氧化物形成。第一絕緣層112可由氧化物形成。第一串行選擇線層1140可由多晶硅形成。 第二絕緣層116可由氧化物形成。選擇性地形成一第三絕緣層1180于第二絕緣層1160上。 第三絕緣層1180可由氮化物形成，例如SiN。SiN層是張力層，而下方的氧化物層/多晶硅層是壓縮力層。因此，SiN層可補償膜應(yīng)力，并避免線的倒塌或彎曲。
[0049]請參照圖4A?圖4B，圖案化該組1060交替疊層的導(dǎo)電層1080及絕緣層1100、第一絕緣層1120、第一串行選擇線層1140、第二絕緣層1160及第三絕緣層1180,以形成多個疊層于基板102上。這些疊層分別包括一組106交替疊層的導(dǎo)電條108及絕緣條110、形成于該組106交替疊層的導(dǎo)電條108及絕緣條110上的一第一絕緣層112、形成于第一絕緣層112上的一第一串行選擇線114、形成于第一串行選擇線114上的一第二絕緣層116、及形成于第二絕緣層116上的一第三絕緣層118。
[0050]請參照圖5A?圖5B,形成一勢壘層-捕捉層-隧穿層結(jié)構(gòu)120于疊層上。勢壘層-捕捉層-隧穿層結(jié)構(gòu)120與疊層共形。勢壘層最靠近疊層，而隧穿層離疊層最遠(yuǎn)。勢壘層-捕捉層-隧穿層結(jié)構(gòu)120可為氧化物-氮化物-氧化物(0N0)結(jié)構(gòu)、氧化物-氮化物-氧化物-氮化物-氧化物(0N0N0)結(jié)構(gòu)或氧化物-氮化物-氧化物-氮化物-氧化物-氮化物-氧化物(0N0N0N0)結(jié)構(gòu)。其他用作勢壘層-捕捉層-隧穿層結(jié)構(gòu)的膜也可適用于此應(yīng)用。
[0051]請參照圖6A?圖6B，形成多個通道層122于勢壘層-捕捉層-隧穿層結(jié)構(gòu)120 上。通道層122與疊層共形。通道層122與第一串行選擇線114由勢壘層-捕捉層-隧穿層結(jié)構(gòu)120分離。在此一實施例中，通道層122是彼此連接。通道層122可由未摻雜或原始(intrinsic)的多晶娃形成。
[0052]請參照圖7A?圖7B，形成一第一絕緣材料1240。第一絕緣材料1240被填入疊層之間的溝槽。第一絕緣材料1240可為氧化物。第一絕緣材料1240中可具有多個孔洞hi。 這可通過使用非共形性氧化物來達(dá)成?？锥磆i在疊層的高度方向上延伸，但孔洞hi的高度不超過第二絕緣層116?？锥磆i的存在有利于降低二相鄰?fù)ǖ缹?22的耦接機(jī)率。
[0053]請參照圖8A?圖8C，形成多個穿孔138于第一絕緣材料1240中。橢圓形的穿孔 138沿著垂直于疊層的延伸方向的方向排列。穿孔138被第一絕緣材料1241環(huán)繞，并貫穿第一絕緣材料1241。當(dāng)穿孔138形成時，系一并移除一部分的通道層122。因此，通道層122 并未留存在穿孔138中。此外，也可能移除一部分的勢壘層-捕捉層-隧穿層結(jié)構(gòu)120。
[0054]請參照圖9A?圖9C，形成一第二絕緣材料1260。第二絕緣材料1260填入至穿孔138中。如此一來，第二絕緣材料1260形成為沿著垂直于疊層的延伸方向的方向排列的一系列橢圓島嶼。第二絕緣材料1260可為氧化物。第二絕緣材料1260中可具有多個孔洞h2。這可通過使用非共形性氧化物來達(dá)成。類似于孔洞hl，孔洞h2在疊層的高度方向上延伸，但孔洞h2的高度不超過第二絕緣層116。如果有需要的話，可進(jìn)行化學(xué)機(jī)械研磨 (Chemical-Mechanical Polishing, CMP)工藝。
[0055]請參照圖10A?圖10C，進(jìn)行一回蝕(etching-back)工藝。此一回蝕工藝對多晶硅具有高選擇性，并且會在多晶硅處停止。通過這個步驟，第一絕緣材料124只剩下位于疊層之間的部分，第二絕緣材料126也只剩下位于疊層之間的部分。第一絕緣材料124覆蓋通道層122的一部分。第一絕緣材料124與第二絕緣材料126是在疊層的延伸方向上彼此相鄰?？锥磆1、h2并未被回蝕工藝暴露出來。在一實施例中，可使用稀釋氫氟酸來移除側(cè)壁氧化物。
[0056]請參照圖11A?圖11C，形成一介電層128于通道層122未被第一絕緣材料124覆蓋的一部分上。介電層128可由氧化物形成。介電層128可通過氧化通道層122的多晶硅來形成，或可通過共形沉積一氧化物層來形成。如果孔洞hi或h2被前一步驟暴露出來，則必須在這個步驟以共形沉積的氧化物將它封起來。介電層128是作為在接下來的步驟中形成的第二串行選擇線130的柵極氧化物。
[0057]請參照圖12A?圖12C，形成多個第二串行選擇線130于疊層之間、第一絕緣材料 124上。第二串行選擇線130可通過沉積及蝕刻來形成。第二串行選擇線130與通道層122 由介電層128分離。第二串行選擇線130及第一串行選擇線114共同控制通道層122。
[0058]請參照圖13A?圖13C，可形成一層間介電質(zhì)132于疊層及第二串行選擇線130之上。層間介電質(zhì)132可為氧化物并通過沉積來形成。如果有需要的話，可進(jìn)行CMP工藝。
[0059]請參照圖14A?圖14C，形成一穿孔140于層間介電質(zhì)132中、疊層中的二個相鄰疊層的其中一者上，穿孔140的位置對應(yīng)于第二絕緣材料126。
[0060]請參照圖15A?圖15C，在穿孔140中形成一絕緣栓塞142。換言之，絕緣栓塞142 形成于層間介電質(zhì)132中、疊層中的二個相鄰疊層的其中一者上，絕緣栓塞142的位置對應(yīng)于第二絕緣材料126。絕緣栓塞142可由氧化物形成。這樣的結(jié)構(gòu)是用以隔絕一疊層上的二通道層122。另一疊層上的通道層122保持連接，用于源極線。[〇〇61] 現(xiàn)在請參照圖16及圖17,其繪示根據(jù)另一實施例的半導(dǎo)體結(jié)構(gòu)。為了敘述上的方便，是將半導(dǎo)體結(jié)構(gòu)繪示成3D垂直通道NAND存儲結(jié)構(gòu)，但不受限于此。除了以下提到的部份外，基板202、該組206交替疊層的導(dǎo)電條208及絕緣條210、第一絕緣層212、第一串行選擇線214、第二絕緣層216、第三絕緣層218、勢壘層-捕捉層-隧穿層結(jié)構(gòu)220、通道層222、第一絕緣材料224、孔洞h1、第二絕緣材料226、孔洞h2、介電層228、第二串行選擇線230、層間介電質(zhì)232、位線234及源極線236的形成方法、材料及配置是分別類似于基板 102、該組106交替疊層的導(dǎo)電條108及絕緣條110、第一絕緣層112、第一串行選擇線114、 第二絕緣層116、第三絕緣層118、勢壘層-捕捉層-隧穿層結(jié)構(gòu)120、通道層122、第一絕緣材料124、孔洞h1、第二絕緣材料126、孔洞h2、介電層128、第二串行選擇線130、層間介電質(zhì)132、位線134及源極線136。
[0062]在此一實施例中，埋層204可形成于基板202上。在此一實施例中，不同疊層上的通道層222并未彼此連接。在此一實施例中，疊層中的二個相鄰疊層連接至一位線234。半導(dǎo)體結(jié)構(gòu)可更包括一源極線236,形成于基板202上。源極線236可形成于疊層之下，如圖 16及圖17所示?；蛘?，源極線236可形成在未直接接觸疊層的位置。
[0063]在此一實施例中，第一串行選擇線214與第二串行選擇線230是共同控制通過通道層222的電流，如圖17所示。在圖17中，第一串行選擇線214-1及第二串行選擇線230-2 是導(dǎo)通的，而第一串行選擇線214-2及第二串行選擇線230-U230-3則是阻斷的。只有當(dāng)彼此接近的第一串行選擇線214-1及第二串行選擇線230-2二者皆導(dǎo)通時，電流才可通過由這二條串行選擇線控制的通道層222。在此一實施例中，電流通路為I形。電流可從位于一疊層上的位線234,通過該疊層上的通道層222,到達(dá)位于該疊層之下的源極線236。
[0064]圖18A?圖19C繪示如圖16?圖17所示的半導(dǎo)體結(jié)構(gòu)的制造方法的步驟。以 「B」及「C」所指示的圖分別是取自由「A」所指示的圖中的1-1’線及2-2’線的剖面圖。這個方法類似于參照圖3?圖15C所描述的方法。因此，為了簡便起見，只示出部分不同于參照圖3?圖15C所描述的步驟的步驟。
[0065] 請參照圖18A?圖18B，此一步驟將取代繪示于圖6A?圖6B中的步驟。在此一步驟中，形成多個通道層222于障層-捕捉層-隧穿層結(jié)構(gòu)220上。不同于圖6A?圖6B所示的步驟，不同疊層上的通道層222并未彼此連接。
[0066] 請參照圖19A?圖19C，此一步驟將取代繪示于圖15A?圖15C中的步驟。不同于圖15A?圖15C所示的步驟，形成二絕緣栓塞242于層間介電質(zhì)232中、疊層中的二個相鄰疊層上，絕緣栓塞242的位置對應(yīng)于第二絕緣材料226。[〇〇67]總而言之，在根據(jù)上述實施例的半導(dǎo)體結(jié)構(gòu)中，二條第二串行選擇線是通過自對準(zhǔn)工藝配置于通道層的二側(cè)。如此一來，通道層便被分成分別由第一串行選擇線及該二條第二串行選擇線中其中一者所控制、以及由第一串行選擇線及該二條第二串行選擇線中另一者所控制的二部分。因此，可達(dá)成實體上的二位結(jié)構(gòu)?？梢宰⒁獾?，控制一通道層的第一串行選擇線及第二串行選擇線應(yīng)配置在該通道層的不同側(cè)，以避免不佳的設(shè)計規(guī)則。舉例來說，第一串行選擇線114-1/214-1是配置在右側(cè)，而第二串行選擇線130-1/230-1是配置在左側(cè)。[〇〇68]綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
【主權(quán)項】
1.一種半導(dǎo)體結(jié)構(gòu)，包括:一基板；多個疊層，形成于該基板上，這些疊層分別包括:一組交替疊層的導(dǎo)電條及絕緣條；及一第一串行選擇線，形成于該組交替疊層的導(dǎo)電條及絕緣條上；一勢壘層-捕捉層-隧穿層結(jié)構(gòu)，形成于這些疊層上，該勢壘層-捕捉層-隧穿層結(jié)構(gòu) 與這些疊層共形；多個通道層，形成于該勢壘層-捕捉層-隧穿層結(jié)構(gòu)上，這些通道層與這些疊層共形； 一第一絕緣材料，形成于這些疊層之間，該第一絕緣材料覆蓋這些通道層的一部分；一介電層，形成于這些通道層未被該第一絕緣材料覆蓋的一部分上；以及 多個第二串行選擇線，形成于這些疊層之間、該第一絕緣材料上，其中這些第二串行選 擇線與這些通道層由該介電層分離。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一絕緣材料中具有多個孔洞。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，更包括:一第二絕緣材料，形成于這些疊層之間，該第一絕緣材料與該第二絕緣材料是在這些 疊層的延伸方向上彼此相鄰。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中該第二絕緣材料中具有多個孔洞。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中這些通道層是彼此連接，且該半導(dǎo)體結(jié)構(gòu) 更包括:一埋層，形成于該基板上，其中這些疊層是形成于該埋層上。6.—種半導(dǎo)體結(jié)構(gòu)的制造方法，包括:提供一基板；形成多個疊層于該基板上，其中這些疊層分別包括:一組交替疊層的導(dǎo)電條及絕緣條；及一第一串行選擇線，形成于該組交替疊層的導(dǎo)電條及絕緣條上；形成一勢壘層_捕捉層-隧穿層結(jié)構(gòu)于這些疊層上，該勢壘層-捕捉層-隧穿層結(jié)構(gòu) 與這些疊層共形；形成多個通道層于該勢壘層_捕捉層_隧穿層結(jié)構(gòu)上，這些通道層與這些疊層共形； 形成一第一絕緣材料于這些疊層之間，該第一絕緣材料覆蓋這些通道層的一部分； 形成一介電層于這些通道層未被該第一絕緣材料覆蓋的一部分上；以及 形成多個第二串行選擇線于這些疊層之間、該第一絕緣材料上，其中這些第二串行選 擇線與這些通道層由該介電層分離。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中該第一絕緣材料中具有多個孔 洞。8.根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的制造方法，在形成該第一絕緣材料之后、形成 該介電層之前，更包括:形成一第二絕緣材料于這些疊層之間，其中該第一絕緣材料與該第二絕緣材料是在這 些疊層的延伸方向上彼此相鄰。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中該第二絕緣材料中具有多個孔洞。10.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中該第二絕緣材料形成為沿著 垂直于這些疊層的延伸方向的方向排列的一系列橢圓島ill與。
【文檔編號】H01L21/60GK105990281SQ201510088951
【公開日】2016年10月5日
【申請日】2015年2月27日
【發(fā)明人】賴二琨
【申請人】旺宏電子股份有限公司