用于驅(qū)動(dòng)高側(cè)功率晶體管的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)和電路的制作方法
【專利摘要】本發(fā)明涉及一種用于驅(qū)動(dòng)功率晶體管的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)。高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)(411)包括半導(dǎo)體襯底，半導(dǎo)體襯底包括第一極性半導(dǎo)體材料，在第一極性半導(dǎo)體材料中形成有包括第二極性半導(dǎo)體材料的第一阱擴(kuò)散(426，430)。第一阱擴(kuò)散的外周壁(430)鄰接半導(dǎo)體襯底。包括第一極性半導(dǎo)體材料的第二阱擴(kuò)散(427，429)設(shè)置在第一阱擴(kuò)散內(nèi)，使得第二阱擴(kuò)散的外周壁(429)鄰接第一阱擴(kuò)散的內(nèi)周壁(430)。集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)進(jìn)一步包括柵極驅(qū)動(dòng)器，柵極驅(qū)動(dòng)器包括高側(cè)正電源電壓端口、高側(cè)負(fù)電源電壓端口、驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出，其中柵極驅(qū)動(dòng)器包括安裝在第二阱擴(kuò)散(429)中的晶體管驅(qū)動(dòng)器，使得晶體管驅(qū)動(dòng)器的控制端子和晶體管驅(qū)動(dòng)器的輸出端子分別耦接到驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出；集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)還包括第一阱擴(kuò)散和高側(cè)負(fù)電源電壓端口之間的第一電連接和第二阱擴(kuò)散和高側(cè)負(fù)電源電壓端口之間的第二電連接。
【專利說(shuō)明】用于驅(qū)動(dòng)高側(cè)功率晶體管的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)和電路
[0001]本發(fā)明涉及一種用于驅(qū)動(dòng)功率晶體管的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)。高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)包括半導(dǎo)體襯底，半導(dǎo)體襯底包括第一極性半導(dǎo)體材料，在第一極性半導(dǎo)體材料中形成有包括第二極性半導(dǎo)體材料的第一阱擴(kuò)散。第一阱擴(kuò)散的外周壁鄰接半導(dǎo)體襯底。包括第一極性半導(dǎo)體材料的第二阱擴(kuò)散設(shè)置在第一阱擴(kuò)散中，使得第二阱擴(kuò)散的外周壁鄰接第一阱擴(kuò)散的內(nèi)周壁。集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)進(jìn)一步包括柵極驅(qū)動(dòng)器，柵極驅(qū)動(dòng)器包括高側(cè)正電源電壓端口、高側(cè)負(fù)電源電壓端口、驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出，其中柵極驅(qū)動(dòng)器包括安裝在第二阱擴(kuò)散的晶體管驅(qū)動(dòng)器，使得晶體管驅(qū)動(dòng)器的控制端子和晶體管驅(qū)動(dòng)器的輸出端子分別耦接到驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出；集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)還包括第一阱擴(kuò)散和高側(cè)負(fù)電源電壓端口之間的第一電連接以及第二阱擴(kuò)散和高側(cè)負(fù)電源電壓端口之間的第二電連接。
【背景技術(shù)】
[0002]集成D類音頻放大器已出現(xiàn)超過(guò)10年，并且由于許多優(yōu)點(diǎn)，例如功率轉(zhuǎn)換效率高、尺寸小、產(chǎn)生的熱量低和良好的音質(zhì)而穩(wěn)步獲得普及。雙極CMOS和DMOS高壓半導(dǎo)體工藝是實(shí)現(xiàn)這類特征為以大的LDMOS器件作為輸出級(jí)有源開關(guān)的集成D類音頻放大器的典型的可選方法。這些LDMOS晶體管是獨(dú)立的高側(cè)器件，并且典型的是匪OS型，其可以減小晶體管的尺寸從而實(shí)現(xiàn)給定的輸出電阻。隨著雙極CMOS和DMOS高壓半導(dǎo)體工藝的不斷發(fā)展從而以ISOnm及以下的尺寸為特征，LDMOS有源開關(guān)需要的柵極驅(qū)動(dòng)電壓接近5V的電壓電平。為了保持柵極的完整性，柵極驅(qū)動(dòng)電壓不應(yīng)被集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)超過(guò)，因?yàn)楦邆?cè)LDMOS晶體管的柵極-源級(jí)電壓應(yīng)該總是被限制在適合所討論的LDMOS晶體管的氧化物電壓范圍的適當(dāng)?shù)碾妷悍秶鷥?nèi)，例如上面提到的5V。精度要求使得為驅(qū)動(dòng)高側(cè)LDMOS晶體管的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)提供適當(dāng)?shù)闹绷麟娫措妷?即高側(cè)正電源電壓)變得復(fù)雜。傳統(tǒng)上，提供給高側(cè)LDMOS晶體管的柵源電壓的精度和穩(wěn)定性已經(jīng)通過(guò)針對(duì)每個(gè)高側(cè)LDMOS晶體管的柵極驅(qū)動(dòng)器的直流電源電壓而使用外部自舉電容解決了。
[0003]然而，這樣的外部電容增加了集成D類音頻放大器的元件成本和組裝成本達(dá)到一個(gè)程度，在許多類型的應(yīng)用中，例如高音量用戶音頻系統(tǒng)，這是不可接受的。在進(jìn)一步惡化的情況下，典型的D類音頻放大器包括眾多高側(cè)功率晶體管和相關(guān)的高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)或電路，每一個(gè)(例如在多電平PWM放大器的H-橋輸出級(jí))都需要外部電容。因此，非常需要提供一種能夠精確地驅(qū)動(dòng)高側(cè)LDMOS晶體管和其它類型的高側(cè)功率晶體管的新型高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)和電路，而不需要外部電容來(lái)穩(wěn)定用于高側(cè)柵極驅(qū)動(dòng)器的高側(cè)正電源電壓。
[0004]這已經(jīng)由本發(fā)明的高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)完成了，其中包括新型的具有額外的掩埋半導(dǎo)體層的雙結(jié)隔離阱結(jié)構(gòu)。本發(fā)明的高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)消除了在高側(cè)柵極驅(qū)動(dòng)器的高側(cè)正直流電源電壓處的半導(dǎo)體襯底電容的寄生阱結(jié)構(gòu)，這允許取消上面討論的傳統(tǒng)的外部自舉電容。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的第一個(gè)方面涉及一種用于驅(qū)動(dòng)功率晶體管的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)。高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)包括半導(dǎo)體襯底，半導(dǎo)體襯底包括第一極性半導(dǎo)體材料，在第一極性半導(dǎo)體材料中形成有包括第二極性半導(dǎo)體材料的第一阱擴(kuò)散。第一阱擴(kuò)散的外周壁鄰接或面對(duì)半導(dǎo)體襯底。包括第一極性半導(dǎo)體材料的第二阱擴(kuò)散設(shè)置在第一阱擴(kuò)散內(nèi)，使得第二阱擴(kuò)散的外周壁鄰接或面對(duì)第一阱擴(kuò)散的內(nèi)周壁。集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)進(jìn)一步包括柵極驅(qū)動(dòng)器，柵極驅(qū)動(dòng)器包括高側(cè)正電源電壓端口、高側(cè)負(fù)電源電壓端口、驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出，其中柵極驅(qū)動(dòng)器包括布置在第二阱擴(kuò)散中的晶體管驅(qū)動(dòng)器，使得晶體管驅(qū)動(dòng)器的控制端子和晶體管驅(qū)動(dòng)器的輸出端子分別耦接至驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出；集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)還包括第一阱擴(kuò)散和高側(cè)負(fù)電源電壓端口之間的第一電連接以及第二阱擴(kuò)散和高側(cè)負(fù)電源電壓端口之間的第二電連接。
[0006]第一阱接觸可設(shè)置在第一阱擴(kuò)散中，用于建立與高側(cè)負(fù)電源電壓端口或輸入的第一電連接;并且第二阱接觸可設(shè)置在第二阱擴(kuò)散中，用于建立與高側(cè)負(fù)電源電壓端口或輸入的第二電連接。第一和第二電連接中的每一個(gè)可以包括導(dǎo)線或?qū)щ姷嫩E線，例如半導(dǎo)體襯底的金屬布線。
[0007]半導(dǎo)體襯底可以包括P型或N型外延半導(dǎo)體襯底。本發(fā)明的高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)包括新型雙結(jié)隔離阱結(jié)構(gòu)(由于第一和第二阱擴(kuò)散的存在)或第二阱擴(kuò)散設(shè)置于第一阱擴(kuò)散內(nèi)的阱結(jié)構(gòu)。第一阱擴(kuò)散可以包括P極性半導(dǎo)體材料并且第二阱擴(kuò)散包括N極性半導(dǎo)體材料，或相反，取決于半導(dǎo)體襯底的極性。本發(fā)明的高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)能夠基本上消除在柵極驅(qū)動(dòng)器的高側(cè)正電源電壓端口處的與第一阱擴(kuò)散至對(duì)半導(dǎo)體襯底相關(guān)的寄生阱電容。寄生阱電容被移動(dòng)到柵極驅(qū)動(dòng)器的高側(cè)負(fù)電源電壓端口，其可以連接到D類放大器或交流電機(jī)驅(qū)動(dòng)器的功率晶體管的輸出端子，其中高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)被集成。這樣的功率晶體管輸出端子，例如源極端子或MOSFET或IGBT本身具有很低的輸出阻抗和高電流輸送能力，使得寄生阱電容的寄生充電和放電電流被輸送而不會(huì)在D類放大器或電機(jī)驅(qū)動(dòng)器的輸出端子和輸出電壓上引起波動(dòng)電壓。因此，由本申請(qǐng)的高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)完成的，寄生阱電容的電連接從柵極驅(qū)動(dòng)器的高側(cè)正電源電壓端口到柵極驅(qū)動(dòng)器的高側(cè)負(fù)電源電壓端口的改變，消除了上述討論的傳統(tǒng)的為了平滑高側(cè)直流電壓必須提供給柵極驅(qū)動(dòng)器的高側(cè)正電源電壓端口的外部自舉電容的需要。
[0008]第一阱擴(kuò)散的外周壁可以包括電連接至水平底壁部分的第一和第二垂直壁部分，并且第二阱擴(kuò)散的外周壁可以包括電連接到水平底部壁部分的第一和第二垂直壁部分。第一和第二垂直壁部分和第一和第二阱擴(kuò)散的水平底部壁部分的每一個(gè)之間的電連接可以包括具有適當(dāng)極性和導(dǎo)電率的中間半導(dǎo)體層。每個(gè)水平底部壁部分可以包括埋層。第一阱擴(kuò)散的水平底部壁部分可以包括N+極性或P+極性埋層并且第二阱擴(kuò)散的水平底部壁部分可以包括與第一阱擴(kuò)散的埋層相反極性的埋層。
[0009]集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)可以包括設(shè)置在第二阱擴(kuò)散的水平底部壁部分上方或頂部的第一晶體管體擴(kuò)散。第一晶體管體擴(kuò)散優(yōu)選面對(duì)或鄰接第二阱擴(kuò)散的第一和第二垂直壁部分中的至少一個(gè)，如參考附圖在下面進(jìn)行進(jìn)一步的細(xì)節(jié)描述那樣。
[0010]柵極驅(qū)動(dòng)器的晶體管驅(qū)動(dòng)器優(yōu)選包括設(shè)置在第二阱擴(kuò)散的第一或第二垂直壁部分或設(shè)置在第一晶體管體擴(kuò)散的至少一個(gè)MOSFET。在一個(gè)這樣的實(shí)施例中，晶體管驅(qū)動(dòng)器包括設(shè)置在第一晶體管體擴(kuò)散的第一 MOSFET和與第一 MOSFET相反極性的設(shè)置在第二阱擴(kuò)散的第一或第二垂直壁部分的第二 MOSFET。第一和第二 MOSFET可以極性相反。至少一個(gè)MOSFET中的每一個(gè)或第一和第二 MOSFET中的每一個(gè)可以是低電壓具有小于1V的漏極-源級(jí)擊穿電壓的低電壓器件。因?yàn)楹笠粋€(gè)原因，柵極驅(qū)動(dòng)器的高側(cè)正和負(fù)電源電壓端口之間的直流電壓差優(yōu)選設(shè)置在3V至1V之間，例如約4.5V。直流電壓差優(yōu)選由能夠?yàn)闁艠O驅(qū)動(dòng)器提供精確而穩(wěn)定的浮動(dòng)直流電源電壓的浮動(dòng)穩(wěn)壓器提供，如下面進(jìn)一步詳細(xì)討論的。
[0011]第一和第二MOSFET可以相互連接以形成逆變式晶體管驅(qū)動(dòng)器。在后面的實(shí)施例中，第一和第二MOSFET串聯(lián)在柵極驅(qū)動(dòng)器的高側(cè)正和負(fù)電源電壓端口之間；并且第一和第二MOSFET各自的漏極端子連接到驅(qū)動(dòng)器輸出。第一和第二MOSFET的柵極端子優(yōu)選耦接在一起形成晶體管驅(qū)動(dòng)器的控制端子。第二 MOSFET晶體管的源極端子可以連接到柵極驅(qū)動(dòng)器的高側(cè)負(fù)電源電壓端口。
[0012]脈沖寬度或脈沖密度調(diào)制輸入信號(hào)(例如包括音頻信號(hào))可施加至晶體管驅(qū)動(dòng)器的控制端子，并從而調(diào)制D類放大器、交流電機(jī)驅(qū)動(dòng)器等的輸出信號(hào)。
[0013]該集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)可以進(jìn)一步包括第三阱擴(kuò)散，第三阱擴(kuò)散包括在鄰近第一阱擴(kuò)散的半導(dǎo)體襯底中布置的第二極性半導(dǎo)體材料。第二極性半導(dǎo)體材料設(shè)置在第三阱擴(kuò)散內(nèi)以形成第二晶體管體擴(kuò)散，并且晶體管(例如MOSFET，諸如LDMOSFET)設(shè)置在第二晶體管體擴(kuò)散中。這個(gè)實(shí)施例特別適合于將上面討論的浮動(dòng)電壓穩(wěn)壓器集成在集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)中。晶體管可以如在下面進(jìn)一步詳細(xì)討論的那樣用作線性穩(wěn)壓器的傳輸晶體管。在半導(dǎo)體襯底的頂部添加電性布線，從而將晶體管的源極端子與柵極驅(qū)動(dòng)器的高側(cè)正電源電壓端口電連接。晶體管的源極端子可以提供浮動(dòng)電壓穩(wěn)壓器的穩(wěn)壓直流電壓。
[0014]本發(fā)明的第二個(gè)方面涉及一種D類放大器輸出級(jí)，包括:
[0015]根據(jù)上面描述的任何一個(gè)實(shí)施例中的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，
[0016]功率晶體管，包括連接到柵極驅(qū)動(dòng)器的驅(qū)動(dòng)器輸出的控制端子，
[0017]浮動(dòng)電壓穩(wěn)壓器，布置在半導(dǎo)體襯底上，包括:
[0018]正電壓輸入，耦接到D類放大器的高側(cè)直流電壓源上，
[0019]穩(wěn)壓直流電壓輸出，耦接到柵極驅(qū)動(dòng)器的高側(cè)正電源電壓端口，
[0020]直流電壓參考發(fā)生器，耦接在高側(cè)負(fù)電源電壓端口和浮動(dòng)電壓穩(wěn)壓器的參考電壓輸入之間。
[0021]輸出級(jí)的功率晶體管優(yōu)選包括D類放大器的輸出晶體管，并且可以通過(guò)控制端子由D類放大器的脈沖寬度或脈沖密度調(diào)制音頻輸入信號(hào)驅(qū)動(dòng)。D類放大器可以包括多個(gè)在H-橋拓?fù)渲羞B接的功率晶體管。每個(gè)功率晶體管可以包括LDMOS晶體管，例如LDNMOS晶體管。穩(wěn)壓直流電壓輸出可以具有比功率晶體管或輸出級(jí)的晶體管的直流電源電壓至少高5V的直流電壓，以保證N型MOS功率晶體管的柵極電壓可以被驅(qū)動(dòng)到合適的低阻抗開啟狀態(tài)。D類放大器的高側(cè)直流電壓源可以具有直流電壓，其至少比浮動(dòng)穩(wěn)壓器的穩(wěn)壓直流電壓輸出高2V，以保證電壓穩(wěn)壓器的傳輸晶體管被適當(dāng)足夠的偏置。傳輸晶體管可以包括具有耦接在穩(wěn)壓器的正電壓輸入和穩(wěn)壓直流電壓輸出之間的漏極-源極端子的LDNMOS或LDPMOS晶體管。
[0022]本發(fā)明的第三個(gè)方面涉及一種集成高側(cè)柵極驅(qū)動(dòng)器組件，包括:
[0023]柵極驅(qū)動(dòng)器，包括高側(cè)正電源電壓端口、高側(cè)負(fù)電源電壓端口、驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出；
[0024]浮動(dòng)電壓穩(wěn)壓器，包括:
[0025]正電壓輸入，耦接到高側(cè)直流電壓源，
[0026]穩(wěn)壓直流電壓輸出，耦接到柵極驅(qū)動(dòng)器的高側(cè)正電源電壓端口，
[0027]直流電壓參考發(fā)生器，耦接在柵極驅(qū)動(dòng)器的高側(cè)負(fù)電源電壓端口和浮動(dòng)電壓穩(wěn)壓器的參考電壓輸入之間。
[0028]浮動(dòng)電壓穩(wěn)壓器可以包括具有傳輸晶體管的線性穩(wěn)壓器。傳輸晶體管可以包括具有耦接在穩(wěn)壓器的正電壓輸入和穩(wěn)壓直流電壓輸出之間的漏極-源極端子的LDNMOS或LDPMOS晶體管。柵極驅(qū)動(dòng)器可以包括根據(jù)任意一個(gè)上面描述的實(shí)施例中的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，以此利用上面提到的該結(jié)構(gòu)的優(yōu)點(diǎn)。為了提供電源至柵極驅(qū)動(dòng)器而使用穩(wěn)壓直流電壓意味著穩(wěn)定而精確的柵極信號(hào)電壓可以施加到D類放大器或電機(jī)驅(qū)動(dòng)器的輸出晶體管的控制端子，以獲得上面提到的此特征的優(yōu)點(diǎn)。輸出或功率晶體管可以包括LDMOS晶體管(例如LDNMOS晶體管或LDPMOS晶體管)，而柵極驅(qū)動(dòng)器可以包括專門的具有上面提到的特點(diǎn)的低電壓MOS晶體管。柵極驅(qū)動(dòng)器可以包括任意一個(gè)上面提到的晶體管驅(qū)動(dòng)器。
【附圖說(shuō)明】
[0029]本發(fā)明的實(shí)施例將在與附圖有關(guān)的更詳細(xì)的說(shuō)明中描述，其中:
[0030]圖1是一個(gè)包括現(xiàn)有技術(shù)的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)的D類放大器輸出級(jí)的簡(jiǎn)化原理電路圖，
[0031]圖2A)是顯示連接到寄生電路電容和外部電容的D類放大器的輸出級(jí)的原理電路圖，
[0032]圖2B)是用于現(xiàn)有技術(shù)的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)的半導(dǎo)體襯底中的現(xiàn)有技術(shù)的阱結(jié)構(gòu)的簡(jiǎn)化截面圖，
[0033]圖3A)是根據(jù)本發(fā)明的第一實(shí)施例的包括集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)的D類放大器的輸出級(jí)的原理電路圖，
[0034]圖3B)是根據(jù)本發(fā)明的第一實(shí)施例的在集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)的半導(dǎo)體襯底中形成的阱結(jié)構(gòu)的簡(jiǎn)化截面圖，
[0035]圖4A)是根據(jù)本發(fā)明的第一實(shí)施例的包括集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)的D類放大器的輸出級(jí)的原理電路圖；以及
[0036]圖4B)是在圖4A)中描繪的D類放大器的輸出級(jí)嵌入半導(dǎo)體襯底中的簡(jiǎn)化截面圖。
【具體實(shí)施方式】
[0037]圖1是D類放大器輸出級(jí)100的簡(jiǎn)化原理電路圖。D類放大器輸出級(jí)100包括現(xiàn)有技術(shù)的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)或電路GD 103。集成高側(cè)柵極驅(qū)動(dòng)器或電路103具有與在D類輸出級(jí)的高側(cè)上的NMOS功率晶體管107的柵極端子電耦接或電連接的驅(qū)動(dòng)輸出10LNM0S功率晶體管107的源極端子耦接到負(fù)載節(jié)點(diǎn)或端子0UT，所述負(fù)載節(jié)點(diǎn)或端子OUT可以連接到揚(yáng)聲器負(fù)載以便產(chǎn)生聲音。NMOS功率晶體管107的漏極端子耦接到D類輸出級(jí)的正直流電壓源或電壓軌PVDD13D類輸出級(jí)進(jìn)一步包括低側(cè)NMOS功率晶體管127，其具有耦接至負(fù)載端子OUT的漏極端子，使得通過(guò)將揚(yáng)聲器交替連接到正直流電壓源PVDD和負(fù)直流電壓源GND，而以推挽的方式驅(qū)動(dòng)揚(yáng)聲器負(fù)載。集成高側(cè)柵極驅(qū)動(dòng)器電路103必須驅(qū)動(dòng)由NMOS功率晶體管107的柵極表現(xiàn)出的大電容負(fù)載。進(jìn)一步，柵極驅(qū)動(dòng)器電路103能夠?qū)MOS功率晶體管107的柵極電壓驅(qū)動(dòng)到遠(yuǎn)高于正直流電壓源PVDD的電壓電平，從而能滿足NMOS功率晶體管107的閾值電壓并確保導(dǎo)電或接通時(shí)的低電阻。該驅(qū)動(dòng)電壓能力通常已經(jīng)通過(guò)利用獨(dú)立的高壓直流電源電壓線將高壓直流電壓GVDD_FL0AT提供給柵極驅(qū)動(dòng)器電路103來(lái)完成的，其中由于通過(guò)二極管105連接到D類放大器的高側(cè)直流電壓源GVDD，所述獨(dú)立的高壓直流電源電壓線能夠產(chǎn)生足夠高電平的直流電壓。高側(cè)直流電壓源GVDD可以是例如具有比正直流電壓源PVDD高5至15伏特之間的直流電壓電平。高壓直流電壓GVDD_FL0AT通過(guò)柵極驅(qū)動(dòng)器電路103的高側(cè)正電源電壓端口 106a提供給柵極驅(qū)動(dòng)器電路103。柵極驅(qū)動(dòng)器電路103的負(fù)電源電壓通過(guò)高側(cè)負(fù)電源電壓端口 106b提供。柵極驅(qū)動(dòng)器電路103的負(fù)電源電壓連接到負(fù)載端子0UT，使得柵極驅(qū)動(dòng)器103和直流電壓源GVDD_FL0AT都相對(duì)于D類輸出級(jí)100的接地GND是浮動(dòng)的。
[0038]通過(guò)電平移位器111向柵極驅(qū)動(dòng)器電路103的驅(qū)動(dòng)器輸入提供脈沖寬度調(diào)制音頻信號(hào)。因此，該脈沖寬度調(diào)制音頻信號(hào)的電平移位副本(replica)通過(guò)柵極驅(qū)動(dòng)器電路103的驅(qū)動(dòng)器輸出104提供給NMOS功率晶體管107的柵極?，F(xiàn)有技術(shù)的柵極驅(qū)動(dòng)器電路103設(shè)置在半導(dǎo)體襯底的傳統(tǒng)阱結(jié)構(gòu)中，半導(dǎo)體襯底中集成了 D輸出級(jí)100。這種傳統(tǒng)的阱結(jié)構(gòu)具有從阱結(jié)構(gòu)耦接到半導(dǎo)體襯底的寄生阱電容(未顯示)。傳統(tǒng)的阱結(jié)構(gòu)必須進(jìn)一步被限定在現(xiàn)有技術(shù)的柵極驅(qū)動(dòng)器電路103的最高直流電壓電位，如在下面解釋的那樣，其具有不期望的效果，即寄生阱電容耦接到高側(cè)正電源電壓端口 106a處的高壓直流電壓GVDD_FL0AT。寄生阱電容的形成給穩(wěn)壓直流電壓的穩(wěn)定性帶來(lái)了許多問(wèn)題，并且導(dǎo)致必須使用比較大的(并且因此是)外部穩(wěn)壓器電容Cext來(lái)降低寄生阱電容的不利影響，如在下面附加的細(xì)節(jié)中參考圖2A)和2B)解釋的那樣。
[0039]圖2A)是在圖1中描繪的現(xiàn)有技術(shù)的D類放大器輸出級(jí)100的原理電路圖，但包括附加電路的細(xì)節(jié)，例如連接至上面所論述的寄生阱電容213的連接和連接至NMOS功率晶體管107的寄生柵極電容Cgate的連接。柵極驅(qū)動(dòng)器電路103可以包括CMOS逆變器，CMOS逆變器包括PMOS-匪OS晶體管對(duì)，其在圖中描繪成上拉和下拉電阻201a、203a，與各自的理想開關(guān)201、203串聯(lián)。高壓直流電壓源(參見圖1)是由GVDD和二極管205圖示示出。柵極驅(qū)動(dòng)器電路根據(jù)脈沖寬度調(diào)制音頻信號(hào)交替地在高壓直流電壓GVDD_FL0AT和在負(fù)載端子OUT的電壓之間拉動(dòng)驅(qū)動(dòng)器輸出104，導(dǎo)致匪OS功率晶體管107交替在開啟狀態(tài)和關(guān)閉狀態(tài)之間切換。然而，本領(lǐng)域技術(shù)人員會(huì)明白NMOS功率晶體管107的柵極端子的電容相對(duì)于D類功率放大器可以是非常大的，例如大于lnF(例如在InF至1nF之間)，這取決于NMOS功率晶體管的107的尺寸。如上面解釋的，傳統(tǒng)的阱結(jié)構(gòu)(其中設(shè)置有現(xiàn)有技術(shù)的柵極驅(qū)動(dòng)器電路103)導(dǎo)致形成前面所述的寄生阱電容213，其連接至節(jié)點(diǎn)206處的高壓直流電壓GVDD_FL0AT和半導(dǎo)體襯底(在其中形成有或嵌入了整個(gè)D類輸出級(jí)100)的地電位之間。因此，包括GVDD和二極管205的高壓電壓源需要向寄生阱電容213提供寄生充電電流和放電電流，如寄生阱電流INBL所示。進(jìn)一步，與脈沖寬度調(diào)制波形相關(guān)的N M O S功率晶體管1 7的漏極-源級(jí)電壓的高壓擺率(slew-rate)或dv/dt導(dǎo)致大的寄生充電和放電電流流過(guò)寄生講電容213。大的寄生充電和放電電流在由高壓直流電壓源提供的高壓直流電壓GVDD_FL0AT上引起了明顯的波動(dòng)電壓。NMOS功率晶體管107的漏極-源級(jí)電壓的壓擺率或dv/dt可以例如大于20V/ns。
[0040]高壓直流電壓上產(chǎn)生的波動(dòng)電壓會(huì)對(duì)柵極驅(qū)動(dòng)器的運(yùn)行產(chǎn)生大量的不良影響，例如欠壓?jiǎn)栴}，柵極驅(qū)動(dòng)器狀態(tài)的損失和在NMOS功率晶體管107上的控制損失。為了消除或至少抑制這些不想要的效果，外部電容Cext連接在節(jié)點(diǎn)206處的穩(wěn)壓直流電壓GVDD_FL0AT和節(jié)點(diǎn)212處的輸出端子OUT之間。外部電容Cext降低電壓波動(dòng)并穩(wěn)定穩(wěn)壓的輸出電壓，因?yàn)榧纳咫娏鱅NBL現(xiàn)在可以從存儲(chǔ)在Cext中的能量輸出。換句話說(shuō)，在高壓直流電壓GVDD_FLOAT上的電壓波動(dòng)現(xiàn)在變成被在Cext和寄生阱電容213之間電容電壓分配所控制，使得Cext的足夠大的電容將電壓波動(dòng)抑制到任何需要的程度。然而，由于寄生阱電容213的電容可以在大約5-1OpF之間，經(jīng)驗(yàn)表明常見的D類輸出級(jí)需要的外部電容器Cext的電容為100nF，以充分抑制高壓直流電壓的電壓波動(dòng)。這個(gè)電容值很不幸地使得將外部電容Cext和其它電子元件一起集成在半導(dǎo)體襯底上是不可能實(shí)現(xiàn)的，這是因?yàn)樾酒娣e消耗是非常大的。另一方面，在高音量面向用戶的音頻設(shè)備(例如電視機(jī)、手機(jī)、MP3播放器等，其中產(chǎn)品成本是重要的性能參數(shù))的D類放大器解決方案中，外部元件是非常不期望的。外部元件增加了 D類放大器解決方案的元件和組裝成本。進(jìn)一步惡化的情況下，D類音頻放大器的常見的輸出級(jí)可以包括多個(gè)功率晶體管和相關(guān)的高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)或電路，其中的每一個(gè)例如在多電平PffM放大器的H-橋輸出級(jí)都需要外部電容。因此，為功率晶體管提供一種新型高側(cè)柵極驅(qū)動(dòng)器拓?fù)浠蚪Y(jié)構(gòu)，以消除任何用外部電容來(lái)穩(wěn)定柵極驅(qū)動(dòng)器的高側(cè)正電源電壓的調(diào)節(jié)電源電壓的需要是非?？扇〉?。
[0041]圖2B)是設(shè)置在半導(dǎo)體襯底中并用于保持如上參考圖2A)討論的現(xiàn)有技術(shù)的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)100的示例性現(xiàn)有技術(shù)的阱結(jié)構(gòu)220的簡(jiǎn)化截面圖?，F(xiàn)有技術(shù)的阱結(jié)構(gòu)220導(dǎo)致上面討論的在高壓直流電壓GVDD_FL0AT與接地(GND)之間形成的寄生阱電容213的有問(wèn)題的耦接的產(chǎn)生?，F(xiàn)有技術(shù)的阱結(jié)構(gòu)220是形成在P型外延半導(dǎo)體襯底222中的N-阱擴(kuò)散。P型外延半導(dǎo)體襯底222通過(guò)P+擴(kuò)散接觸221和合適的電線而電連接到D類輸出級(jí)的接地(GND)電位。N-阱擴(kuò)散包括形成N-阱擴(kuò)散底部的水平N+極性埋層(NBL) 2 26。N-阱擴(kuò)散還包括通過(guò)中間BNW層228電耦接到NBL 226的N+極性半導(dǎo)體材料的垂直壁部分230。中間DNW層228具有作為NBL 226和NW 230之間電互連層的功能。
[0042]N-阱擴(kuò)散通過(guò)N+擴(kuò)散接觸232和合適的電線而電連接到高壓直流電壓GVDD_FLOAT。寄生阱電容213(NBL-epi Cap)與P型外延半導(dǎo)體襯底222的耦接布置通過(guò)電容器符號(hào)213圖示示出。在N-阱擴(kuò)散內(nèi)側(cè)(即具有空間236)布置現(xiàn)有技術(shù)的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)100具有這樣的效果，S卩N-阱擴(kuò)散必須電連接或限定在集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)100的最高電位。這樣的要求是因?yàn)镻M0S-NM0S晶體管對(duì)或柵極驅(qū)動(dòng)器電路103的驅(qū)動(dòng)晶體管是低電壓器件，例如3V或5V器件，它不能耐受比高壓直流電壓GVDD_FL0AT和在OUT處的電壓電平之間的電壓電平差大很多的電壓電平。在相對(duì)于輸出節(jié)點(diǎn)OUT的直流電壓進(jìn)行測(cè)量時(shí)，高壓直流電壓的電平可以是3V至6V之間，例如約4.5V。所以，N-阱擴(kuò)散電連接到高壓直流電壓GVDD_FL0AT。因此，高壓直流電壓GVDD_FL0AT和接地(GND)之間形成的寄生阱電容213導(dǎo)致了上面討論的問(wèn)題。
[0043]圖3A)是包括根據(jù)本發(fā)明第一實(shí)施例的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)的D類放大器輸出級(jí)300的原理電路圖。本領(lǐng)域技術(shù)人員會(huì)明白，在替代的方案中，本發(fā)明的高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)可用于驅(qū)動(dòng)單相或多相電機(jī)驅(qū)動(dòng)器的輸出或功率晶體管，或者開關(guān)模式電源的功率晶體管。集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)設(shè)置在圖3B)所描述的新型阱結(jié)構(gòu)，其中圖3B)顯示了新型阱結(jié)構(gòu)324的簡(jiǎn)化截面圖。如圖3A)所示，新型阱結(jié)構(gòu)將與N-阱擴(kuò)散326，330相關(guān)的寄生阱電容313連接到D類輸出級(jí)的輸出端子OUT，而不是如圖2A)所示的現(xiàn)有技術(shù)中的柵極驅(qū)動(dòng)器電路中的情況那樣連接到高壓直流電壓端子GVDD_FLOAT。出于這個(gè)原因，寄生阱電容313耦接在節(jié)點(diǎn)312處的輸出端子OUT和在本發(fā)明的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)中的D類輸出級(jí)的接地(GND)之間。輸出端子OUT是D類輸出級(jí)的低阻抗節(jié)點(diǎn)，該節(jié)點(diǎn)是由具有低阻抗和大電流供給能力的UMTOS功率晶體管307的源極端子驅(qū)動(dòng)的。因此，LDNMOS功率晶體管307可以很容易地傳輸上面討論的寄生阱電流INBL用于對(duì)寄生阱電容313充電和放電。所以，由于前面討論的寄生阱電流INBL所導(dǎo)致的高壓直流電壓源GVDD_FL0AT對(duì)柵極驅(qū)動(dòng)器的不期望的的波動(dòng)電壓已經(jīng)被消除。因此，前面討論的為了減少現(xiàn)有技術(shù)的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)100的高壓直流電壓的該電壓波動(dòng)而需要的外部電容Cext已經(jīng)消除。提供至柵極驅(qū)動(dòng)器的高壓直流電壓源GVDD_FL0AT(節(jié)點(diǎn)306)由柵極驅(qū)動(dòng)器的本實(shí)施例中的浮動(dòng)線性穩(wěn)壓器305產(chǎn)生，如在下面更詳細(xì)討論的。外部電容Cext的消除帶來(lái)顯著的成本降低以及D類放大器輸出級(jí)和相應(yīng)的D類音頻放大器解決方案的尺寸減少。本領(lǐng)域技術(shù)人員會(huì)明白，D類輸出級(jí)的其它實(shí)施例可以使用NMOS晶體管，或PLDMOS晶體管作為功率晶體管307。
[0044]集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)可以包括CMOS逆變器，該CMOS逆變器包括PMOS-匪OS晶體管對(duì)，其在圖中描繪成上拉和下拉電阻301a、303a，與各自的理想開關(guān)301、303串聯(lián)。集成高側(cè)柵極驅(qū)動(dòng)器或電路具有驅(qū)動(dòng)器輸出304，電耦接或連接到D類輸出級(jí)的高側(cè)上的NMOS功率晶體管SOTt3LDNMOS功率晶體管307的源極端子耦接到可以連接到揚(yáng)聲器負(fù)載以產(chǎn)生聲音的負(fù)載節(jié)點(diǎn)或端子OUT ο LDNMOS功率晶體管307的漏極端子可以耦接到D類輸出級(jí)的正直流電壓源或電壓軌PVDD，或耦接到疊層功率晶體管。D類輸出級(jí)可以進(jìn)一步包括低側(cè)NMOS功率晶體管(未示出)，如討論的那樣與圖1所示的現(xiàn)有技術(shù)的D類輸出級(jí)連接，使得通過(guò)交替地將揚(yáng)聲器連接到正直流電壓源和負(fù)直流電壓源(例如GND)，從而以推挽方式驅(qū)動(dòng)揚(yáng)聲器負(fù)載。集成高側(cè)柵極驅(qū)動(dòng)器電路必須能夠如上面所述的那樣驅(qū)動(dòng)LDNMOS功率晶體管307呈現(xiàn)的大電容負(fù)載。進(jìn)一步，柵極驅(qū)動(dòng)器能夠精確地將LDNMOS功率晶體管307的柵極電壓驅(qū)動(dòng)到大大高于正直流電壓源的電壓電平，從而滿足LDNMOS功率晶體管307的閾值電壓并確保功率晶體管的307的低導(dǎo)通電阻。這是通過(guò)經(jīng)由線性穩(wěn)壓器305將穩(wěn)壓直流電壓GVDD_FL0AT提供給柵極驅(qū)動(dòng)器來(lái)完成，所述線性穩(wěn)壓器305是浮動(dòng)的，并且由于連接到D類放大器的高側(cè)直流電壓源PVDD+GVDD，所述線性穩(wěn)壓器305能夠產(chǎn)生穩(wěn)壓直流電壓GVDD_FL0AT的足夠高的電壓電平。浮動(dòng)線性穩(wěn)壓器305由LDMOS傳輸晶體管305圖示示出，該LDMOS傳輸晶體管305被直流參考電壓產(chǎn)生器VREF控制以便在節(jié)點(diǎn)306處設(shè)置適當(dāng)?shù)姆€(wěn)壓直流電壓。合適的平滑電容Cr可以連接在VREF的兩端。因?yàn)榕c上面討論的與現(xiàn)有技術(shù)實(shí)施例的高側(cè)柵極驅(qū)動(dòng)器電路相關(guān)聯(lián)的同樣的原因，在相對(duì)于輸出節(jié)點(diǎn)312的直流電壓進(jìn)行測(cè)量時(shí)，穩(wěn)壓直流電壓GVDD_FLOAT的電平可以是3V至6V之間，例如約4.5V。高側(cè)直流電壓源PVDD+GVDD可以是例如具有比D類輸出級(jí)的正直流電壓源高5至15伏特之間的直流電壓水平。由浮動(dòng)線性穩(wěn)壓器305產(chǎn)生的穩(wěn)壓直流電壓GVDD_FL0AT優(yōu)選通過(guò)柵極驅(qū)動(dòng)器的高側(cè)正電源電壓端口(未示出)提供給柵極驅(qū)動(dòng)器。柵極驅(qū)動(dòng)器的負(fù)電源電壓優(yōu)選通過(guò)連接到負(fù)載端子OUT 12的高側(cè)負(fù)電源電壓端口(未示出)設(shè)置，使得柵極驅(qū)動(dòng)器和線性穩(wěn)壓器305都相對(duì)D類輸出級(jí)300的接地GND是浮動(dòng)的。輸出端子OUT 312相對(duì)于本發(fā)明的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)相應(yīng)地形成高側(cè)負(fù)電源電壓端口。
[0045]技術(shù)人員能夠理解脈沖寬度調(diào)制音頻信號(hào)可以通過(guò)與圖1所示的類似的方式經(jīng)由合適的電平移位器提供給柵極驅(qū)動(dòng)器的驅(qū)動(dòng)器輸入(參見圖4A)的附圖標(biāo)記414)。因此，脈沖寬度調(diào)制音頻信號(hào)的電平位移副本通過(guò)柵極驅(qū)動(dòng)器的驅(qū)動(dòng)器輸出304提供給NMOS功率晶體管307的柵極。集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)的寄生阱電容313從穩(wěn)壓直流電源電壓到D類輸出級(jí)的輸出端子OUT的移動(dòng)在下面參考圖3B)、4A)和4B)進(jìn)行說(shuō)明。
[0046]圖3B)顯示了在形成柵極驅(qū)動(dòng)器電路之前的新型阱結(jié)構(gòu)324。新型阱結(jié)構(gòu)324形成在P+型外延半導(dǎo)體襯底322中。P+型外延半導(dǎo)體襯底322通過(guò)P+擴(kuò)散接觸321和合適的電性布線電連接到D類輸出級(jí)的接地(GND)電位。新型阱結(jié)構(gòu)324包括具有用于集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)的額外的P+型埋層327的雙結(jié)隔離機(jī)構(gòu)和結(jié)構(gòu)。新型阱結(jié)構(gòu)324包括N-阱擴(kuò)散，所述N-阱擴(kuò)散包括水平N+極性埋層(NBL)326和N+極性半導(dǎo)體材料的垂直壁部分330。垂直壁部分330是通過(guò)中間DNW層328電耦接到NBL 326以形成完整的N+阱結(jié)構(gòu)。NBL 326形成新型阱結(jié)構(gòu)324的底部，其因此具有鄰接或面對(duì)P型外延半導(dǎo)體襯底322的周邊外壁。N-阱擴(kuò)散通過(guò)N+擴(kuò)散接觸332和合適的電性布線電連接到輸出端子OUT 312。包括P+極性半導(dǎo)體材料的第二阱擴(kuò)散置于N-阱擴(kuò)散(326，330，DNW)內(nèi)部，使得第二阱擴(kuò)散的外周壁鄰接或面對(duì)N-阱擴(kuò)散的內(nèi)周壁。第二 (或P-阱)擴(kuò)散包括形成P-阱擴(kuò)散的水平的底壁部分的埋層3271-阱擴(kuò)散還包括P+極性半導(dǎo)體材料的垂直壁部329，其具有與水平的底壁部分327鄰接并電連接的最低邊緣表面。P-阱擴(kuò)散通過(guò)P+擴(kuò)散接觸331和合適的電性布線電連接到輸出端子0UT312，使得P-阱擴(kuò)散和N-阱擴(kuò)散處于同一電位。
[0047]如圖4B)所示，集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)420包括設(shè)置在新型阱結(jié)構(gòu)424內(nèi)側(cè)或新型阱結(jié)構(gòu)424中的柵極驅(qū)動(dòng)器411。圖4B)顯示了在圖4A)中描繪的D類放大器輸出級(jí)400的簡(jiǎn)化截面圖(除嵌入在P+型外延半導(dǎo)體襯底422中的高側(cè)LDNMOS功率晶體管407以外)。0類放大器輸出級(jí)400還包括通過(guò)LDNMOS傳輸晶體管405進(jìn)行圖示說(shuō)明的浮動(dòng)線性穩(wěn)壓器，所述LDNMOS傳輸晶體管405被直流參考電壓VREF控制，從而在節(jié)點(diǎn)406(GVDD_FL0AT)設(shè)置合適的穩(wěn)壓直流電壓，用于柵極驅(qū)動(dòng)器411的高側(cè)正電源電壓端口(PM0S晶體管401的源極端子)。在半導(dǎo)體襯底422中的LDMOS傳輸晶體管405的半導(dǎo)體布局在圖4B的截面圖的最右邊的部分進(jìn)行了說(shuō)明。LDNMOS傳輸晶體管405的源極端子耦接到柵極驅(qū)動(dòng)器411的高正電源電壓端口，以便為柵極驅(qū)動(dòng)器411提供精確而穩(wěn)定的浮動(dòng)直流電壓源。傳輸晶體管405的漏極端子中的一個(gè)耦接到D類放大器的高側(cè)直流電壓源PVDD+GVDD。
[0048]包圍或容納柵極驅(qū)動(dòng)器411的新型阱結(jié)構(gòu)424與前面討論的阱結(jié)構(gòu)324具有類似的結(jié)構(gòu)，并且對(duì)相應(yīng)的特征提供了相應(yīng)的參考數(shù)字方便比較。柵極驅(qū)動(dòng)器411包括逆變器，逆變器包括級(jí)聯(lián)PM0S-NM0S晶體管對(duì)401、403，以及驅(qū)動(dòng)器輸出404電耦接或連接到D類輸出級(jí)的高側(cè)上的LDNMOS功率晶體管407柵極端子。柵極驅(qū)動(dòng)器411的NMOS晶體管403的漏極、柵極和源極擴(kuò)散或端子被設(shè)置在P+極性半導(dǎo)體材料的垂直壁部分429，如圖4B所示。垂直壁部分429是新型阱結(jié)構(gòu)424的內(nèi)部P-阱擴(kuò)散的一部分。新型阱結(jié)構(gòu)424還包括N+極性晶體管體擴(kuò)散435，N+極性晶體管體擴(kuò)散435布置為與垂直壁部分429的相對(duì)壁部分鄰接并且在水平P+埋層427之上。柵極驅(qū)動(dòng)器411的PMOS晶體管401的漏極、柵極和源極擴(kuò)散或端子設(shè)置于N+極性晶體管體擴(kuò)散435中，如圖4B)所示。PMOS-WOS晶體管對(duì)401、403的柵極端子通過(guò)導(dǎo)線或跡線404電連接以便構(gòu)成柵極驅(qū)動(dòng)器的輸入414。逆變器或晶體管對(duì)401、403的PMOS源極端子和NMOS漏極端子通過(guò)導(dǎo)線或跡線415電連接以形成柵極驅(qū)動(dòng)器411的輸出節(jié)點(diǎn)或端子425。后面的輸出節(jié)點(diǎn)425連接到D類輸出級(jí)的高側(cè)功率LDNMOS晶體管407的柵極。電線或跡線圖案412a通過(guò)顯示的黑色矩形阱接觸建立NMOS驅(qū)動(dòng)晶體管403的源極和內(nèi)部P-阱擴(kuò)散之間的電連接。電線或跡線圖案412a同樣通過(guò)嵌入在擴(kuò)散430中的阱接觸(由白色矩形符號(hào)示出)建立了 NMOS驅(qū)動(dòng)器晶體管403的源極和外部N-阱擴(kuò)散430之間的電連接。電線或跡線圖案412a因此將柵極驅(qū)動(dòng)器411的高側(cè)負(fù)電源電壓端口連接到內(nèi)部P-阱擴(kuò)散、外部N-阱擴(kuò)散和D類輸出級(jí)的輸出端子OUT 412。其它的電氣連接、導(dǎo)線或跡線412b通過(guò)各自的阱接觸在內(nèi)部P-阱擴(kuò)散和外部N-阱擴(kuò)散之間建立進(jìn)一步的的電連接。寄生阱電容413(NBL-epi Cap)與P型半導(dǎo)體外延襯底422的耦接通過(guò)圖4A)和圖4B)到電容符號(hào)413圖示說(shuō)明，其示出了寄生阱電容413是如何從穩(wěn)壓直流電壓節(jié)點(diǎn)406(GVDD_FL0AT)消除的。寄生阱電容413已被移位并連接到D類輸出級(jí)的低阻抗輸出端子OUT 412，帶來(lái)前面討論的有益效果。
【主權(quán)項(xiàng)】
1.用于驅(qū)動(dòng)功率晶體管的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，包括: 半導(dǎo)體襯底，包括在其中形成有第一阱擴(kuò)散的第一極性半導(dǎo)體材料， 所述第一阱擴(kuò)散，包括第二極性半導(dǎo)體材料，并且具有鄰接所述半導(dǎo)體襯底的外周壁，第二阱擴(kuò)散，包括設(shè)置在所述第一阱擴(kuò)散內(nèi)的第一極性半導(dǎo)體材料，使得所述第二阱擴(kuò)散的外周壁鄰接所述第一阱擴(kuò)散的內(nèi)周壁； 以及 柵極驅(qū)動(dòng)器，包括高側(cè)正電源電壓端口、高側(cè)負(fù)電源電壓端口、驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出， 其中所述柵極驅(qū)動(dòng)器包括設(shè)置在所述第二阱擴(kuò)散中的晶體管驅(qū)動(dòng)器，使得所述晶體管驅(qū)動(dòng)器的控制端子和輸出端子分別耦接到所述驅(qū)動(dòng)器輸入和驅(qū)動(dòng)器輸出， 在所述第一阱擴(kuò)散和所述高側(cè)負(fù)電源電壓端口之間的第一電連接，以及在所述第二阱擴(kuò)散和所述高側(cè)負(fù)電源電壓端口之間的第二電連接。2.根據(jù)權(quán)利要求1所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，其中所述第一阱擴(kuò)散的所述外周壁包括電連接至水平底部壁部分的第一和第二垂直壁部分；以及 所述第二阱擴(kuò)散的所述外周壁包括電連接至水平底部壁部分的第一和第二垂直壁部分。3.根據(jù)權(quán)利要求2所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，其中所述第一阱擴(kuò)散的所述水平底部壁部分包括N+極性埋層或P+極性埋層，并且所述第二阱擴(kuò)散的所述水平底部壁部分包括與所述第一阱擴(kuò)散的所述埋層的極性相反的埋層。4.根據(jù)權(quán)利要求2或3所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，進(jìn)一步包括: 第一晶體管體擴(kuò)散，設(shè)置在所述第二阱擴(kuò)散的所述水平底部壁部分上方，并且鄰接所述第二阱擴(kuò)散的所述第一和第二垂直壁部分中的至少一個(gè)。5.根據(jù)權(quán)利要求4所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，其中所述柵極驅(qū)動(dòng)器包括: 第一MOSFET，設(shè)置在所述第一晶體管體擴(kuò)散中；以及 第二 MOSFET，與所述第一 MOSFET極性相反，設(shè)置在所述第二阱擴(kuò)散的所述第一或第二垂直壁部分中。6.根據(jù)權(quán)利要求5所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，其中所述第一MOSFET和所述第二MOSFET串聯(lián)在所述柵極驅(qū)動(dòng)器的所述高側(cè)正和負(fù)電源電壓端口之間；以及 其中所述第一和第二MOSFET各自的漏極端子連接到所述驅(qū)動(dòng)器輸出。7.根據(jù)前面任一項(xiàng)權(quán)利要求所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，進(jìn)一步包括: 第一阱接觸，設(shè)置在所述第一阱擴(kuò)散中，用于建立與所述高側(cè)負(fù)電源電壓端口的電連接；以及 第二阱接觸，設(shè)置在所述第二阱擴(kuò)散中，用于建立與所述高側(cè)負(fù)電源電壓端口的電連接。8.根據(jù)前面任一項(xiàng)權(quán)利要求所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，進(jìn)一步包括: 第三阱擴(kuò)散，包括設(shè)置在與所述第一阱擴(kuò)散相鄰的所述半導(dǎo)體襯底中的第二極性半導(dǎo)體材料， 第二晶體管體擴(kuò)散，包括設(shè)置在所述第三阱擴(kuò)散內(nèi)的第二極性半導(dǎo)體材料， LDM0SFET，設(shè)置在所述第二晶體管體擴(kuò)散中。9.根據(jù)權(quán)利要求8所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，進(jìn)一步包括將所述LDMOSFET的源極端子與所述柵極驅(qū)動(dòng)器的所述高側(cè)正電源電壓端子連接的電性布線。10.根據(jù)前面任一項(xiàng)權(quán)利要求所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)，其中所述半導(dǎo)體襯底包括P型外延半導(dǎo)體襯底。11.D類放大器輸出級(jí)，包括: 根據(jù)前面任一項(xiàng)權(quán)利要求所述的集成高側(cè)柵極驅(qū)動(dòng)器結(jié)構(gòu)， 功率晶體管，包括連接至所述柵極驅(qū)動(dòng)器的所述驅(qū)動(dòng)器輸出的控制端子， 浮動(dòng)電壓穩(wěn)壓器，布置在所述半導(dǎo)體襯底中，包括: 正電壓輸入，耦接至所述D類放大器輸出級(jí)的高側(cè)直流電壓源， 穩(wěn)壓直流電壓輸出，耦接至所述柵極驅(qū)動(dòng)器的所述高側(cè)正電源電壓端口， 直流電壓參考發(fā)生器，耦接在所述柵極驅(qū)動(dòng)器的所述高側(cè)負(fù)電源電壓端口和所述浮動(dòng)電壓穩(wěn)壓器的參考電壓輸入之間。12.根據(jù)權(quán)利要求11所述的D類放大器輸出級(jí)，其中浮動(dòng)電壓穩(wěn)壓器包括傳輸晶體管，例如LDNMOS或LDPMOS晶體管，耦接在所述正電壓輸入和穩(wěn)壓直流電壓輸出之間。
【文檔編號(hào)】H01L21/761GK105934818SQ201580005223
【公開日】2016年9月7日
【申請(qǐng)日】2015年1月16日
【發(fā)明人】艾倫·諾格拉斯·尼爾森, 米克爾·霍耶爾比
【申請(qǐng)人】梅魯斯音頻有限公司