一種半導體器件及關鍵尺寸的測量方法
【技術領域】
[0001] 本發(fā)明涉及集成電路制造領域，特別涉及一種半導體器件及關鍵尺寸的測量方 法。
【背景技術】
[0002] 集成電路的快速發(fā)展，對光刻工藝的要求越來越高，其中，關鍵尺寸是一個非常重 要的參數(shù)。
[0003] 現(xiàn)有技術中，采用SEM(Scanning Electron Microscope,掃描電子顯微鏡）測量關 鍵尺寸，SEM設備精密，分辨率高，放大倍率在10000倍以上，而且景深大，適合觀察表面起 伏的芯片。其測量原理是：SEM介質(zhì)為電子束，通過電子束與芯片發(fā)生作用，可將傳導能帶 的電子轟擊出，被轟擊出的電子為二次電子，因二次電子產(chǎn)生的數(shù)量，會受到芯片表面起伏 狀況影響，所以用二次電子影像可以觀察出芯片表面的形貌特征及尺寸的大小。
[0004] 但是采用SEM測量方法測量關鍵尺寸時受制于SEM機臺的測量載臺的空間狹小， 因此，SEM測量方法適合于在線測量半導體器件的關鍵尺寸。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明實施例提供一種半導體器件及關鍵尺寸的測量方法，用以實現(xiàn)離線測量半 導體器件的關鍵尺寸。
[0006] 本發(fā)明實施例提供一種半導體器件，所述半導體器件中形成有關鍵尺寸測試結(jié) 構(gòu)，所述關鍵尺寸測試結(jié)構(gòu)包括：
[0007] 第一多晶硅線、與所述第一多晶硅線垂直交疊的第二多晶硅線，以及至少一條與 所述第二多晶硅線平行且與所述第一多晶硅線電連接的第三多晶硅線，所述第一至第三多 晶硅線的寬度與所述半導體器件的關鍵尺寸相同；
[0008] 所述第一多晶硅線和所述第二多晶硅線的兩端分別設置有測試墊，所述第三多晶 硅線未與所述第一多晶硅線電連接的一端設置有測試墊，所設置的測試墊與所在的多晶硅 線電連接且暴露于所述半導體器件外部。
[0009] 較佳的，所述第一多晶硅線為直線；或者，所述第一多晶硅線為L形狀的折線，夾 角為90°。
[0010] 較佳的，所述第三多晶硅線為兩條，所述兩條第三多晶硅線設置于所述第一多晶 硅線的同側(cè)或異側(cè)。
[0011] 較佳的，所述測試墊包括引線孔層、金屬層和保護層。
[0012] 較佳的，所述第一至第三多晶硅線的斷面?zhèn)缺诙钢?，或者，非陡直?br>[0013] 本發(fā)明實施例提供一種形成上述半導體器件中的關鍵尺寸測試結(jié)構(gòu)的方法，包括 步驟：
[0014] 對硅片進行氧化處理，形成氧化層，然后進行N阱光刻、腐蝕、注入摻雜、推進，形 成N阱；
[0015] 通過氮化硅淀積、有源區(qū)光刻、刻蝕、去膠、場氧化，形成半導體器件的摻雜區(qū)及場 氧隔離；
[0016] 基于關鍵尺寸測試結(jié)構(gòu)，通過多晶硅的淀積、光刻、刻蝕，形成所述多晶硅線。
[0017] 較佳的，上述方法還包括：
[0018] 經(jīng)過孔光刻、孔刻蝕、孔注入之后形成所述引線孔層；
[0019] 在所述引線孔層的上面淀積一層金屬，通過金屬淀積、金屬光刻、金屬刻蝕形成所 述金屬層；
[0020] 在所述金屬層通過護層淀積、光刻、刻蝕之后，形成所述保護層。
[0021] 本發(fā)明實施例提供一種測量上述半導體器件的關鍵尺寸的方法，所述半導體器件 中的第一多晶娃線為直線，包括：
[0022] 在所述第一多晶硅線和所述第二多晶硅線的一端的測試墊分別施加第一電流，檢 測所述第二多晶硅線的另一端的測試墊與所述第三多晶硅線的測試墊或所述第一多晶硅 線的另一端的測試墊之間產(chǎn)生的第一電壓，根據(jù)所述第一電流和所述第一電壓計算出所述 第一多晶硅線與所述第二多晶硅線之間交疊部分的方塊電阻；
[0023] 檢測所述第三多晶硅線的測試墊與位于所述第二多晶硅線同側(cè)的所述第一多晶 硅線的測試墊之間產(chǎn)生的第二電壓；
[0024] 根據(jù)所述方塊電阻、所述第一電流、所述第二電壓以及所述第三多晶硅線與所述 第一多晶硅線電連接部分與位于所述第二多晶硅線同側(cè)的所述第一多晶硅線的端部之間 的距離，計算出所述多晶硅線的寬度。
[0025] 較佳的，根據(jù)公式W =計算得到所述多晶硅線的寬度W，其中：
[0026] Rs為所述方塊電阻；
[0027] L為所述第三多晶硅線與所述第一多晶硅線電連接部分與位于所述第二多晶硅線 同側(cè)的所述第一多晶硅線的端部之間的距離；
[0028] L為所述第一電流；
[0029] V2為所述第二電壓。
[0030] 較佳的，根據(jù)公式Rs = (π/In(2))^1/%)計算得到所述方塊電阻，其中：
[0031] π/In (2)為常數(shù)；
[0032] L為所述第一電流；
[0033] V!為所述第一電壓。
[0034] 較佳的，所述半導體器件中的第一多晶硅線為L形狀的折線，包括：
[0035] 在所述第一多晶硅線和所述第二多晶硅線的一端的測試墊分別施加第一電流，檢 測所述第二多晶硅線的另一端的測試墊與所述第三多晶硅線的測試墊或所述第一多晶硅 線的另一端的測試墊之間產(chǎn)生的第一電壓，根據(jù)所述第一電流和所述第一電壓計算出所述 第一多晶硅線與所述第二多晶硅線之間交疊部分的方塊電阻；
[0036] 檢測所述第三多晶硅線的測試墊與位于所述第二多晶硅線同側(cè)的所述第一多晶 硅線的測試墊之間產(chǎn)生的第二電壓；
[0037] 根據(jù)所述方塊電阻、所述第一電流、所述第二電壓以及所述第三多晶硅線與所述 第一多晶硅線電連接部分與位于所述第二多晶硅線同側(cè)的所述第一多晶硅線的轉(zhuǎn)折點之 間的距離，計算出所述多晶硅線的寬度。
[0038] 較佳的，根據(jù)公式W =計算得到所述多晶硅線的寬度W，其中：
[0039] Rs為所述方塊電阻；
[0040] L為所述第三多晶硅線與所述第一多晶硅線電連接部分與位于所述第二多晶硅線 同側(cè)的所述第一多晶硅線的轉(zhuǎn)折點之間的距離；
[0041] Ii為所述第一電流；
[0042] V2為所述第二電壓。
[0043] 較佳的，根據(jù)公式Rs = (Ji/lnOVM/%)計算得到所述方塊電阻，其中：
[0044] π/In (2)為常數(shù)；
[0045] L為所述第一電流；
[0046] V!為所述第一電壓。
[0047] 上述實施例中，由于關鍵尺寸測試結(jié)構(gòu)形成于半導體器件中，且該測試結(jié)構(gòu)包括： 第一多晶硅線、與第一多晶硅線垂直交疊的第二多晶硅線，以及至少一條與第二多晶硅線 平行且與第一多晶硅線電連接的第三多晶硅線，第一多晶硅線和第二多晶硅線的兩端分別 設置有測試墊，第三多晶硅線未與所述第一多晶硅線電連接的一端設置有測試墊，并且各 條多晶硅線的寬度與所述半導體器件的關鍵尺寸相同，從而可以通過對該結(jié)構(gòu)進行測量以 得到多晶硅線的寬度，進而得到該半導體器件的關鍵尺寸。
[0048] 上述實施例中，通過對硅片進行氧化處理，形成氧化層，然后進行N阱光刻、腐蝕、 注入摻雜、推進，形成N阱，通過氮化硅淀積、有源區(qū)光刻、刻蝕、去膠、場氧化，形成半導體 器件的摻雜區(qū)及場氧隔離，基于關鍵尺寸測試結(jié)構(gòu)，通過多晶硅的淀積、光刻、刻蝕，形成所 述多晶硅線，可以看出，在上述形成半導體器件的過程中，即可在該半導體器件中形成上述 關鍵尺寸測試結(jié)構(gòu)，從而便于在離線測量半導體器件的關鍵尺寸時所用。
[0049] 上述實施例中，首先在第一多晶硅線和第二多晶硅線上分別施加第一電流，檢測 第二多晶硅線與第三多晶硅線或第一多晶硅線的另一端的測試之間產(chǎn)生的第一電壓，根據(jù) 第一電流和第一電壓計算出交疊部分的方塊電阻；然后，檢測第三多晶硅線與位于第二多 晶硅線同側(cè)的第一多晶硅線產(chǎn)生的第二電壓；根據(jù)方塊電阻、第一電流、第二電壓以及第三 多晶硅線與第一多晶硅線電連接部分與位于第二多晶硅線同側(cè)的第一多晶硅線的端部之 間的距離（半導體器件中的第一多晶硅線為直線）或者第三多晶硅線與第一多晶硅線電連 接部分與位于第二多晶硅線同側(cè)的第一多晶硅線的轉(zhuǎn)折點之間的距離（半導體器件中的 第一多晶硅線為L形狀的折線），計算出所述多晶硅線的寬度，由于多晶硅線的寬度與半導 體器件的關鍵尺寸相同，從而通過本發(fā)明實施例提供的方法可以得到半導體器件的關鍵尺 寸，進而可以很容易實現(xiàn)離線測量半導體器件的關鍵尺寸。同時，采用上述方法對半導體工 藝中的線寬側(cè)壁不是很陡直的多晶硅寬度，也能給出一個較合理的尺寸。
【附圖說明】
[0050] 為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使 用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本 領域的普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其 他的附圖。
[0051] 圖1為本發(fā)明實施例提供的關鍵尺寸測試結(jié)構(gòu)示意圖；
[0052] 圖2為本發(fā)明實施例提供的另一關鍵尺寸測試結(jié)構(gòu)示意圖；
[0053] 圖3為本發(fā)明實施例提供的另一關鍵尺寸測試結(jié)構(gòu)示意圖；
[0054] 圖4為本發(fā)明實施例提供的另一關鍵尺寸測試結(jié)