具有簡化的互連布線的背照射集成成像設(shè)備的制造方法
【專利說明】具有簡化的互連布線的背照射集成成像設(shè)備
[0001]優(yōu)先權(quán)請求
[0002]本申請要求于2014年10月6日提交的法國專利申請第1459541號的優(yōu)先權(quán)，其公開內(nèi)容通過引用并入。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實(shí)施例涉及背側(cè)照射集成成像設(shè)備或成像器，并且更具體地涉及對在位于像素的電容性深溝槽隔離中的電極與旨在接收用于偏置這些電極的電壓的一個(gè)或多個(gè)接觸焊盤之間的(一個(gè)或多個(gè))互連的布線的簡化。
【背景技術(shù)】
[0004]圖像傳感器一般包括有用像素區(qū)以及用于控制這些像素的電子設(shè)備，有用像素區(qū)即旨在被有效地照射的像素區(qū)。像素和控制電子設(shè)備被產(chǎn)生在半導(dǎo)體襯底中，半導(dǎo)體襯底例如由硅制成的襯底。圖像傳感器或“成像器”可以是前照射的或背照射的。
[0005]在前照射圖像傳感器中，像素經(jīng)由襯底的前側(cè)被照射，襯底的前側(cè)即承載尤其是互連部件(通常由本領(lǐng)域技術(shù)人員稱為后段制程(BE0L)部件)的一側(cè)。
[0006]相反，在背照射圖像傳感器中，像素經(jīng)由襯底的背側(cè)被照射，即經(jīng)由與前側(cè)相對的一側(cè)被照射。
[0007]此外，像素一般由深溝槽隔離(DTI)界定，深溝槽隔離的目的在于確保像素之間的電學(xué)隔離和光學(xué)隔離從而降低或甚至防止相鄰像素之間的串?dāng)_(crosstalk)。此處將回憶到，串?dāng)_是源自于鄰近像素并且干擾來自討論中的像素的信號的寄生信號。串?dāng)_可以具有光學(xué)分量和電學(xué)分量。
[0008]Kitamura 等人的題為“Suppress1n of Crosstalk by Using Backside DeepTrench Isolat1n for 1.12 μm Backside Illuminated CMOS Image Sensor”(IEEE2012)的文章(通過引用并入)例證了在背照射圖像傳感器中使用允許串?dāng)_被顯著降低的電容性深溝槽隔離。
[0009]在該文章中，電容性深溝槽隔離通過沉積然后化學(xué)機(jī)械平坦化(CMP)被填充有金屬使得金屬/電介質(zhì)/硅結(jié)構(gòu)表現(xiàn)為通過將負(fù)偏置電壓應(yīng)用到溝槽的填充金屬來允許空穴(holes)被積聚在溝槽周圍由此降低由于暗電流的退化的電容器。
[0010]盡管如此，由Kitamura等人的該文章沒有提到在圖像傳感器中允許電容性溝槽中的每個(gè)溝槽被電連接到偏置電壓的裝置。然而，該方面在設(shè)計(jì)圖像傳感器時(shí)是重要的，尤其是由于在像素區(qū)周圍的控制邏輯的存在。

【發(fā)明內(nèi)容】

[0011]根據(jù)一個(gè)實(shí)施例，提供了一種背照射圖像傳感器，所述背照射圖像傳感器包括電容性深溝槽隔離，所述電容性深溝槽隔離簡單地連接到至少一個(gè)接觸焊盤，所述至少一個(gè)接觸焊盤旨在接收用于偏置這些電容性溝槽的電壓，而不干擾控制邏輯的布局。
[0012]根據(jù)一個(gè)實(shí)施例，還提供了一種具有改進(jìn)的量子效率(即，收集到的電子電荷的數(shù)量與入射光子的數(shù)量的比率)的背照射圖像傳感器。
[0013]根據(jù)一個(gè)方面，提供了一種背照射集成成像設(shè)備，所述設(shè)備包括半導(dǎo)體襯底和由容納在所述半導(dǎo)體襯底中的電容性深溝槽隔離界定的有用像素區(qū)。
[0014]根據(jù)該方面的一個(gè)一般特征，所述設(shè)備包括位于所述有用像素區(qū)外側(cè)的外圍區(qū)(該外圍區(qū)例如包含控制邏輯和旨在不被照射的一個(gè)或多個(gè)參考像素)、接觸焊盤、以及連續(xù)導(dǎo)電層，所述連續(xù)導(dǎo)電層被配置為至少在所述有用像素區(qū)中形成在每個(gè)電容性深溝槽隔離中的電極并且被配置為在所述外圍區(qū)中形成重新分布層，所述重新分布層一方面電耦合到所有電極并且另一方面至少電耦合到旨在接收用于偏置所有的所述電極的電壓的一個(gè)接觸焊盤，所述電極位于溝槽電介質(zhì)與用于填充所述電絕緣溝槽的至少一種材料之間的對應(yīng)電容性溝槽。
[0015]因此，所述電極與旨在接收所述偏置電壓的所述至少一個(gè)接觸焊盤之間的所述互連的所述布線被簡化，因?yàn)槠浣?jīng)由具有兩個(gè)功能的連續(xù)導(dǎo)電層被實(shí)現(xiàn)，所述兩個(gè)功能即一方面為形成電容性溝槽電極的功能，并且另一方面為作為電耦合到所述接觸焊盤的重新分布層的功能。因此，尤其不需要產(chǎn)生易于干擾由控制電子設(shè)備占據(jù)的體積的溝槽(旨在包含形成該互連的電導(dǎo)管)。
[0016]此外，如在Kitamura的前述文章中的通過導(dǎo)電層而非完全通過利用金屬來填充溝槽而形成的電容性溝槽的電極的事實(shí)簡化圖像傳感器制造，尤其是因?yàn)槠涫够瘜W(xué)機(jī)械平坦化(CMP)步驟以及它們的固有的分層(delaminat1n)風(fēng)險(xiǎn)冗余，并且因?yàn)槠渫昝赖嘏c在CMOS工藝中使用的傳統(tǒng)制造步驟兼容。
[0017]此外，連續(xù)且導(dǎo)電的層有利的是金屬的，由此通過允許滿足通常低于400°C的低熱預(yù)算來使能夠與CMOS制造工藝兼容。
[0018]另外，連續(xù)導(dǎo)電層用作“光導(dǎo)(light guide)”，尤其是當(dāng)其包括氮化鈦時(shí)，由此提高量子效率。
[0019]最后，溝槽的填充材料允許尤其當(dāng)其包括氮化硅(Si3N4)時(shí)溝槽被鈍化并且尤其防止水分滲透到后者中。
[0020]根據(jù)一個(gè)實(shí)施例，所述設(shè)備另外包括至少一個(gè)導(dǎo)電過孔，所述至少一個(gè)導(dǎo)電過孔例如由鋁制成、與所述重新分布層相接觸，該過孔被電耦合到所述至少一個(gè)接觸焊盤。
[0021]根據(jù)一個(gè)實(shí)施例，所述設(shè)備另外包括導(dǎo)電且在光學(xué)上不透明的終端層和連接所述終端層與所述至少一個(gè)接觸焊盤的導(dǎo)電連接，所述終端層通常由鋁制成、位于所述外圍區(qū)上方、與所述至少一個(gè)過孔相接觸。
[0022]通常由鋁制成的覆蓋外圍區(qū)的該終端層因此使得能夠確保所述過孔與旨在接收用于偏置所述電極的電壓的接觸焊盤之間的電接觸，并且還在其允許旨在不被照射的參考像素被隱藏的意義上提供光學(xué)功能。
[0023]根據(jù)一個(gè)實(shí)施例，所述連續(xù)導(dǎo)電層另外形成在溝槽的開口的邊緣上的連續(xù)網(wǎng)格并且包括側(cè)向延伸，所述側(cè)向延伸形成連接到所述網(wǎng)格的所述重新分布層并且從至少位于所述有用像素區(qū)的外圍上的溝槽的開口延伸遠(yuǎn)至所述外圍區(qū)。
[0024]該側(cè)向延伸可以例如形成在網(wǎng)格周圍的連續(xù)外圍環(huán)。另外，在這種情況下，所述至少一個(gè)有利的為環(huán)形的過孔可以與所述側(cè)向延伸相接觸。
[0025]連續(xù)且導(dǎo)電的層包括從由鈦、氮化鈦、鎢和鋁構(gòu)成的組中選出的至少一種材料。
[0026]能夠?qū)@樣的圖像傳感器進(jìn)行多種變型，尤其是關(guān)于溝槽電介質(zhì)的組分和抗反射層的組分。
[0027]更精確地，根據(jù)第一變型，所述設(shè)備包括包含氧化硅和氮化硅的抗反射層，所述層位于所述溝槽外側(cè)的襯底上方。具體地，用于所述圖像傳感器的所述襯底可以是絕緣硅(SOI)襯底，所述絕緣硅(SOI)襯底包括通常由本領(lǐng)域技術(shù)人員指代為“BOX”的掩埋電絕緣層。另外，該掩埋絕緣層可以包括氧化硅/氮化硅/氧化硅夾層(sandwich)。在該變型中使用的抗反射層因此由該掩埋絕緣層(BOX)產(chǎn)生。
[0028]此外，在該第一變型中，所述設(shè)備包括至少一個(gè)電介質(zhì)底層(underlayer)，所述至少一個(gè)電介質(zhì)底層延伸到連續(xù)導(dǎo)電層下方的溝槽中并且在抗反射層與連續(xù)導(dǎo)電層之間的溝槽外側(cè)，所述至少一個(gè)電介質(zhì)底層在每個(gè)溝槽中形成所述溝槽電介質(zhì)。這樣的電介質(zhì)層可以例如包括二氧化硅。
[0029]根據(jù)另一變型，所述另一變型尤其是通過事先移除掩埋絕緣層(BOX)或通過使用體娃襯底(bulk silicon substrate)來獲得的，所述設(shè)備包括電介質(zhì)，所述電介質(zhì)優(yōu)選地具有相對高的介電常數(shù)ε ^或電介質(zhì)常數(shù)K(通常介電常數(shù)ε 1^高于或等于15)、包括保持負(fù)固定電荷的材料，所述材料位于溝槽的壁上并且在襯底上方的溝槽外側(cè)，并且抗反射層至少部分位于高介電常數(shù)電介質(zhì)上方，所述高介電常數(shù)電介質(zhì)在每個(gè)溝槽中形成所述溝槽電介質(zhì)。
[0030]因此，在該變型中，電介質(zhì)，歸因于保持負(fù)固定電荷的材料的存在，不僅延伸到溝槽中而且延伸到襯底上方，使得能夠吸引空穴或清空生成寄生電子的接口狀態(tài)(interfacestate)，由此對降低暗電流做出貢獻(xiàn)。
[0031]高電介質(zhì)常數(shù)，盡管不是必需的，但是有利的，因?yàn)楦唠娊橘|(zhì)常數(shù)使得能夠產(chǎn)生更多電荷(電容性效應(yīng))并且還能夠提高硅的表面電位(電介質(zhì)向量的連續(xù)性)，由此允許生成寄生電子的接口狀態(tài)被清空。
[0032]另外，在該變型中能夠提供具有比在前面的變型中使用的BOX層高的質(zhì)量的抗反射層，尤其是當(dāng)抗反射層包括氧化鉭時(shí)。
[0033]優(yōu)選地高電介質(zhì)常數(shù)電介質(zhì)可以包