溝槽型mosfet的esd結(jié)構(gòu)及工藝方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是指一種溝槽型MOSFET的ESD結(jié)構(gòu)， 本發(fā)明還涉及所述溝槽型MOSFET的ESD結(jié)構(gòu)的工藝方法。
【背景技術(shù)】
[0002] ESD (Electro-Static Discharge)的意思是"靜電放電"。ESD是20世紀(jì)中期以來 形成的以研究靜電的產(chǎn)生、危害及靜電防護(hù)等的學(xué)科。因此，國際上習(xí)慣將用于靜電防護(hù)的 器材統(tǒng)稱為ESD，中文名稱為靜電阻抗器。靜電是一種客觀存在的自然現(xiàn)象，產(chǎn)生的方式多 種，如接觸、摩擦、電器間感應(yīng)等。靜電的特點(diǎn)是長(zhǎng)時(shí)間積聚、高電壓、低電量、小電流和作用 時(shí)間短的特點(diǎn)。
[0003] 人體自身的動(dòng)作或與其他物體的接觸、分離、摩擦或感應(yīng)等因素，可以產(chǎn)生幾千伏 甚至上萬伏的靜電。
[0004] 靜電在多個(gè)領(lǐng)域造成嚴(yán)重危害。摩擦起電和人體靜電是電子工業(yè)中的兩大危害， 常常造成電子電器產(chǎn)品運(yùn)行不穩(wěn)定，甚至損壞。ESD對(duì)電子產(chǎn)品造成的破壞和損傷有突發(fā)性 損傷和潛在性損傷兩種。所謂突發(fā)性損傷，指的是器件被嚴(yán)重?fù)p壞，功能喪失。這種損傷通 常能夠在生產(chǎn)過程中的質(zhì)量檢測(cè)中能夠發(fā)現(xiàn)，因此給工廠帶來的主要是返工維修的成本。 而潛在性損傷指的是器件部分被損，功能尚未喪失，且在生產(chǎn)過程的檢測(cè)中不能發(fā)現(xiàn)，但在 使用當(dāng)中會(huì)使產(chǎn)品變得不穩(wěn)定，時(shí)好時(shí)壞，因而對(duì)產(chǎn)品質(zhì)量構(gòu)成更大的危害。
[0005] 針對(duì)集成ESD保護(hù)的溝槽型M0SFET，其源端引出PAD與柵極引出PAD版圖如圖1 所示，通常ESD保護(hù)采用一圈一圈的N、P間隔排列形成如圖3環(huán)形的PN結(jié)，形成二極管，原 理圖如圖2所示，在溝槽型MOSFET的柵極與源極之間串接ESD二極管，ESD多晶硅位于如 圖1所示的柵極PAD的下方（圖1右邊為局部放大圖），一般根據(jù)器件耐壓的需求換算成 PN結(jié)的個(gè)數(shù)，然后制成如圖3所示的ESD保護(hù)結(jié)構(gòu)，目前的主流設(shè)計(jì)使用溝槽來做管芯周邊 的保護(hù)環(huán)，以替代體注入形成的PN結(jié)保護(hù)環(huán)，保護(hù)環(huán)的溝槽需環(huán)繞管芯區(qū)一周（圖中僅使 用局部區(qū)域進(jìn)行描述，其他區(qū)域圖示溝槽無異）。ESD多晶硅通常位于柵極PAD的下方，制 約了柵極PAD的面積。
[0006] 該ESD保護(hù)結(jié)構(gòu)的工藝方法為：先完成MOSFET的溝槽以及柵極等工藝，如圖4所 示；然后再淀積一層厚約3000A的氧化層，淀積ESD多晶硅，經(jīng)過刻蝕及離子注入形成ESD 保護(hù)結(jié)構(gòu)，如圖5所示，圖中7、8即分別為ESD二極管的兩個(gè)引出電極，最后通過金屬互聯(lián)， 一端連接?xùn)艠O，一端連接源極，從而形成ESD保護(hù)電路。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明所要解決的技術(shù)問題是提供一種溝槽型MOSFET的ESD結(jié)構(gòu)，利用保護(hù)環(huán)溝 槽形成沿溝槽方向的N、P交替的串接的PN結(jié)。
[0008] 本發(fā)明還要解決的技術(shù)問題在于提供所述溝槽型MOSFET的ESD結(jié)構(gòu)的工藝方法。
[0009] 為解決上述問題，本發(fā)明所述的溝槽型MOSFET的ESD結(jié)構(gòu)，包含：在溝槽型 MOSFET的周圍具有保護(hù)環(huán)溝槽，所述的ESD結(jié)構(gòu)集成在保護(hù)環(huán)的溝槽中，所述保護(hù)環(huán)溝槽 穿過體區(qū)底部位于外延層中，溝槽內(nèi)填充多晶硅；
[0010] 所述多晶硅分段進(jìn)行N-P或者P-N，或者N-P-......-N-P或者P-N-......_P_N的間 隔摻雜，以形成一個(gè)或多個(gè)等效串接的二極管，串接的二極管首尾兩端電極分別連接溝槽 型MOSFET的柵極及源極。
[0011] 進(jìn)一步地，根據(jù)溝槽型MOSFET的ESD耐壓需求，換算成等效的PN結(jié)的個(gè)數(shù)，決定 對(duì)保護(hù)環(huán)的溝槽內(nèi)多晶硅進(jìn)行N、P間隔注入的分段數(shù)，即形成的等效的二極管的個(gè)數(shù)。
[0012] 本發(fā)明所述的溝槽型MOSFET的ESD結(jié)構(gòu)的工藝方法，包含如下的步驟：
[0013] 第1步，使用硬掩膜在外延上定義出保護(hù)環(huán)圖形，刻蝕形成保護(hù)環(huán)的溝槽；
[0014] 第2步，移除硬掩膜，在整個(gè)外延表面形成一層氧化層作為柵氧化層；
[0015] 第3步，保護(hù)環(huán)的溝槽內(nèi)淀積多晶硅并回刻至外延表面；
[0016] 第4步，整個(gè)外延表面生長(zhǎng)一層氧化層，然后進(jìn)行體區(qū)注入；
[0017] 第5步，使用源區(qū)注入的掩膜板，或者保護(hù)環(huán)掩膜板進(jìn)行保護(hù)環(huán)溝槽的雜質(zhì)注入， 并按照版圖將部分溝槽注入反型，形成N、P交替排列的串接的PN結(jié)；
[0018] 第6步，層間介質(zhì)淀積，刻蝕形成接觸孔，將溝槽中多晶硅引出；
[0019] 第7步，形成阻擋層金屬，進(jìn)行鎢淀積，制作金屬引線，將溝槽內(nèi)多晶硅引出形成 ESD電路，并將該ESD電路的兩端分別與MOSFET的柵極及源極連接。
[0020] 所述第1步中，刻蝕的保護(hù)環(huán)的溝槽深度為1~2 μm。
[0021] 所述第2步中，淀積的氧化層的厚度為150~ΙΟΟΟΑ。
[0022] 所述第3步中，對(duì)于NM0S，保護(hù)環(huán)的溝槽內(nèi)淀積的多晶硅為N型；對(duì)于PM0S，溝槽 內(nèi)淀積的多晶硅為P型；多晶硅摻雜濃度為IO is~10 19atomS/cm3。
[0023] 所述第4步中，體區(qū)注入能量為120~300keV,劑量為IO13~10 15atoms/cm2。
[0024] 所述第7步中，阻擋層金屬為鈦和/或氮化鈦。
[0025] 本發(fā)明溝槽型MOSFET的ESD結(jié)構(gòu)，利用保護(hù)環(huán)的溝槽，在溝槽內(nèi)形成N、P交替間 隔排列的多晶硅，構(gòu)成一個(gè)或多個(gè)串接的PN結(jié)，等效成ESD二極管，并通過金屬引線將該P(yáng)N 結(jié)形成的等效ESD二極管兩極分別與MOSFET的源極、柵極連接，形成MOSFET的ESD保護(hù)結(jié) 構(gòu)。本發(fā)明所述的溝槽型MOSFET的ESD結(jié)構(gòu)的工藝方法，使用保護(hù)環(huán)的方式，減少了 ESD 多晶硅淀積及刻蝕步驟，簡(jiǎn)化了工藝步驟，降低了成本。
【附圖說明】
[0026] 圖1是溝槽型MOSFET集成ESD的版圖；
[0027] 圖2是MOSFET集成ESD的等效電路圖；
[0028] 圖3是現(xiàn)有溝槽型MOSFET的ESD保護(hù)環(huán)的示意圖；
[0029] 圖4~5是現(xiàn)有溝槽型MOSFET集成ESD的工藝示意圖；
[0030] 圖6是本發(fā)明溝槽型MOSFET的ESD結(jié)構(gòu)的版圖示意圖；
[0031] 圖7是本發(fā)明溝槽型MOSFET的ESD結(jié)構(gòu)的ESD保護(hù)環(huán)溝槽剖面示意圖；
[0032] 圖8~14是本發(fā)明溝槽型MOSFET的ESD結(jié)構(gòu)的工藝步驟圖；
[0033] 圖15是本發(fā)明溝槽型MOSFET的ESD結(jié)構(gòu)的工藝步驟流程圖。
[0034] 附圖標(biāo)記說明
[0035] 1是外延，2是概氧化層，3是多晶娃，4是厚氧化娃層，5是概極