半導(dǎo)體結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及一種半導(dǎo)體結(jié)構(gòu)。更具體地，本發(fā)明涉及一種電容器或具有單層支撐結(jié)構(gòu)的電容器的圓柱狀存儲節(jié)點。此外，本發(fā)明還公開了一種自定位方法，以形成這種單層支撐結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著集成電路的積集度不斷提高，電子元件的尺寸也被越做越小，例如，集成電路中常被利用到的電容器，它可作為動態(tài)隨機存取存儲器(DRAM)裝置的電荷存儲元件。
[0003]為了盡量減少各個電容器所占芯片面積，而另一方面又要保持一定的電容值，目前的電容器結(jié)構(gòu)已變得又高又細。然而，當(dāng)前電容器尺寸已接近工藝極限，故需要開發(fā)新的制程技術(shù)，使得電容器能被進一步縮放到更小的尺寸。
[0004]目前常見的電容器結(jié)構(gòu)是所謂的容器狀的存儲節(jié)點裝置。形成該等容器狀的存儲節(jié)點被的方法是先在一模板層或支撐結(jié)構(gòu)形成高縱寬比的通孔，然后均勻沉積存儲節(jié)點層。接著去除模板層，然后在容器狀的存儲節(jié)點層上沉積介電材料及電容器單元板。缺點是，高縱寬比的容器狀存儲節(jié)點在結(jié)構(gòu)上顯得特別薄弱、易倒塌、扭曲或從底層破裂。
[0005]為了避免高縱寬比容器狀存儲節(jié)點倒塌，業(yè)界已開發(fā)出一種網(wǎng)型支撐結(jié)構(gòu)。然而，現(xiàn)有技術(shù)有幾個缺點，例如，仍需要額外的掩?；蚬饪滩襟E，以打開支撐網(wǎng)氮化物層，用在形成雙側(cè)DRAM電容器。此外，由在臨界尺寸繼續(xù)縮小，對不準或光刻疊對偏差亦是待克服的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的主要目的是提供一種具有單層支撐結(jié)構(gòu)的電容器的筒狀的存儲節(jié)點，以解決上述公知技術(shù)的問題和缺點。
[0007]根據(jù)本發(fā)明的一實施例，一種半導(dǎo)體結(jié)構(gòu)包括其上具有至少一個導(dǎo)電區(qū)域的基底、多個設(shè)置在所述基底上的筒狀容器電極，其中，每個所述筒狀容器電極具有一個水平部，其與所述至少一個導(dǎo)電區(qū)域直接接觸，和連接該水平部的垂直側(cè)部，以及一支撐結(jié)構(gòu)，包含有多個條形部，彼此平行排列，以及多個卡環(huán)，介在相鄰的兩條所述多個條形部之間，其中各個所述卡環(huán)箝制固定住每個所述筒狀容器電極，且所述多個條形部及多個卡環(huán)是位在同一水平面上。
[0008]根據(jù)本發(fā)明的一個實施例中，多個筒狀容器電極排成多數(shù)列，并且其中，所述筒狀容器電極中各列被兩個相鄰的條帶夾在中間。
[0009]根據(jù)本發(fā)明的一個實施例中，所述多個條形部和多個卡環(huán)是由一單一均質(zhì)材料層制成。
【附圖說明】
[0010]圖1到圖10例示出一種自定位形成方法，是在結(jié)構(gòu)上由一個單一層的支撐結(jié)構(gòu)支撐的圓筒狀存儲節(jié)點的電容器的容器，其中:
[0011]圖1例示出一種部分存儲器矩陣的剖視圖；
[0012]圖2A例示出部分存儲器矩陣和容器開口的上視圖，圖2B是沿圖2A的線Ι-Γ截取的剖視圖；
[0013]圖3A顯示出除去頂部氧化硅層之后的容器的俯視圖，圖3B是沿圖3A的線Ι_Γ截取的剖視圖；
[0014]圖4Α顯示出斜角度離子注入工藝之后的容器的俯視圖，圖4Β是沿圖4Α的線Ι-Γ截取的剖視圖；
[0015]圖5Α顯示出在選擇性去除未摻雜的多晶硅層之后的容器的俯視圖，圖5Β是沿圖5Α的線Ι-Γ截取的剖視圖，圖5C是沿圖5Α的線ΙΙ-ΙΓ截取的剖視圖；
[0016]圖6Α顯示出在全面沉積ALD氧化層之后的容器的俯視圖，圖6Β是沿圖6Α的線Ι-Γ截取的剖視圖，圖6C是沿圖6Α的線ΙΙ-ΙΓ截取的剖視圖；
[0017]圖7Α顯示出在形成環(huán)形間隙壁之后的容器的俯視圖，圖7Β是沿圖7Α的線Ι_Γ截取的剖視圖，圖7C是沿圖7Α的線ΙΙ-ΙΓ截取的剖視圖；
[0018]圖8Α顯示出在去除阻擋層及摻雜層之后的容器的俯視圖，圖8Β是沿圖8Α的線Ι-Γ截取的剖視圖；
[0019]圖9Α是表示去除PSG層之后的容器的俯視圖。圖9Β是沿圖9Α的線Ι-Γ截取的剖視圖。圖9C是沿圖9Α線ΙΙ-ΙΓ截取的剖視圖；以及
[0020]圖10例示本發(fā)明電容器結(jié)構(gòu)的剖面圖。
[0021]其中，附圖標(biāo)記說明如下:
[0022]10 基底
[0023]12導(dǎo)電區(qū)域
[0024]14介電層
[0025]18停止層
[0026]20 USG 層
[0027]22 PSG 層
[0028]24氮化硅層
[0029]24a環(huán)形的氮化硅間隙壁
[0030]26未摻雜的多晶硅層
[0031]26a摻雜層
[0032]28氧化硅層
[0033]30容器開孔
[0034]32 容器
[0035]34阻擋層
[0036]36 落差
[0037]40斜角度離子注入工藝
[0038]42條狀區(qū)域
[0039]43陰影區(qū)域
[0040]52硅氧層
[0041]52a環(huán)形的硅氧間隙壁
[0042]66電容介電層
[0043]68導(dǎo)電層
[0044]80單層的支撐結(jié)構(gòu)
[0045]R1、R2、R3 列
【具體實施方式】
[0046]在下面的描述中，給出許多具體細節(jié)，以提供徹底理解本發(fā)明。然而，很明顯的，本領(lǐng)域技術(shù)人員亦能在沒有這些具體細節(jié)下仍可實施本發(fā)明。此外，某些公知的系統(tǒng)配置或處理步驟沒有被詳細披露，因為這些應(yīng)是本領(lǐng)域技術(shù)人員所熟知的。
[0047]同樣地，例示出該裝置的實施例的附圖是半示意性的，不是按比例繪制，附圖中有些尺寸被夸大以為了清楚呈現(xiàn)。還有，為便于說明和描述，在多個實施例中若具有共同的特征，則以相同或類似的附圖標(biāo)記描述。
[0048]文中術(shù)語“半導(dǎo)體基板”，“半導(dǎo)體構(gòu)造”和本文所用的“半導(dǎo)體基底”包括任何半導(dǎo)體材料，包括，但不限于，單塊半導(dǎo)體材料，例如半導(dǎo)體芯片(單獨或在包括其它材料的組合件)及半導(dǎo)體材料區(qū)域(無論是單獨使用或以包含其它材料的組合件)。文中術(shù)語“基底”是指任何支撐結(jié)構(gòu)，包括，但不限于，以上所述的半導(dǎo)體基底。
[0049]文中術(shù)語“水平”，如本文所用被定義為平行在該半導(dǎo)體基底的主要表面，而不管其方向的平面。術(shù)語“垂直”則垂直如前定義的水平方向。術(shù)語，如“上”，“上方”，“下方”，“底部”，“頂部”，“側(cè)”(如在“側(cè)壁”)，“更高”，“下”，“上方”和“下“，均相對在如前定義的水平面。
[0050]請參閱圖1至圖10，首先如圖1所示，提供一基底10，其上可形成集成電路元件或電路?；?0可包括單晶硅，或基本上由單晶硅所構(gòu)成，以下亦稱為半導(dǎo)體基底，或者基底10可以是半導(dǎo)體基底的一部分。雖然在本實施例中，基底10被繪示出為均勻的，然而在其它實施例中基底10可以包括在不同材料。例如，基底10可以對應(yīng)在包含一個或多個與集成電路制造相關(guān)的材料的半導(dǎo)體基底或基材。在這些實施例中，上述材料可以是金屬材料、阻擋層材料、擴散材料或絕緣材料等。
[0051]根據(jù)本發(fā)明實施例，至少一個導(dǎo)電區(qū)域12被設(shè)置在基底10，例如，所述導(dǎo)電區(qū)域12可以是接觸件、源/汲極摻雜區(qū)，或轉(zhuǎn)接墊區(qū)域。例如，當(dāng)所述導(dǎo)電區(qū)域12是接觸件的情況下，導(dǎo)電區(qū)域12被嵌入在介電層14，如氧化硅層。最初，導(dǎo)電區(qū)域12與介電層14可以覆蓋有停止層18，例如氮化物蝕刻停止層。未摻雜的硅酸鹽玻璃(USG)層20沉積在停止層18上。接著在USG層20上沉積一磷硅玻璃(PSG)層22，作為一個模板層，用以形成電容容器電極。然后在PSG層22上沉積氮化硅層24。未摻雜的多晶硅層26被沉積在氮化硅層24上，然后在未摻雜的多晶硅層26上沉積氧化硅層28。
[0052]如圖2A及圖2B所示，先進行一光刻及蝕刻工藝，在氧化硅層28、未摻雜的多晶硅層26、氮化硅層24、PSG層22、USG層20以及停止層18中蝕刻出多個密集排列的高縱寬比的容器開孔30。圖2A中為簡化說明，僅例示出3x3矩陣的容器開孔30。如圖2B所示，各個容器開孔30均貫通氧化硅層28、未摻雜的多晶硅層26、氮化硅層24、PSG層22、USG層20以及停止層18，顯露出部分的導(dǎo)電區(qū)域12。
[0053]接著，在氧化硅層28上及各個容器開孔30內(nèi)均勻沉積均厚的導(dǎo)電層，例如鈦或氮化鈦。上述的導(dǎo)電層共形的覆蓋住各個容器開孔30的內(nèi)表面。接著，在導(dǎo)電層上形成一阻擋層34，并使阻擋層34完全填滿容器開孔30。再利用化學(xué)機械拋光(CMP)工藝將氧化硅層28上方的導(dǎo)電層移除，顯露出氧化硅層28的上表面。剩余的位在容器開孔30內(nèi)的導(dǎo)電層則構(gòu)成一筒狀儲存節(jié)點容器(下簡稱”容器”)32，其作為電容器的下電極。
[0054]如圖3A及圖3B所示，接著，將氧化硅層28完全去除，顯露出未摻雜的多晶硅層26的上表面。此時，容器32的一尖端部位突出在未摻