半導(dǎo)體裝置、半導(dǎo)體裝置的制造方法以及電子設(shè)備的制造方法
【專利說明】半導(dǎo)體裝置、半導(dǎo)體裝置的制造方法以及電子設(shè)備
[0001]相關(guān)申請的交叉參考
[0002]本申請要求享有于2014年3月3日提交的日本在先專利申請JP2014-040388的權(quán)益，其全部內(nèi)容以引用的方式并入本文。
技術(shù)領(lǐng)域
[0003]本公開涉及一種半導(dǎo)體裝置、半導(dǎo)體裝置的制造方法以及電子設(shè)備，具體地，涉及一種在針對各區(qū)域控制半導(dǎo)體基板的表面上具有懸空鍵終端效應(yīng)的原子的濃度的情況下能夠抑制半導(dǎo)體基板尺寸增大的半導(dǎo)體裝置、半導(dǎo)體裝置的制造方法以及電子設(shè)備。
【背景技術(shù)】
[0004]在諸如CCD (電荷藕合器件)或CMOS (互補金屬氧化物半導(dǎo)體)圖像傳感器等固態(tài)圖像拾取元件中，重要的是減少導(dǎo)致圖像質(zhì)量劣化的半導(dǎo)體基板的表面上的暗電流。
[0005]暗電流的產(chǎn)生原因在于，由于在固態(tài)圖像拾取元件的制造過程中通過諸如CVD (化學(xué)氣相沉積)和干法刻蝕等等離子體處理而受到諸如充電和UV照射等等離子體損傷，從而使半導(dǎo)體基板的界面能級增大。
[0006]據(jù)此，已設(shè)計出一種通過利用在器件界面上具有懸空鍵終端效應(yīng)的諸如氫和氟等原子來降低界面能級以減少暗電流的方法。
[0007]例如，已設(shè)計出一種將氫從鈍化膜(SiN膜)脫離并使其與光電二極管(即，半導(dǎo)體基板的光接收元件)的表面上的懸空鍵結(jié)合以減少表面上的暗電流的方法。
[0008]然而，根據(jù)該方法，氫被供給到具有像素部和周邊電路部的半導(dǎo)體基板的整個表面上。因此，當(dāng)確保像素部中的氫供給量時，供給到周邊電路部的微細晶體管的氫量變得過量。這導(dǎo)致在半導(dǎo)體基板的表面(器件界面)側(cè)的氫剩余以及HCI (熱載流子注入)和NBTI (負(fù)偏壓溫度不穩(wěn)定性)耐性的劣化。
[0009]為了解決這個問題，已提出一種使像素部和周邊電路部中的作為氫供給源的鈍化膜的剩余氫量不同而能夠獨立控制供給到半導(dǎo)體基板的表面的氫量的方法(例如，參照日本專利申請?zhí)亻_N0.2009-188068)。
[0010]然而，根據(jù)日本專利申請?zhí)亻_N0.2009-188068的方法，很難控制在離像素部和周邊電路部之間的邊界不是很遠的區(qū)域中鈍化膜的剩余氫量。因此，不能配置氫供給量被理想控制的有源元件等，這導(dǎo)致半導(dǎo)體基板尺寸的增大。

【發(fā)明內(nèi)容】

[0011]鑒于以上情況完成了本公開，因此希望在針對各區(qū)域控制半導(dǎo)體基板的表面上的具有懸空鍵終端效應(yīng)的原子的濃度的情況下抑制半導(dǎo)體基板尺寸的增大。
[0012]根據(jù)本公開的實施方案，提供了一種半導(dǎo)體裝置。所述半導(dǎo)體裝置包括第一半導(dǎo)體基板和第一原子擴散防止部，第一原子擴散防止部配置在第一半導(dǎo)體基板的一部分上并構(gòu)造成防止具有懸空鍵終端效應(yīng)的原子擴散。
[0013]在本公開的上述實施方案中，設(shè)置了第一半導(dǎo)體基板和配置在第一半導(dǎo)體基板的一部分上并構(gòu)造成防止具有懸空鍵終端效應(yīng)的原子擴散的第一原子擴散防止部。
[0014]根據(jù)本公開的另一個實施方案，提供了一種半導(dǎo)體裝置的制造方法。所述方法包括形成半導(dǎo)體基板和形成原子擴散防止部，所述原子擴散防止部配置在所述半導(dǎo)體基板的一部分上并構(gòu)造成防止具有懸空鍵終端效應(yīng)的原子擴散。
[0015]在本公開的上述實施方案中，形成了半導(dǎo)體基板和配置在半導(dǎo)體基板的一部分上并構(gòu)造成防止具有懸空鍵終端效應(yīng)的原子擴散的原子擴散防止部。
[0016]根據(jù)本公開的另一個實施方案，提供了一種電子設(shè)備。所述電子設(shè)備包括半導(dǎo)體基板和原子擴散防止部，所述原子擴散防止部配置在所述半導(dǎo)體基板的一部分上并構(gòu)造成防止具有懸空鍵終端效應(yīng)的原子擴散。
[0017]在本公開的上述實施方案中，設(shè)置了半導(dǎo)體基板和配置在半導(dǎo)體基板的一部分上并構(gòu)造成防止具有懸空鍵終端效應(yīng)的原子擴散的原子擴散防止部。
[0018]根據(jù)本公開，可以針對各區(qū)域控制半導(dǎo)體基板的表面上的具有懸空鍵終端效應(yīng)的原子的濃度。另外，根據(jù)本公開，在針對各區(qū)域控制半導(dǎo)體基板的表面上的具有懸空鍵終端效應(yīng)的原子的濃度的情況下能夠抑制半導(dǎo)體基板尺寸的增大。
[0019]需要指出的是，上述效果僅僅是說明性的，可以產(chǎn)生本公開中所述的任意效果。
【附圖說明】
[0020]從附圖中所示出的以下【具體實施方式】將更明顯地看出本公開的這些和其他目的、特征和優(yōu)點。
[0021]圖1是示出作為本公開適用的半導(dǎo)體裝置的CMOS圖像傳感器的實施方案的構(gòu)成例的圖；
[0022]圖2A?2C是示出圖1中所示的CMOS圖像傳感器的配置例的圖；
[0023]圖3是說明在CMOS圖像傳感器的配置是圖2A中所示的第一配置的情況下的CMOS圖像傳感器的第一構(gòu)成例的斷面圖；
[0024]圖4A?4F是示出圖3中所示的CMOS圖像傳感器的制造方法的第一個例子的圖；
[0025]圖5A?5F是示出圖3中所示的CMOS圖像傳感器的制造方法的第二個例子的圖；
[0026]圖6是說明在CMOS圖像傳感器的配置是圖2A中所示的第一配置的情況下的CMOS圖像傳感器的第二構(gòu)成例的斷面圖；
[0027]圖7是說明在CMOS圖像傳感器的配置是圖2B中所示的第二配置的情況下的CMOS圖像傳感器的第一構(gòu)成例的斷面圖；
[0028]圖8是說明在CMOS圖像傳感器的配置是圖2B中所示的第二配置的情況下的CMOS圖像傳感器的第二構(gòu)成例的斷面圖；
[0029]圖9是說明在CMOS圖像傳感器的配置是圖2B中所示的第二配置的情況下的CMOS圖像傳感器的第三構(gòu)成例的斷面圖；
[0030]圖10是說明在CMOS圖像傳感器的配置是圖2B中所示的第二配置的情況下的CMOS圖像傳感器的第四構(gòu)成例的斷面圖；
[0031]圖11是說明在CMOS圖像傳感器的配置是圖2B中所示的第二配置的情況下的CMOS圖像傳感器的第五構(gòu)成例的斷面圖；
[0032]圖12是說明在CMOS圖像傳感器的配置是圖2B中所示的第二配置的情況下的CMOS圖像傳感器的第六構(gòu)成例的斷面圖；
[0033]圖13是示出在半導(dǎo)體基板的層數(shù)是3的情況下CMOS圖像傳感器的配置例的圖；
[0034]圖14是示出作為本公開適用的半導(dǎo)體裝置的CMOS圖像傳感器的第二實施方案的構(gòu)成例的圖；
[0035]圖15是示出構(gòu)成圖14中所示的像素陣列單元的像素的構(gòu)成例的圖；
[0036]圖16是示出圖14中所示的CMOS圖像傳感器的氫供給區(qū)域和氫抑制區(qū)域的例子的圖；
[0037]圖17是示出圖14中所示的CMOS圖像傳感器的氫供給區(qū)域和氫抑制區(qū)域的例子的圖；
[0038]圖18是示出圖14中所示的CMOS圖像傳感器的氫供給區(qū)域和氫抑制區(qū)域的例子的圖；
[0039]圖19是示出圖14中所示的CMOS圖像傳感器的氫供給區(qū)域和氫抑制區(qū)域的例子的圖；
[0040]圖20是示出比較器的構(gòu)成例的圖；
[0041]圖21是示出圖14中所示的CMOS圖像傳感器的氫供給區(qū)域和氫抑制區(qū)域的例子的圖；
[0042]圖22示出了氫供給區(qū)域和氫抑制區(qū)域的結(jié)構(gòu)例的斷面圖和下面圖；
[0043]圖23是圖22中所示的斷面圖的部分放大圖；
[0044]圖24A和圖24B分別是氫抑制區(qū)域的另一個斷面圖和側(cè)壁面圖；
[0045]圖25是示出接觸件的另一種形狀的例子的圖；
[0046]圖26是示出接觸件的另一種形狀的例子的圖；
[0047]圖27是示出氫抑制區(qū)域的另一個結(jié)構(gòu)例的斷面圖；
[0048]圖28是示出氫抑制區(qū)域的另一個結(jié)構(gòu)例的斷面圖；
[0049]圖29是示出作為本公開適用的半導(dǎo)體裝置的CMOS圖像傳感器的第三實施方案的氫抑制區(qū)域的結(jié)構(gòu)例的圖；
[0050]圖30是示出圖29中所示的氫抑制區(qū)域的另一個結(jié)構(gòu)例的圖；
[0051]圖31是示出圖29中所示的氫抑制區(qū)域的另一個結(jié)構(gòu)例的圖；
[0052]圖32是示出圖29中所示的氫抑制區(qū)域的另一個結(jié)構(gòu)例的圖；
[0053]圖33是示出作為本公開適用的半導(dǎo)體裝置的CMOS圖像傳感器的第四實施方案的構(gòu)成例的圖；
[0054]圖34是示出圖33中所示的傳感器部和周邊電路部的結(jié)構(gòu)例的圖；
[0055]圖35是示出圖33中所示的傳感器部和周邊電路部的另一個結(jié)構(gòu)例的圖；
[0056]圖36是示出作為本公開適用的半導(dǎo)體裝置的無線裝置的構(gòu)成例的圖；
[0057]圖37是示出作為本公開適用的半導(dǎo)體裝置的CMOS圖像傳感器的第五實施方案的像素陣列單元和信號處理電路的第一結(jié)構(gòu)例的圖；
[0058]圖38是示出氫供給材料的另一個結(jié)構(gòu)例的圖；
[0059]圖39是示出氫供給材料的另一個結(jié)構(gòu)例的圖；
[0060]圖40是示出圖37中所示的氫供給材料和金屬材料的配置例的示意性上面圖；
[0061]圖41是示出圖37中所示的氫供給材料和金屬材料的配置例的示意性上面圖；
[0062]圖42是示出作為本公開適用的半導(dǎo)體裝置的CMOS圖像傳感器的第五實施方案的像素陣列單元和信號處理電路的第二結(jié)構(gòu)例的圖；
[0063]圖43是示出圖42中所示的TCV和氫供給材料的配置例的示意性上面圖；以及
[0064]圖44是示出作為本公開適用的電子設(shè)備的圖像拾取裝置的構(gòu)成例的框圖。
【具體實施方式】
[0065]接著，說明本公開的前提條件和實現(xiàn)本公開的方式(以下被稱作實施方案)。需要指出的是，按以下順序進行說明。
[0066]1.第一實施方案:CM0S圖像傳感器(圖1?13)
[0067]2.第二實施方案:CM0S圖像傳感器(圖14?28)
[0068]3.第三實施方案:CM0S圖像傳感器(圖29?32)
[0069]4.第四實施方案:CM0S圖像傳感器(圖33?35)
[0070]5.第五實施方案:無線裝置(圖36)
[0071]6.第六實施方案:CM0S圖像傳感器(圖37?43)
[0072]7.第七實施方案:圖像拾取裝置(圖44)
[0073]1.第一實施方案
[0074](CMOS圖像傳感器的第一實施方案的構(gòu)成例)
[0075]圖1是示出作為本公開適用的半導(dǎo)體裝置的CMOS圖像傳感器的第一實施方案的構(gòu)成例的圖。
[0076]CMOS圖像傳感器10以在諸如硅基板等半導(dǎo)體基板(芯片)(未示出)上形成像素區(qū)域11、控制電路12、邏輯電路13、像素驅(qū)動線14和垂直信號線15的這種方式來獲得。CMOS圖像傳感器10拾取被寫體的圖像并輸出各像素的像素信號。
[0077]具體地，像素區(qū)域11具有以矩陣模式二維配置的像素并且拾取圖像，各像素具有產(chǎn)生與入射光的光量對應(yīng)的電荷量的電荷并在其中蓄積電荷的光電轉(zhuǎn)換元件。另外，對于矩陣模式的像素來說，像素區(qū)域11在圖1的水平方向(行方向)上具有針對各行的像素驅(qū)動線14并且在垂直方向(列方向)上具有針對各列的垂直信號線15。
[0078]另外，控制電路12具有垂直驅(qū)動單元21、列處理單元22、水平驅(qū)動單元23和系統(tǒng)控制單元24并控制像素信號的讀出。
[0079]具體地，垂直驅(qū)動單元21具有移位寄存器和地址解碼器等并以行為單位等驅(qū)動像素區(qū)域11的各像素。垂直驅(qū)動單元21具有與像素驅(qū)動線14的一端連接的輸出端(未示出)，該輸出端與各行對應(yīng)。雖然未示出垂直驅(qū)動單元21的具體構(gòu)成,但是垂直驅(qū)動單元21具有兩個掃描系統(tǒng)，即，讀出掃描系統(tǒng)和復(fù)位掃描系統(tǒng)。
[0080]讀出掃描系統(tǒng)按順序選擇各行而以行為單位按順序讀出來自各像素的像素信號并從與所選擇的行的像素驅(qū)動線14連接的輸出端輸出選擇脈沖等。
[0081]為了使光電轉(zhuǎn)換元件的不需要的電荷復(fù)位，復(fù)位掃描系統(tǒng)在讀出掃描系統(tǒng)的掃描先于快門速度的時間從與各行的像素驅(qū)動線14連接的輸出端輸出控制脈沖。通過復(fù)位掃描系統(tǒng)的掃描，對各行按順序進行所謂的電子快門操作。這里，電子快門操作表示其中將光電轉(zhuǎn)換元件的電荷丟棄以開始新的曝光(開始電荷的蓄積)的操作。
[0082]從由垂直驅(qū)動單元21的讀出掃描系統(tǒng)所選擇行的各像素輸出的像素信號經(jīng)由各垂直信號線15供給到列處理單元22。
[0083]列處理單元22具有用于像素區(qū)域11的各列的信號處理電路。列處理單元22的各信號處理電路對從所選擇行的各像素經(jīng)由垂直信號線15輸出的像素信號進行諸如CDS (相關(guān)雙采樣)處理等降噪處理和諸如A/D (模擬/數(shù)字)轉(zhuǎn)換處理等信號處理。通過⑶S處理，去除諸如復(fù)位噪聲和放大晶體管的閾值波動等像素固有的固定圖形噪聲。列處理單元22暫時保持進行信號處理后的像素信號。
[0084]水平驅(qū)動單元23具有移位寄存器和地址解碼器等并按順序選擇列處理單元22的信號處理電路。通過水平驅(qū)動單元23的選擇性掃描，將由列處理單元22的各信號處理電路處理的像素信號按順序輸出到邏輯電路13。
[0085]系統(tǒng)控制單元24具有產(chǎn)生各種定時信號的定時發(fā)生器等，并且基于由定時發(fā)生器產(chǎn)生的各種定時信號來控制垂直驅(qū)動單元21、列處理單元22和水平驅(qū)動單元23。
[0086]邏輯電路13具有信號處理單元31和存儲單元32并對從控制電路12供給的像素信號進行規(guī)定的信號處理。
[0087]具體地，信號處理單元31至少具有加法處理功能。信號處理單元31對從列處理單元22輸出的像素信號進行諸如加法處理等各種信號處理。此時，信號處理單元31必要時在存儲單元32中存儲信號處理的中間結(jié)果等并且在適當(dāng)?shù)臅r機參照該中間結(jié)果。信號處理單元31輸出進行信號處理后的像素信號。
[0088]存儲單元32具有DRAM(動態(tài)隨機存取存儲器)和SRAM(靜態(tài)隨機存取存儲器)
坐寸ο
[0089]具有上述構(gòu)成的CMOS圖像傳感器10的像素區(qū)域11的各像素、控制電路12和邏輯電路13由各種有源元件制成。例如，像素區(qū)域的各像素由光電二極管和晶體管等制成。
[0090](CMOS圖像傳感器的配置例)
[0091]圖2A?2C是示出圖1中所示的CMOS圖像傳感器10的配置例的圖。
[0092]例如，CMOS圖像傳感器10的像素區(qū)域11、控制電路12和邏輯電路13的配置可以是圖2A?2C所示的第一至第三配置中的任一種。
[0093]S卩，CMOS圖像傳感器10的像素區(qū)域11、控制電路12和邏輯電路13的配置可以是如圖2A所示的其中像素區(qū)域11、控制電路1