形成低電阻接觸件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及形成低電阻接觸件的方法。
【背景技術(shù)】
[0002]在集成電路(IC)的制造中，諸如晶體管、二極管和電阻器的器件可以形成在晶圓(例如，硅晶圓或另一種半導(dǎo)體晶圓)上，并使用一個(gè)或多個(gè)金屬化層將它們連接在一起。一個(gè)或多個(gè)金屬化層可以包括如本領(lǐng)域公知的用作電連接件以使器件互連的通孔和互連件。接觸件可以用于將通孔和互連件連接至器件。

【發(fā)明內(nèi)容】

[0003]為解決現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種用于形成電接觸件的方法，所述方法包括:在半導(dǎo)體襯底上方形成第一場(chǎng)效應(yīng)晶體管(FET)和第二場(chǎng)效應(yīng)晶體管(FET)，所述第二 FET的導(dǎo)電類型與所述第一 FET的導(dǎo)電類型不同；在所述半導(dǎo)體襯底上方形成介電層；在所述介電層中蝕刻出i)延伸至所述第一 FET的源極和漏極區(qū)的開口，以及ii)延伸至所述第二 FET的源極和漏極區(qū)的開口 ；在所述第一 FET的源極和漏極區(qū)和所述第二 FET的源極和漏極區(qū)上方形成硬掩模；去除所述硬掩模的第一部分，其中，所述第一部分形成在所述第一FET的源極和漏極區(qū)上方；在去除所述硬掩模的第一部分之后，在所述第一FET的源極和漏極區(qū)上方形成第一硅化物層，其中，形成所述第一硅化物層的步驟為:在所述第一FET的源極和漏極區(qū)上方沉積第一金屬層，和退火所述第一金屬層以使所述第一金屬層反應(yīng)并形成所述第一硅化物層；在形成所述第一硅化物層之后，去除所述硬掩模的第二部分，其中，所述第二部分形成在所述第二 FET的源極和漏極區(qū)上方；在去除所述硬掩模的第二部分之后，在所述第二 FET的源極和漏極區(qū)上方形成第二硅化物層，其中，形成所述第二硅化物層的步驟為:在所述第二 FET的源極和漏極區(qū)上方沉積第二金屬層，和退火所述第二金屬層以使所述第二金屬層反應(yīng)并形成所述第二硅化物層；以及在所述開口內(nèi)沉積第三金屬層以填充所述開口。
[0004]在上述方法中，其中，去除在所述第一 FET的源極和漏極區(qū)上方形成的所述硬掩模的第一部分的步驟為:在所述硬掩模上方沉積光刻膠層；圖案化所述光刻膠層，從而去除在所述硬掩模的第一部分上方形成的所述光刻膠層的第一部分，而保留所述硬掩模的第二部分上方形成的所述光刻膠層的第二部分；以及蝕刻所述硬掩模，其中，通過蝕刻去除所述硬掩模的第一部分，并且所述光刻膠層的第二部分防止去除所述硬掩模的第二部分。
[0005]在上述方法中，其中，在去除所述硬掩模的第一部分之后，所述硬掩模的第二部分保留在所述第二 FET的源極和漏極區(qū)上方，其中，在保留在所述第二 FET的源極和漏極區(qū)上方的所述硬掩模的第二部分上方沉積所述第一金屬層，并且所述硬掩模的第二部分防止所述第一硅化物層形成在所述第二 FET的源極和漏極區(qū)上方。
[0006]在上述方法中，其中，所述第三金屬層形成為與所述第一 FET的源極和漏極區(qū)和所述第二 FET的源極和漏極區(qū)接觸的所述電接觸件，并且，在沉積所述第三金屬層之前，形成所述第一硅化物層和所述第二硅化物層。
[0007]在上述方法中，其中，將所述硬掩模形成在i)所述第一 FET的源極和漏極區(qū)和所述第二 FET的源極和漏極區(qū)上方、ii)所述開口的側(cè)壁上方，以及iii)不位于所述開口內(nèi)部的部分所述介電層上方，并且，在形成所述第一硅化物層和所述第二硅化物層中，不利用第二硬掩模。
[0008]在上述方法中，其中，所述開口是用于形成所述電接觸件的接觸溝槽，所述電接觸件與所述第一 FET的源極和漏極區(qū)和所述第二 FET的源極和漏極區(qū)接觸。
[0009]在上述方法中，其中，所述第一 FET是PMOS FET，并且所述第二 FET是NMOS FET,其中，所述半導(dǎo)體襯底包括硅。
[0010]在上述方法中，其中，所述第一FET是PMOS FET，并且所述第二FET是NMOS FET，其中，所述半導(dǎo)體襯底包括硅；所述第一金屬層包括鎳，并且，所述第一硅化物層包括NiSi。
[0011]在上述方法中，其中，所述第一FET是PMOS FET，并且所述第二FET是NMOS FET，其中，所述半導(dǎo)體襯底包括硅；所述第一金屬層包括鎳，并且，所述第一硅化物層包括NiSi ；所述硬掩模包括氮化鈦(TiN)，所述方法還包括:在所述第一 FET的源極和漏極區(qū)上方和所述硬掩模的第二部分上方沉積所述第一金屬層；以及在所述第一 FET的源極和漏極區(qū)上方形成所述第一硅化物層之后，通過蝕刻工藝去除i)所述第一金屬層，和ii)所述硬掩模的第二部分，所述蝕刻工藝對(duì)所述第一金屬層和所述硬掩模的第二部分具有選擇性以防止去除所述第一硅化物層。
[0012]在上述方法中，其中，所述第一FET是PMOS FET，并且所述第二FET是NMOS FET，其中，所述半導(dǎo)體襯底包括硅；所述第一金屬層包括鎳，并且，所述第一硅化物層包括NiSi ；所述硬掩模包括二氧化硅(S12),所述方法還包括:在所述第一 FET的源極和漏極區(qū)上方和所述硬掩模的第二部分上方沉積所述第一金屬層；以及在所述第一 FET的源極和漏極區(qū)上方形成所述第一硅化物層之后，通過蝕刻工藝去除所述第一金屬層，所述蝕刻工藝對(duì)所述第一金屬層具有選擇性以防止去除所述第一硅化物層，其中，所述蝕刻工藝并不去除所述硬掩模的二氧化硅。
[0013]在上述方法中，其中，所述第一 FET是PMOS FET，并且所述第二 FET是NMOS FET,其中，所述半導(dǎo)體襯底包括硅；所述第二金屬層包括鈦，并且所述第二硅化物層包括TiSi。
[0014]在上述方法中，還包括:在形成所述第一硅化物層之后:去除先前未去除的整個(gè)所述硬掩模；將所述第二金屬層沉積在i)所述第一 FET的源極和漏極區(qū)上方，ii)所述第二 FET的源極和漏極區(qū)上方，iii)所述開口的側(cè)壁上方，和iv)不位于所述開口內(nèi)部的部分所述介電層上方；在所述第二金屬層上方沉積所述第三金屬層；以及實(shí)施化學(xué)機(jī)械平坦化(CMP)工藝，其中，所述CMP工藝去除部分所述第二金屬層和部分所述第三金屬層。
[0015]在上述方法中，其中，所述第二硅化物層包括的材料或化合物的組成與所述第一硅化物層的材料或化合物的組成不同。
[0016]在上述方法中，還包括:在所述第一 FET的源極和漏極區(qū)上方和所述硬掩模的第二部分上方沉積所述第一金屬層；在形成所述第一硅化物層之后，去除所述第一金屬層；在去除所述第一金屬層之后，在所述介電層中蝕刻出延伸至所述第一 FET的額外的開口和延伸至所述第二 FET的柵極區(qū)的額外的開口以形成柵極溝槽；以及在蝕刻出所述額外的開口之后，沉積所述第二金屬層并形成所述第二硅化物層。
[0017]根據(jù)本發(fā)明的另一個(gè)方面，提供了一種用于形成電接觸件的方法，所述方法包括:在半導(dǎo)體襯底上方形成鄰近NMOS場(chǎng)效應(yīng)晶體管(FET)的PMOS場(chǎng)效應(yīng)晶體管(FET)，其中，隔離區(qū)將所述PMOS FET與所述NMOS FET間隔開；在所述半導(dǎo)體襯底上方形成介電層；在所述介電層中蝕刻出i)延伸至所述PMOS FET的源極和漏極區(qū)的接觸溝槽，和ii)延伸至所述NMOS FET的源極和漏極區(qū)的接觸溝槽；形成硬掩模，所述硬掩模包括在所述PMOS FET上方形成的第一部分和在所述NMOS FET上方形成的第二部分；圖案化所述硬掩模以去除所述硬掩模的第一部分；在所述PMOS FET的源極和漏極區(qū)上方形成第一硅化物層，其中，所述硬掩模的第二部分防止所述第一硅化物層形成在所述NMOS FET的源極和漏極區(qū)上方；去除所述硬掩模的第二部分；在所述NMOS FET的源極和漏極區(qū)上方形成第二硅化物層；以及在所述接觸溝槽內(nèi)沉積金屬層以填充所述接觸溝槽。
[0018]根據(jù)本發(fā)明的又一個(gè)方面，提供了一種場(chǎng)效應(yīng)晶體管(FET)器件，所述FET器件包括:半導(dǎo)體襯底；第一 FET和第二 FET，形成在所述半導(dǎo)體襯底上方，其中，所述第二 FET的導(dǎo)電類型與所述第一 FET的導(dǎo)電類型不同，并且所述第一 FET和所述第二 FET包括:介電層，形成在所述半導(dǎo)體襯底上方，所述介電層包括延伸至所述第一 FET的源極和漏極區(qū)的開口和延伸至所述第二 FET的源極和漏極區(qū)的開口 ；在所述第一 FET的源極和漏極區(qū)上方形成第一硅化物層，形成所述第一硅化物層的步驟包括:i)在所述第一 FET的源極和漏極區(qū)和所述第二 FET的源極和漏極區(qū)上方形成硬掩模，ii)去除在所述第一 FET的源極和漏極區(qū)上方形成的所述硬掩模的第一部分，iii)在所述第一 FET的源極和漏極區(qū)上方沉積第一金屬層，和iv)退火所述第一金屬層以使所述第一金屬層反應(yīng)并形成所述第一硅化物層；在所述第二 FET的源極和漏極區(qū)上方形成第二硅化物層，形成所述第二硅化物層的步驟為:i)去除在所述第二FET的源極和漏極區(qū)上方形成的所述硬掩模的第二部分，ii)在所述第二 FET的源極和漏極區(qū)上方沉積第二金屬層，和iii)退火所述第二金屬層以使所述第二金屬層反應(yīng)并形成所述第二硅化物層；以及在所述開口內(nèi)沉積第三金屬層以填充所述開□。
[0019]在上述FET器件中，其中