于200°C。烘烤時間根據(jù)烘烤 溫度進行調(diào)整。在本實施例中，所述第一溫度設(shè)定為200°C，烘烤時間設(shè)定為2小時。在上 述實施例中，所述烘烤在形成溝槽400之后進行，還可以再形成溝槽400之前進行。
[0050] 請繼續(xù)參考圖4,采用第二試劑清洗晶圓100的第二表面100B以去除附著在其上 的氣體。
[0051] 在本發(fā)明的實施例中，所述第二試劑可以為臭氧水、稀釋的氫氟酸、丙酮，或者其 他任何適用于清洗晶圓表面的試劑。所述第二試劑可以和第一試劑相同或者不同。在本實 施例中，所述第二試劑選用與第一試劑相同的丙酮。在其他實施例中，所述第二試劑可以和 第一試劑不相同。
[0052] 請參考圖1和圖5,在S105中，去除附著在晶圓100的第二表面100B上的揮發(fā)性 氣體以后，在第二溫度條件下，直接在晶圓100的第二表面100B形成隔離層600,用于將晶 圓100與后續(xù)形成的導電結(jié)構(gòu)隔離開來。需要注意的是，所述第二溫度小于第一溫度，從而 避免在形成隔離層600的工藝過程所述膠粘劑300再次揮發(fā)出揮發(fā)性氣體，影響所述隔離 層600在所述晶圓100的第二表面100B上的附著性能。
[0053] 在本發(fā)明的實施例中，隔離層600的材料可選用低溫氧化物。低溫氧化物的形成 溫度較低，因此，可以避免膠粘劑300因為受熱過高而釋放揮發(fā)性氣體。
[0054] 在本發(fā)明的實施例中，可采用等離子體增強化學氣相沉積法（PlasmaEnhanced ChemicalVaporDeposition,PECVD)形成由二氧化娃組成的隔離層600。等離子體增強化 學氣相沉積法利用低溫等離子體作能量源，將晶圓1〇〇置于低氣壓下輝光放電的陰極上， 利用輝光放電(或另加發(fā)熱體)使晶圓1〇〇升溫到預定的溫度，然后通入適量的反應(yīng)氣體，氣 體經(jīng)一系列化學反應(yīng)和等離子體反應(yīng)，在晶圓100表面形成固態(tài)薄膜，即隔離層600。
[0055] 在本發(fā)明的實施例中所采用的等離子體增強化學氣相沉積法中，等離子體中含有 大量高能量的電子，它們可以提供化學氣相沉積過程所需的激活能。電子與氣相分子的碰 撞可以促進氣體分子的分解、化合、激發(fā)和電離過程，生成活性很高的各種化學基團，因而 顯著降低化學氣相沉積中薄膜沉積的溫度范圍，使得原來需要在高溫下才能進行的化學氣 相沉積過程得以在低溫實現(xiàn)。除了能夠在低溫條件下實現(xiàn)薄膜沉積之外，等離子體增強化 學氣相沉積法本身還具有鈍化作用，所述鈍化作用可以進一步提高所形成的隔離層600的 隔離性能。
[0056] 在本實施例中，所述低溫氧化物具體可以為二氧化硅，所述第二溫度為設(shè)置為 170°C。所述PECVD具體包括：調(diào)整PECVD的反應(yīng)腔體的氣壓為3~4torr，進一步可選地 為3. 5torr左右，向反應(yīng)腔體內(nèi)通入TE0S(正硅酸乙酯）和02，或是TE0S和03。在向所述 反應(yīng)腔內(nèi)通入TE0S和02 (或03)后，所述TE0S在02 (或03)作用發(fā)生分解反應(yīng)，從而在所 述半導體晶圓100的第二表面100B上形成一層Si02層。
[0057] 本實施例中，所述TE0S的流量為1000~1500sccm，進一步可選為1200sccm左右， 所述〇2或〇3的流量為2500~3200sccm，進一步可選為2900sccm左右。上述反應(yīng)物流量 控制可在所述半導體晶圓100的第二表面100B上形成厚度均勻的隔離層600。
[0058] 進一步可選地，在通入所述TE0S和02或03時，可同時向所述反應(yīng)腔中通入惰性氣 體，以作為稀釋氣體。本實施例中，所述惰性氣體可選為氦氣（He)或是氮氣（N2)，流量可選 為1900sccm~2300sccm，進一步可選為2100sccm左右。上述流量控制的惰性氣體，可有效 控制TE0S的反應(yīng)速率，以形成厚度均勻的Si02層同時，提高反應(yīng)系統(tǒng)的安全性。
[0059] 在本發(fā)明的實施例中，隔離層600的厚度如果太小，則不能夠起到很好的隔離作 用，但是如果隔離層600的厚度太大，則會增加后續(xù)工藝(例如在制作金屬互連線時需要在 隔離層600中開孔)的難度，并且造成不必要的浪費，綜合考慮上述兩方面的因素，在本發(fā)明 的實施例中，隔離層600的厚度范圍可以為l〇〇〇A~20000A。
[0060] 參考圖1和圖6所示，在所述半導體晶圓100的第二表面100B，以及溝槽400的側(cè) 壁和底部形成所述隔離層600后，沿著所述溝槽400刻蝕所述溝槽400底部的隔離層600， 直至露出所述溝槽400底部的導電結(jié)構(gòu)。
[0061] 參考圖1和圖7所示，在所述隔離層600上，以及溝槽400的側(cè)壁，以及所述溝槽 400底部裸露的半導體晶圓100的表面形成金屬互連線層700,所述金屬互連線層700與所 述半導體晶圓100內(nèi)的器件電連接。
[0062] 本實施例中，所述金屬互連線層700的材料可選為A1。其形成工藝可為PVD(物 理氣相沉積法)。
[0063] 參考圖1和圖8所示，在所述金屬互連線層700上形成焊盤800,所述金屬互連線 層700與所述焊盤800電連接，之后在所述金屬互連線層700和所述焊盤800上形成鈍化層 900 ;刻蝕所述鈍化層900,在所述鈍化層中形成開口（圖中未標示)，所述開口暴露至少部分 所述焊盤800,之后，在所述開口以及暴露在開口中的焊盤800上形成金屬層110,并在所述 金屬層110上形成焊球120。
[0064] 本實施例中，所述焊盤800的材料可以包括鋁、銅、銀、金、鎳、鎢中的一種或者多 種的任意組合。鈍化層900的材料既可以是環(huán)氧樹脂（Epoxy)、聚酰亞胺（PI)、苯環(huán)丁烯、 聚苯惡唑等有機材料，也可以是氮化硅、氮氧化硅或者氧化硅等無機材料。金屬層110可以 包括有擴散層、勢壘層、潤濕層和抗氧化層等多層結(jié)構(gòu)。焊球120的材料可以為錫、錫銀、錫 鉛、錫銀銅、錫銀鋅、錫鋅、錫鉍銦、錫銦、錫金、錫銅、錫鋅銦或者錫銀銻等金屬中的一種或 者多種的任意組合，并且焊球120中可以包括有活性劑，焊球120可通過電鍍工藝和回流焊 工藝形成。
[0065] 綜上所述，根據(jù)本發(fā)明實施例提供的晶圓級封裝方法，在形成低溫氧化物層之前， 先對晶圓和基底進行烘烤，使膠粘劑中的易揮發(fā)性氣體釋放出來，并清洗去除附著在晶圓 表面的氣體，之后再進行低溫氧化物層的沉積工藝。因此，能夠避免因為膠粘劑中的易揮發(fā) 性氣體的釋放對低溫氧化物層與晶圓表面的粘附性能的影響，進而解決所述低溫氧化物層 從晶圓表面剝離的問題。
[0066] 進一步地，所述低溫氧化物層的沉積工藝的溫度設(shè)定在低于對晶圓和基底進行烘 烤的溫度，這樣在進行低溫氧化物層的沉積工藝時就不會有揮發(fā)性氣體從膠粘劑中釋放出 來，避免所述易揮發(fā)性氣體的釋放對低溫氧化物層與晶圓表面的粘附性能的不利影響。
[0067] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本 發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所 限定的范圍為準。
【主權(quán)項】
1. 一種晶圓級芯片封裝方法，其特征在于，包括： 提供晶圓和基底，所述晶圓具有第一表面和第-表面，所述晶圓的第一表面具有導電 結(jié)構(gòu)； 將所述晶圓的第一表面與所述基底粘結(jié)； 沿所述晶圓的第二表面，在所述晶圓內(nèi)形成溝槽； 對所述晶圓和基底進行烘烤，所述烘烤的溫度為第一溫度； 烘烤之后，在所述晶圓第二表面以及溝槽內(nèi)形成低溫氧化物層，形成所述低溫氧化物 層的溫度為第二溫度，所述第二溫度小于第一溫度。
2. 根據(jù)權(quán)利要求1所述的封裝方法，其特征在于，還包括：在烘烤之后、形成低溫氧化 物層之前，清洗所述晶圓的第二表面和溝槽側(cè)壁和底部。
3. 根據(jù)權(quán)利要求2所述的封裝方法，其特征在于，所述清洗采用臭氧水、稀釋的氫氟酸 或者丙酮進行。
4. 根據(jù)權(quán)利要求1所述的封裝方法，其特征在于，所述晶圓的第一表面與所述基底粘 結(jié)采用環(huán)氧樹脂（Epoxy)、聚酰亞胺（PI)、苯環(huán)丁烯或者聚苯惡唑進行。
5. 根據(jù)權(quán)利要求1所述的封裝方法，其特征在于，所述第一溫度小于或者等于200°C。
6. 根據(jù)權(quán)利要求1所述的封裝方法，其特征在于，所述低溫氧化物層的厚度為 1000 A ~20000A。
7. 根據(jù)權(quán)利要求1所述的封裝方法，其特征在于，所述低溫氧化物層采用等離子體增 強化學氣相沉積法形成。
8. 根據(jù)權(quán)利要求7所述的封裝方法，其特征在于，所述低溫氧化物層的形成工藝包括： 調(diào)整反應(yīng)腔體的氣壓為3~4torr，溫度為170~200°C，向反應(yīng)腔體內(nèi)通入TEOS和O 2或 是TEOS和O3，所述TEOS的流量為1000~1500sccm，O2或O 3的流量為2500~3200sccm。
9. 根據(jù)權(quán)利要求1所述的封裝方法，其特征在于，所述低溫氧化物層為二氧化硅。
10. 根據(jù)權(quán)利要求1所述的封裝方法，其特征在于，還包括： 去除所述溝槽底部的低溫氧化物層，露出所述晶圓第一表面的導電結(jié)構(gòu)； 在所述低溫氧化物層上、所述溝槽的側(cè)壁和底部形成金屬互連線層； 在所述金屬互連線層上形成焊盤，所述金屬互連線層與所述焊盤電連接； 在所述金屬互連線層層和所述焊盤上形成鈍化層； 在所述鈍化層內(nèi)形成開口，所述開口暴露出所述焊盤； 在所述開口中的焊盤上形成焊球。
【專利摘要】一種晶圓級芯片封裝方法，該封裝方法包括：提供晶圓和基底，所述晶圓具有第一表面和第二表面，所述晶圓的第一表面具有導電結(jié)構(gòu)；將所述晶圓的第一表面與所述基底粘結(jié)；沿所述晶圓的第二表面，在所述晶圓內(nèi)形成溝槽；對所述晶圓和基底進行烘烤，所述烘烤的溫度為第一溫度；烘烤之后，在所述晶圓第二表面以及溝槽內(nèi)形成低溫氧化物層，形成所述低溫氧化物層的溫度為第二溫度，所述第二溫度小于第一溫度。所述封裝方法能夠避免低溫氧化物層從晶圓表面剝落的問題。
【IPC分類】H01L21-50, H01L21-56
【公開號】CN104733328
【申請?zhí)枴緾N201310697678
【發(fā)明人】何作鵬, 趙洪波, 向陽輝, 吳秉寰, 陳怡駿
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年6月24日
【申請日】2013年12月18日