具有石墨烯納米帶的半導(dǎo)體器件及制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)，更特別地，涉及具有石墨烯納米帶（graphene nanoribbon)的半導(dǎo)體器件及制造方法。
【背景技術(shù)】
[0002] 半導(dǎo)體器件制造的目的是：縮放（scale)器件尺度以便減小溝道電阻，并由此對(duì) 于采用較長(zhǎng)溝道長(zhǎng)度的先前技術(shù)節(jié)點(diǎn)而改善跨導(dǎo)。不幸的是，由于較高體摻雜要求所導(dǎo)致 的高電場(chǎng)速度飽和和/或增大的庫(kù)侖散射，因此，器件的縮放在納米級(jí)Si溝道器件中已變 得比以前更加困難。
[0003] 為了繼續(xù)縮放器件并且為了繼續(xù)提高性能，已在半導(dǎo)體器件制造中采用了應(yīng)變硅 溝道。溝道中的應(yīng)變水平不斷增大以降低溝道電阻從而滿足性能目標(biāo)。但是，該手段在Si 技術(shù)中的遷移率增強(qiáng)方面也正在接近飽和。

【發(fā)明內(nèi)容】

[0004] 在本發(fā)明的一個(gè)方面中，一種方法包括在襯底上形成至少一層Si材料。該方法還 包括形成與所述至少一層Si相鄰的至少一層碳基材料。該方法還包括將所述至少一層Si 材料和所述至少一層碳基材料中的至少一個(gè)構(gòu)圖。該方法還包括在構(gòu)圖后的碳基材料上形 成石墨烯。
[0005] 在本發(fā)明的一個(gè)方面中，一種方法包括在襯底之上形成Si材料和SiC材料的交替 層。該方法還包括將Si材料和SiC材料的交替層構(gòu)圖成一個(gè)或更多個(gè)鰭疊層。該方法還包 括通過以預(yù)定的退火溫度和時(shí)間進(jìn)行退火，在鰭疊層的SiC材料周圍形成石墨烯納米帶。
[0006] 在本發(fā)明的一個(gè)方面中，一種結(jié)構(gòu)包括：交替的Si材料和SiC材料的一個(gè)或更多 個(gè)鰭；在所述一個(gè)或更多個(gè)鰭中的每一個(gè)鰭上的SiC材料周圍設(shè)置的石墨烯納米帶；以及 在所述一個(gè)或更多個(gè)鰭之上延伸的柵極結(jié)構(gòu)。
[0007] 在本發(fā)明的另一方面中，一種在機(jī)器可讀存儲(chǔ)介質(zhì)中有形地（tangibly)實(shí)施的 用于設(shè)計(jì)、制造或測(cè)試集成電路的設(shè)計(jì)結(jié)構(gòu)被提供。該設(shè)計(jì)結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)。
[0008] 在此外的實(shí)施例中，在機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)上編碼的硬件描述語(yǔ)言（HDL)設(shè)計(jì) 結(jié)構(gòu)包含當(dāng)在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中被處理時(shí)產(chǎn)生包含本發(fā)明的具有石墨烯納米帶的半 導(dǎo)體器件的結(jié)構(gòu)的機(jī)器可執(zhí)行表示的要素。在此外的實(shí)施例中，一種計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng) 中的方法被提供，用于產(chǎn)生具有石墨烯納米帶的半導(dǎo)體器件的功能設(shè)計(jì)模型。該方法包括 產(chǎn)生具有石墨烯納米帶的半導(dǎo)體器件的結(jié)構(gòu)要素的功能表示。
【附圖說(shuō)明】
[0009] 在以下詳細(xì)描述中參照提到的多個(gè)附圖作為本發(fā)明的示例性實(shí)施例的非限制性 例子來(lái)描述本發(fā)明。
[0010] 圖1-4示出根據(jù)本發(fā)明方面的處理步驟和相應(yīng)結(jié)構(gòu)；
[0011] 圖5示出根據(jù)本發(fā)明附加方面的處理步驟和相應(yīng)結(jié)構(gòu)；以及 [0012] 圖6是在半導(dǎo)體設(shè)計(jì)、制造和/或測(cè)試中使用的設(shè)計(jì)處理的流程圖。
【具體實(shí)施方式】
[0013] 本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)，更特別地，涉及具有石墨烯納米帶的半導(dǎo)體器件及制造 方法。更具體而言，本發(fā)明實(shí)施石墨烯納米帶晶體管制備處理，以形成具有亞5nm寬度的石 墨烯溝道。
[0014] 有利地，石墨烯溝道提供晶體管功能性所需的帶隙；S卩，本發(fā)明克服了石墨烯技術(shù) 中的已知問題，例如，不適于用作晶體管溝道的零帶隙。并且，作為Si溝道的替代，使用本 發(fā)明的處理所形成的石墨烯溝道（石墨的單層或幾個(gè)層）提供10000cm2/Vs(硅中的7X至 300X)的量級(jí)的極高載流子遷移率、以及用于CMOS技術(shù)中實(shí)施的平面結(jié)構(gòu)。
[0015] 在實(shí)施例中，本發(fā)明的結(jié)構(gòu)包括用于形成FINFET的多個(gè)多層疊層（FIN)。每個(gè)疊 層包含交替的Si層和SiC層，至少一個(gè)納米帶設(shè)置在每個(gè)疊層周圍。通過利用本發(fā)明的處 理，現(xiàn)在可以通過控制外延（例如，SiC)厚度來(lái)精確地控制石墨烯納米帶尺寸。本發(fā)明的 處理使得能夠形成晶體管操作的合理帶隙所需的小于5nm的石墨烯納米帶。
[0016] 本發(fā)明的石墨烯納米帶晶體管（FINFET)的制備類似于FINFET晶體管制備處理。 例如，可使用許多不同的工具以許多方式制造半導(dǎo)體器件。一般地，使用方法和工具來(lái)形成 具有微米級(jí)尺度的小結(jié)構(gòu)。被采用來(lái)制造本發(fā)明的具有石墨烯納米帶的半導(dǎo)體器件的方法 即技術(shù)取自集成電路（1C)技術(shù)。例如，本發(fā)明的結(jié)構(gòu)構(gòu)建于晶片上，并且在晶片的頂部上 通過光刻（photolithographic)處理所構(gòu)圖的材料膜中實(shí)現(xiàn)。特別地，半導(dǎo)體器件的制備 使用基本的構(gòu)建塊，包括：（i)在襯底上沉積材料的薄膜；（ii)通過光刻成像在膜的頂部上 施加被構(gòu)圖的掩模；（iii)對(duì)于掩模選擇性地蝕刻膜；和（iv)將結(jié)構(gòu)退火以形成石墨烯納 米帶。
[0017] 更具體而言，圖1示出根據(jù)本發(fā)明方面的處理步驟和相應(yīng)結(jié)構(gòu)。結(jié)構(gòu)5包含晶片 10。在實(shí)施例中，晶片10可包含塊體硅或絕緣體上硅（SOI)晶片。在SOI實(shí)施中，晶片10 包含在絕緣層之上形成的半導(dǎo)體層（例如，有源硅）?？苫诎雽?dǎo)體器件的希望的最終使用 應(yīng)用選擇S0I晶片的構(gòu)成材料。例如，埋入絕緣區(qū)域（BOX)可由諸如Si02的氧化物組成。 并且，半導(dǎo)體層不限于硅；而是，半導(dǎo)體層可包含諸如例如Si、SiGe、SiC、SiGeC等的各種半 導(dǎo)體材料?？墒褂帽绢I(lǐng)域技術(shù)人員公知的技術(shù)制備S0I晶片。例如，可通過包括但不限于 氧注入（例如，SM0X)、晶片接合等的常規(guī)處理來(lái)形成S0I晶片。
[0018] 仍然參照?qǐng)D1，使用例如化學(xué)氣相沉積（CVD)的常規(guī)沉積處理，在晶片10上沉積 Si材料15和SiC材料20的多個(gè)層。應(yīng)當(dāng)理解，本發(fā)明不限于圖1所示的層數(shù)，并且本發(fā)明 設(shè)想任何數(shù)量的交替層，例如，每個(gè)材料的一個(gè)或更多個(gè)層。
[0019] 在實(shí)施例中，例如，Si材料15可以是SiGe或其它的犧牲材料。例如，Si材料15 可以是Si(110);但可以實(shí)施其它常用襯底，諸如Si(111)或Si(100)。對(duì)于Si(110)，SiC 材料20可具有（111)的取向。在實(shí)施例中，SiC材料20可具有約0.5nm至5nm、更優(yōu)選約 lnm至5nm、且甚至更優(yōu)選約2nm至3nm的厚度；但是依賴于希望的帶隙要求，本發(fā)明設(shè)想其 它的尺度。在實(shí)施例中，SiC材料20的厚度將限定最終的石墨烯納米帶，總異質(zhì)結(jié)構(gòu)厚度 由總有源FIN高度確定。
[0020] 在圖2中，Si材料15和SiC材料20的多個(gè)層形成為相應(yīng)的疊層（例如，F(xiàn)IN) 25。 作為例子，可使用直接構(gòu)圖或側(cè)壁圖像轉(zhuǎn)?。⊿IT)方法來(lái)形成FIN25。更具體而言，在直接 構(gòu)圖處理中，在例如SiC層20'的最上層上形成抗蝕劑之后，將其暴露于能量（光）以形成 圖案（開口）。然后通過開口執(zhí)行例如反應(yīng)離子蝕刻（RIE)的蝕刻處理，以去除任何暴露的 材料。在去除材料之后，可例如使用氧灰化處理剝?nèi)タ刮g劑。
[0021] 另一方面，在SIT處理中，在例如SiC層20'的最上層上形成和構(gòu)圖硬掩模。然后 在圖案（開口）的側(cè)壁上形成側(cè)壁。去除硬掩模材料，從而僅留下側(cè)壁（其尺度比構(gòu)圖的 硬掩模材料?。?。然后在側(cè)壁對(duì)FIN結(jié)構(gòu)25提供保護(hù)的情況下對(duì)于露出的下面材料執(zhí)行例 如反應(yīng)離子蝕刻（RIE)的蝕刻處理。然后去除側(cè)壁，從而留下FIN25。
[0022] 在實(shí)施例中，F(xiàn)IN25可具有約10nm至約30nm的寬度；但是本發(fā)明也設(shè)想其它的 尺度。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，F(xiàn)IN25的寬度限定FINFET的溝道長(zhǎng)度。每個(gè)FIN25的 長(zhǎng)度可例如約為柵極節(jié)距（pitch)X在FIN25上形成的柵極的數(shù)量N;但是本發(fā)明也設(shè)想 更大的FIN。每個(gè)FIN25的高度是每個(gè)分層材料的數(shù)量和厚度的函數(shù)。例如，每個(gè)FIN的 總高度可以約為50nm至lOOnm;但是本發(fā)明也設(shè)想其它的尺度。
[0023] 在圖3中，F(xiàn)IN25經(jīng)受退火處理以形成石墨烯納米帶30。在更具體的實(shí)施例中，