專利名稱：高壓屏蔽的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，具體來說，涉及具有保護(hù)環(huán)的電路，所述保護(hù)環(huán)用于保護(hù)靈敏部分免受所述集成電路的其他部分可能的有害影響。更為確切來說，本發(fā)明涉及用于保護(hù)位于同一個(gè)集成電路上的低壓靈敏區(qū)免受高壓區(qū)影響的高壓(HV)保護(hù)環(huán)。
屏蔽靈敏電路的常規(guī)方法是在這些靈敏區(qū)周圍設(shè)置金屬或硅保護(hù)環(huán)。但是，這種方法始終無法阻止高能粒子在硅表面漂移，因?yàn)檫@些保護(hù)環(huán)位于隔離鈍化頂層的下方。
本發(fā)明的目的在于提供一種屏蔽高能粒子的改進(jìn)方法，從而防止它們對靈敏電路的干擾。
根據(jù)本發(fā)明的再一個(gè)方面，提供一種具有用于保護(hù)集成電路的第一區(qū)免受所述集成電路的第二區(qū)影響的保護(hù)環(huán)的集成電路；所述集成電路至少具有氧化隔離層，半導(dǎo)體層和鈍化層；其中所述保護(hù)環(huán)包括導(dǎo)電保護(hù)環(huán)，它穿過所述集成電路的鈍化層部分地露出；半導(dǎo)體保護(hù)環(huán)，它通過至少兩個(gè)溝槽環(huán)與半導(dǎo)體中其余半導(dǎo)體部分隔離，這兩個(gè)溝槽環(huán)分別位于半導(dǎo)體保護(hù)環(huán)的兩側(cè)；以及多個(gè)導(dǎo)電元件，用于將導(dǎo)電保護(hù)環(huán)和半導(dǎo)體保護(hù)環(huán)以一定間隔進(jìn)行電連接，其中導(dǎo)電保護(hù)環(huán)，半導(dǎo)體保護(hù)環(huán)和導(dǎo)電元件都與地線源頭連接。
根據(jù)本發(fā)明的再一個(gè)方面，提供一種保護(hù)集成電路的第一區(qū)免受所述集成電路第二區(qū)影響的方法，其中所述集成電路至少包括氧化隔離層、半導(dǎo)體層和鈍化層；所述方法包括在集成電路第一區(qū)的周圍設(shè)置保護(hù)環(huán)的多個(gè)步驟，其中所述保護(hù)環(huán)又包括半導(dǎo)體保護(hù)環(huán)，用于將所述集成電路第一區(qū)的半導(dǎo)體層與所述集成電路第二區(qū)的其余半導(dǎo)體部分隔離；以及導(dǎo)電保護(hù)環(huán)，用于吸收從第二區(qū)析出的任何有害影響并將它們引導(dǎo)至地線。
最好，保護(hù)環(huán)4還包圍位于低壓靈敏區(qū)2中的任何焊接區(qū)5(這些焊接區(qū)用于將集成電路與印刷電路板焊接在一起)。
圖2顯示根據(jù)本發(fā)明最佳實(shí)施例的高壓保護(hù)環(huán)的一部分的詳細(xì)示意圖。所述保護(hù)環(huán)包括金屬保護(hù)環(huán)6，其一部分穿過集成電路1鈍化層的開口7而露出。在金屬保護(hù)環(huán)6的下方，設(shè)置隔離的硅環(huán)，以便構(gòu)成硅保護(hù)環(huán)8。通過兩個(gè)溝槽環(huán)9a和9b使所述硅保護(hù)環(huán)與其余硅隔離(即，高壓和低壓硅)，最好這樣安排、使得硅保護(hù)環(huán)8比金屬保護(hù)環(huán)6寬。金屬保護(hù)環(huán)6和硅保護(hù)環(huán)8通過導(dǎo)電元件10以一定的間隔電連接(圖中只示出其中之一)。導(dǎo)電元件10還與低阻抗電壓源或地線連接，這意味著金屬保護(hù)環(huán)6和硅保護(hù)環(huán)8也與所述低阻抗電壓源和地線連接。然后通過金屬連接件(未顯示)連接到焊接區(qū)(也未顯示)，從而所述焊接區(qū)就與印刷電路板上的地線或低阻抗電壓源連接。
圍繞集成電路1的周邊設(shè)置，另一個(gè)溝槽11(常見于絕緣體基外延硅IC上)和耐劃線金屬(metal-in-scribe)12。但是，這些特征對于本發(fā)明不是必需的。
圖3是垂直于保護(hù)環(huán)一般長度方向截取的截面圖，顯示了根據(jù)本發(fā)明最佳實(shí)施例的結(jié)構(gòu)的更為詳細(xì)示意圖。如上所述，它包括穿過其鈍化層13的縫隙暴露在集成電路1表面的金屬保護(hù)環(huán)6。位于金屬保護(hù)環(huán)6下方的是硅保護(hù)環(huán)8。這由氧化硅溝槽16分別與硅的高壓區(qū)14和低壓區(qū)15隔離。每個(gè)氧化硅溝槽16從下方層21(一般由硅玻璃制成且用于使表面平化以及隔離各個(gè)金屬層)向下延伸到氧化絕緣層17。即，這些溝槽從外延層或硅的頂部向下延伸到氧化絕緣層17，在氧化絕緣層17下面為集成電路1的基片20。隔離硅的這個(gè)區(qū)域構(gòu)成了硅保護(hù)環(huán)8。
金屬保護(hù)環(huán)6和硅保護(hù)環(huán)8以一定間隔進(jìn)行電連接。每處連接包括與硅保護(hù)環(huán)8接觸的金屬連接片18。金屬連接片18通過通路19與金屬保護(hù)環(huán)6連接。所述保護(hù)環(huán)包括多個(gè)這種由相應(yīng)的金屬連接片18和通路19構(gòu)成的連接，沿金屬和硅保護(hù)環(huán)6和8的長度方向，這些連接最好以大約100μm的間隔隔開。連接在一起的金屬保護(hù)環(huán)6和硅保護(hù)環(huán)8還與低阻抗電壓源或地線連接。
集成電路1的一個(gè)區(qū)域3中存在高電壓可能會導(dǎo)致高能粒子在所述器件的表面上遷移。保護(hù)環(huán)的存在意味著，如果這些粒子移向所述集成電路的低壓區(qū)，則它們會接觸到穿過鈍化層13而露出的金屬區(qū)。它們會被吸引到此處，且它們的電荷被傳導(dǎo)到地線。這樣，防止了這些粒子移動到低壓區(qū)而可能導(dǎo)致?lián)舸┑膯栴}或影響MOS裝置的性能。隔離硅保護(hù)環(huán)8還有助于隔離高壓區(qū)和低壓區(qū)。
圖4是所述屏蔽的平面圖，詳細(xì)說明了硅保護(hù)環(huán)和最佳尺寸規(guī)格。金屬保護(hù)環(huán)6寬度最好約為8μm，穿過鈍化層13露出的部分約為3μm。最好這樣設(shè)置氧化溝槽16，使得硅保護(hù)環(huán)比金屬保護(hù)環(huán)6寬4μm。
外延(EPI)觸點(diǎn)22(最好為約1.2μm×約1.2μm)是硅保護(hù)環(huán)8(外延層)和金屬連接片18(最好約3.6μm×7.2μm)的連接點(diǎn)。通路19(最好為約1.6μm×約1.6μm)是金屬連接片18和金屬保護(hù)環(huán)6之間的連接點(diǎn)。在金屬連接片18之下是源漏(SD)n+擴(kuò)散區(qū)24(最好為約2.8μm×約2.8μm)，使得能夠與僅輕摻雜的(-n)硅保護(hù)環(huán)8(外延層)低阻抗連接。總之，硅保護(hù)環(huán)8通過EPI觸點(diǎn)22與金屬連接片18連接。金屬連接片18又通過通路19與金屬保護(hù)環(huán)6連接。金屬保護(hù)環(huán)6通過金屬連接點(diǎn)(未顯示)與焊接區(qū)(也未顯示)連接，焊接區(qū)連接到低阻抗電壓源或地線。
雖然附圖中顯示的最佳實(shí)施例使用“環(huán)”形屏蔽，但是也可以采用包圍集成電路靈敏區(qū)的任何其他形狀。
所期望屏蔽的結(jié)構(gòu)需要一種用溝槽隔離的SOI(絕緣體基外延硅)加工工藝。
最后，雖然已經(jīng)描述了由“硅”和“金屬”制成的保護(hù)環(huán)，但是也可以采用其他等效的替代物替代，例如，硅保護(hù)環(huán)采用其他半導(dǎo)體材料，而金屬保護(hù)環(huán)采用其他導(dǎo)體(如多晶硅)。
權(quán)利要求
1．一種用于保護(hù)集成電路的第一區(qū)域不受所述集成電路第二區(qū)域影響的保護(hù)環(huán)，所述集成電路至少具有氧化絕緣層、半導(dǎo)體層和鈍化層，其中所述保護(hù)環(huán)包括導(dǎo)電保護(hù)環(huán)，它穿過所述集成電路的所述鈍化層而部分露出；半導(dǎo)體保護(hù)環(huán)，它通過至少兩個(gè)溝槽環(huán)與所述半導(dǎo)體層的其余半導(dǎo)體部分隔離，所述兩個(gè)溝槽環(huán)分別位于所述半導(dǎo)體保護(hù)環(huán)的兩側(cè)；多個(gè)導(dǎo)電元件，用于按一定間隔將所述導(dǎo)電保護(hù)環(huán)和所述半導(dǎo)體保護(hù)環(huán)電連接，所述導(dǎo)電保護(hù)環(huán)、半導(dǎo)體保護(hù)環(huán)以及各導(dǎo)電元件都被連接到地線源點(diǎn)。
2．根據(jù)權(quán)利要求1的保護(hù)環(huán)，其特征在于所述集成電路的第一區(qū)域包括低壓電路，而所述第二區(qū)域包括高壓電路。
3．根據(jù)權(quán)利要求1或2的保護(hù)環(huán)，其特征在于所述導(dǎo)電保護(hù)環(huán)約8μm寬，穿過所述鈍化層露出的部分約為3μm。
4．根據(jù)前面任何一個(gè)權(quán)利要求的保護(hù)環(huán)，其特征在于所述半導(dǎo)體保護(hù)環(huán)約12μm寬。
5．根據(jù)前面任何一個(gè)權(quán)利要求的保護(hù)環(huán)，其特征在于隔離所述半導(dǎo)體保護(hù)環(huán)的所述溝槽約1μm寬。
6．根據(jù)前面任何一個(gè)權(quán)利要求的保護(hù)環(huán)，其特征在于所述各導(dǎo)電元件之間的間距約為100μm。
7．根據(jù)任何一個(gè)權(quán)利要求的保護(hù)環(huán)，其特征在于所述半導(dǎo)體為硅。
8．根據(jù)任何一個(gè)權(quán)利要求的保護(hù)環(huán)，其特征在于所述導(dǎo)體保護(hù)環(huán)由金屬制成。
9．一種基本上如上文中參照附

圖1至4所描述的并且如圖1至4中所示的保護(hù)環(huán)。
10．一種具有保護(hù)環(huán)的集成電路，所述保護(hù)環(huán)用于保護(hù)所述集成電路的第一區(qū)域免受第二區(qū)域的影響，所述集成電路至少具有氧化絕緣層、半導(dǎo)體層和鈍化層，所述保護(hù)環(huán)包括導(dǎo)電保護(hù)環(huán)，它穿過所述集成電路的所述鈍化層部分地露出；半導(dǎo)體保護(hù)環(huán)，它通過至少兩個(gè)溝槽環(huán)與所述半導(dǎo)體層的其余半導(dǎo)體部分隔離，所述兩個(gè)溝槽環(huán)分別位于所述半導(dǎo)體保護(hù)環(huán)的兩側(cè)；多個(gè)導(dǎo)電元件，用于將所述導(dǎo)電保護(hù)環(huán)和所述半導(dǎo)體保護(hù)環(huán)以一定間隔在多處進(jìn)行電連接，所述導(dǎo)電保護(hù)環(huán)、所述半導(dǎo)體保護(hù)環(huán)以及所述各導(dǎo)電元件都被連接到地線源。
11．根據(jù)權(quán)利要求10的集成電路，其特征在于所述集成電路的第一區(qū)域包括低壓電路，而所述第二區(qū)域包括高壓電路。
12．根據(jù)權(quán)利要求10或11的集成電路，其特征在于所述導(dǎo)電保護(hù)環(huán)約8μm寬，穿過所述鈍化層露出的部分為約3μm。
13．根據(jù)權(quán)利要求10至12中任何一個(gè)的集成電路，其特征在于所述半導(dǎo)體保護(hù)環(huán)約12μm寬。
14．根據(jù)權(quán)利要求10至13中任何一個(gè)的集成電路，其特征在于隔離所述半導(dǎo)體保護(hù)環(huán)的溝槽約1μm寬。
15．根據(jù)權(quán)利要求10至14中任何一個(gè)的集成電路，其特征在于所述各導(dǎo)電元件之間的間距約為100μm。
16．根據(jù)權(quán)利要求10至15中任何一個(gè)的集成電路，其特征在于所述半導(dǎo)體為硅。
17．根據(jù)權(quán)利要求10至16中任何一個(gè)的集成電路，其特征在于所述導(dǎo)電保護(hù)環(huán)由金屬制成。
18．一種基本上如上文中參照附圖1至4所描述的并且如圖1至4中所示的集成電路。
19．一種保護(hù)集成電路的第一區(qū)域免受第二區(qū)域的影響的方法，其中，所述集成電路至少包括氧化絕緣層、半導(dǎo)體層和鈍化層；所述方法包括在所述集成電路的所述第一區(qū)域周圍設(shè)置保護(hù)環(huán)的步驟，而所述保護(hù)環(huán)包括半導(dǎo)體保護(hù)環(huán)，用于將所述集成電路的所述第一區(qū)域的半導(dǎo)體層與所述集成電路的所述第二區(qū)域的其余半導(dǎo)體部分隔離；以及導(dǎo)電保護(hù)環(huán)，用于吸引從所述第二個(gè)區(qū)域析出的任何有害影響，并將其傳導(dǎo)到地線。
20．根據(jù)權(quán)利要求19的方法，其特征在于所述集成電路的所述第一區(qū)域包括低壓電路，而所述第二區(qū)域包括高壓電路。
21．根據(jù)權(quán)利要求19或20的方法，其特征在于所述導(dǎo)電保護(hù)環(huán)約8μm寬，而穿過所述鈍化層露出的部分為約3μm。
22．根據(jù)權(quán)利要求19至21中任何一個(gè)的方法，其特征在于所述硅保護(hù)環(huán)約12μm寬。
23．根據(jù)權(quán)利要求19至22中任何一個(gè)的方法，其特征在于隔離所述硅保護(hù)環(huán)的溝槽約1μm寬。
24．根據(jù)權(quán)利要求19至23中任何一個(gè)的方法，其特征在于所述各導(dǎo)電元件之間的間距為約100μm。
25．根據(jù)權(quán)利要求19至24中任何一個(gè)的方法，其特征在于所述半導(dǎo)體為硅。
26．根據(jù)權(quán)利要求19至25中任何一個(gè)的方法，其特征在于所述導(dǎo)電保護(hù)環(huán)由金屬制成。
27．一種基本上如上文中參照附圖1至4所描述的并且如圖1至4中所示的方法。
全文摘要
一種集成電路具有用于使第一區(qū)域(14)(例如,高壓區(qū))與第二區(qū)域(15)(例如,低壓區(qū))隔絕的保護(hù)環(huán)。所述保護(hù)環(huán)包括:導(dǎo)電保護(hù)環(huán)(6)(例如,金屬),它穿過集成電路(1)中的鈍化層(13)部分地露出;半導(dǎo)體保護(hù)環(huán)(8)(例如,硅),它通過至少兩個(gè)溝槽環(huán)(16)與半導(dǎo)體的第一和第二區(qū)域隔離,兩個(gè)溝槽環(huán)分別位于半導(dǎo)體保護(hù)環(huán)(8)的兩側(cè)。多個(gè)導(dǎo)體元件(由金屬連接片(18)和通路(19)構(gòu)成)按照一定間隔在多處將導(dǎo)電保護(hù)環(huán)(6)和半導(dǎo)體保護(hù)環(huán)(8)連接。導(dǎo)電保護(hù)環(huán)(6)、半導(dǎo)體保護(hù)環(huán)(8)和導(dǎo)電元件都與地線連接。如果高能粒子從第一區(qū)域移向第二區(qū)域,則它們會被吸引到露出的金屬,于是其電荷被傳導(dǎo)至地線。
文檔編號H01L23/52GK1325545SQ99813029
公開日2001年12月5日 申請日期1999年8月2日 優(yōu)先權(quán)日1998年9月3日
發(fā)明者D·米勒斯, R·戈?duì)柕侣?申請人:艾利森電話股份有限公司