專利名稱：具有至少一個電容器的集成電路裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶有至少一個電容器的集成電路裝置。
在開發(fā)新式集成電路布置時謀求一種提高的封裝密度。當今大多以一種平面硅工藝技術(shù)實現(xiàn)此種裝置。
提高封裝密度的一種可能性在于，不是平面地而是在一個溝槽中實現(xiàn)電路裝置的一個電容器(請見例如P.Chatterjee et al.IEDM86第128-131頁)。通過光刻方法在半導(dǎo)體基片上生成此溝槽，電路裝置是布置在此半導(dǎo)體基片上的。在低于200nm的結(jié)構(gòu)尺寸上這個構(gòu)想就成問題了，因為在生成溝槽結(jié)構(gòu)時經(jīng)常產(chǎn)生邊緣位錯。沿著這些邊緣位錯構(gòu)成導(dǎo)電的通道，并且這些通道穿過電路裝置的各相鄰器件。此外由于電容器寬度和電容器深度之間的極端差異，在制造此溝槽時產(chǎn)生各種問題。
在超大規(guī)模集成電路研討會技術(shù)摘要(Techn.Digest of VLSISymposium)1990,13頁的Y.Kawamoto et al.所著“用于64兆位DRAM的一種1.28μm2位線屏蔽存儲器單元工藝”中，建議將一個電容器形成為疊層電容器。為了放大表面和因此而放大存儲電容器的電容量，需要一種比較復(fù)雜的由多晶硅制的結(jié)構(gòu)，封裝密度越高這種結(jié)構(gòu)越難制造。
在通過光刻方法生產(chǎn)各種器件時，封裝密度一方面是由在各自工藝技術(shù)中可制造的最小結(jié)構(gòu)尺寸F限制的，而另一方面由約為1/3F的對準誤差所限制的。為了進一步增大封裝密度已例如在DE19519160中建議，自對準地，也就是不采用需對準的掩模來生成一種DRAM單元裝置的各種器件。
V.Lehmann，在Material Letters(材料通訊)28(1996)245-249頁中，說明了在一個硅基片中的電容器制造。為此在硅基片中通過一種光刻方法生成刻槽。通過隨后的電化學蝕刻從這些刻槽生成微孔。這些微孔隨后配備上一種電容器電介質(zhì)和存儲器節(jié)點(Speicher-knoten)。
從Y.Hayashi et al.在超大規(guī)模集成電路技術(shù)研討會(Symp.OnVLSI Techn)(1990),95至96頁的文章中得知，通過一種聚酰亞胺的粘接層連接包含各種器件的各基片。經(jīng)過各鎢銷釘和所從屬的各大面積的凹面來實現(xiàn)各基片間的各接點，用一種Au/In(金/銦)合金充填這些凹面。
基于本發(fā)明的問題在于，說明一種具有至少一個電容器的集成電路裝置，此電路裝置是可以用特別高的封裝密度制造的。此外應(yīng)說明用于這樣一種電路裝置的一種制造方法。
根據(jù)本發(fā)明通過一種下述的電路裝置和一種方法解決此問題。本發(fā)明的其它各種結(jié)構(gòu)源于其余的各權(quán)利要求。
在一種按本發(fā)明的電路裝置中，一個第一基片是與一個第二基片連接的。在第一基片中布置著一個電容器和在第二基片中布置著一個接點。該接點的一個接點面緊靠在此電容器上。此接點將電容器與電路裝置的一部分連接起來，此部分是布置在第二基片中的。此電容器包含兩個分電容器中的至少一個，這些分電容器是布置在第一基片的緊靠在第一基片一個表面上的，一個區(qū)域中的。平行于表面的接點面的一個截面，以至少一個數(shù)量級大于介于此兩個分電容器間的距離。
當此接觸先確定，分電容器中的哪一個形成此電容器時，可不縮小封裝密度地增大電容器接觸時的，也就是各基片連接時的對準容差。為此，此接點面是以至少一個數(shù)量級也大于介于這些分電容器中的一個和此區(qū)域一個邊緣之間的距離。在此情況下，不必將此接點面布置在此區(qū)域的一個確定的部分中，而是可以布置在此區(qū)域的一個任意的部分中，因為在任何情況下此接點面緊靠在隨后規(guī)定電容器的各分電容器中的至少一個上。此區(qū)域越大，此對準容差就越大。當如此在第一基片上分布這些分電容器，和接點的接點面是這么大的時候，使得在連接各基片時，接點在任何情況下緊靠在然后規(guī)定此電容器的分電容器中的至少一個上時，基本上可以不加對準地進行第一基片與第二基片的連接。
這些分電容器越緊密地相鄰而處，并且接點面越小，則封裝密度越高。如果許多分電容器是以小距離彼此相距布置的，和接點面截面尺寸僅稍大于這些距離的所在區(qū)域是大的話，按此可以實現(xiàn)高的對準容差和高的封裝密度。在此情況下，介于該區(qū)域邊緣和與此相鄰各分電容器之間的距離尤其是不大于彼此相鄰各分電容器之間的距離。
當電容器包含多于一個分電容器時，是有利的。由此增大了電容器的表面和以此增大了電容器的電容量。在此情況下接點面是與此相應(yīng)地較大的。當接點面以至少一個數(shù)量級也大于分電容器中的一個和區(qū)域的一個邊緣之間的雙倍距離時，以及當在第一基片區(qū)域的內(nèi)部布置此接點時，在此也可增大對準容差。電路裝置也可包含多個電容器和多個接點面。在此情況下各分電容器是可以布置在一個單一的區(qū)域中的，這些接點面是緊靠在此區(qū)域上的。
此電路裝置例如可以是一個DRAM單元裝置。于是在第二基片上是各選擇晶體管，它們的各第二源/漏區(qū)是與位線連接的，而它們的柵電極是與橫對各位線走向的字線連接的。將這些接點布置在各第一源/漏區(qū)上。為了加大封裝密度，這些選擇晶體管是可以垂直地構(gòu)成的。這些字線是可構(gòu)成為側(cè)墻(Spacer)的。在此情況下，一個存儲單元的面積可以是4F2或者是更小。
這些分電容器可以有規(guī)則地，無規(guī)則地和/或以短有效半徑的秩序分布在區(qū)域上。
為了制造這些分電容器，第一基片可以由電化學刻蝕的半導(dǎo)體材料組成。用一種電容器電介質(zhì)配備這些在此形成的微孔。覆蓋上導(dǎo)電材料用于生成各分電容器的存儲器節(jié)點。通過結(jié)構(gòu)化此導(dǎo)電材料，可使各分電容器的這些存儲器節(jié)點互相絕緣。
在電化學刻蝕時，基片是可連接成為一個含有一種含氫氟酸介質(zhì)電解電池的正電極的。通過施加一種電勢在第一基片中生成各微孔。在這些微孔中實現(xiàn)這些分電容器。按第一基片的電流強度和摻雜物濃度不同，這些微孔徑介于10nm至100nm，并且是有規(guī)則或無規(guī)則地布置的。彼此相鄰各分電容器之間的各距離可以是大致同等大的。例如在一n摻雜基片中，當電流密度約為100mA/cm2和摻雜物濃度約為1018cm-3時，就是這種情況。當預(yù)結(jié)構(gòu)化第一基片時，人們既得到各分電容器之間的大致相同的距離，也得到各分電容器的一種空間有規(guī)則的布置。為此在第一基片中例如生成有規(guī)則布置的各小溝槽，它們決定著各微孔的空間布置。這些微孔產(chǎn)生在已生成這些溝槽的位置上。例如可通過一種光刻方法生成這些溝槽。在此也可利用單色相干光的干涉現(xiàn)象。
如果以一種大的對準容差互相連接第一基片和第二基片，并且這些分電容器是不規(guī)則地，但是以大致相同大的距離彼此分開地布置的話，則當此接點面是像彼此相鄰各分電容器中心之間距離的大致10倍大時，是有利的。由于一個電容器各分電容器的數(shù)目偏差，在分電容器的各相同距離時僅約為1，由此可比較準確地確定電容器的電容量。
例如可以低共熔地進行第一基片與第二基片的連接。為此對于此接點面，例如將金敷蓋在接點和/或存儲器節(jié)點上。隨后將第一基片和第二基片放在一起，并加熱到大約400至500℃，通過此，將第一基片與第二基片牢固地連接。
電容器電介質(zhì)例如可由一種ONO層組成。在此O代表氧化硅和N代表氮化硅?？墒莿e的介電材料，例如，一些陶瓷也是可以設(shè)想的。
為了提高電容器電容量如果第一基片在一個靠第一基片表面的層是高度摻雜的，則是有利的。例如可通過注入生成此層。替代地可在生成這種微孔之后，淀積一種擴散源，通過熱處理摻雜物從此擴散源擴散到基片中去。隨后可除去摻雜物源，在此之后可進行電容器電介質(zhì)的生成。例如磷硅酸鹽玻璃是適合于作為摻雜物源的。
例如摻雜多晶硅可用作為存儲器節(jié)點的導(dǎo)電材料。為了存儲器節(jié)點的彼此絕緣，可以隨后化學機械地拋光和/或反刻蝕此多晶硅。通過隨后的外延生長，可以在第一基片表面的那一側(cè)增大這些存儲器節(jié)點，這方便了對接點面的連接。
以下詳細敘述在各圖中表示的，本發(fā)明的一個實施例。


圖1展示在通過電化學刻蝕已生成微孔之后的一種第一基片。
圖2展示，在已生成一個層和一種電容器電介質(zhì)，以及已淀積一個摻雜多晶硅層之后的第一基片。
圖3展示，在用反刻蝕和隨后外延生長此摻雜多晶硅層的辦法已生成各存儲器節(jié)點之后的第一基片。
圖4展示，在已生成選擇晶體管，字線，位線和接點之后的，第二基片俯視圖的一個局部圖。
圖5展示，在已將第一基片不加對準地與第二基片互相連接之后的，通過第一基片和第二基片的一個截面。
這些圖是不按比例的。
在一實施例中一個第一基片1含有此摻雜硅。硅的摻雜物濃度約為1018cm-3。將第一基片1與一個第一電壓接頭連接，并浸入一種氫氟酸溶液(25重量百分點)。在氫氟酸溶液中有一個電極，它是與一個第二電壓接頭連接的。隨后在第一電壓接頭和第二電壓接頭之間生成約為2伏的電壓。在第一電壓接頭和第二電壓接頭之間的電壓差為正的。產(chǎn)生的電流密度約為100mA/cm2。在幾分鐘后，在第一基片1中產(chǎn)生約為100nm寬的和幾μm深的微孔P。在達到所希望的微孔深度后結(jié)束此電化學刻蝕。彼此相鄰各微孔P中心之間的各距離大致是相等的，并且約為20nm(請見圖1)。這些微孔不是空間上有規(guī)則布置的。
為了生成一種高摻雜層S，在第一基片1的一個表面01上淀積厚度為幾nm的磷硅酸鹽玻璃作為摻雜物源。隨后通過熱處理從磷硅酸鹽玻璃中擴散出摻雜物，約100nm深入第一基片1，由此生成層S。此層S是n摻雜的，并且它的摻雜物濃度約為1020cm-3。此層S是適合作電容器的極板的。
隨后去除此磷硅酸鹽玻璃。例如HF適合于作為刻蝕劑。
為了生成一種電容器電介質(zhì)Kd，生成一種ONO層。在此O代表氧化硅而N代表氮化硅。為此首先通過熱氧化生長一個約為2nm厚的氧化硅層。隨后淀積約為4nm的氮化硅，并將此氮化硅約2nm深地氧化(請見圖2)。
為了生成各分電容器的各存儲器節(jié)點Sp，隨后淀積厚度為5nm的摻雜多晶硅(請見圖2)。通過反刻蝕使不同分電容器的各存儲器節(jié)點Sp彼此絕緣(請見圖3)。在此，局部地暴露電容器電介質(zhì)Kd。然后通過選擇性外延，將這些存儲器節(jié)點Sp加長到第一基片1表面01的那一側(cè)為止(請見圖3)。
在第二基片2上生成選擇晶體管，字線和位線(請見圖4)。這些選擇晶體管例如是平面晶體管。但是它們也可以例如是垂直的晶體管。給各選擇晶體管的各第一源/漏區(qū)S/D1配備各接點K。這些接點K例如包含100nm摻雜的多晶硅和200nm的鎢。將這些選擇晶體管的各第二源/漏區(qū)S/D2與各位線B1連接。這些位線B1橫對各字線W1分布。這些選擇晶體管的各柵極Ga緊靠在一種柵極電介質(zhì)Gd上，并且與各字線W1連接。例如通過一種第一絕緣的，氧化硅的結(jié)構(gòu)I1覆蓋這些字線W1。這些字線W1和位線B1例如含有多晶硅，MoSi和/或鋁。
為了生成一種約為500nm厚的第二絕緣結(jié)構(gòu)I2，淀積厚度約為500nm的SiO2，通過化學機械拋光使之平面化，直到各接點K的各接點面KF暴露為止，并且反刻蝕此SiO2。第二絕緣的結(jié)構(gòu)I2保護位于第二基片2上的電路裝置的各部分。
隨后將各接點K的各接點面KF鍍金。將第一基片1和第二基片2不加校準地互相連接，其辦法是將第一基片1和第二基片2放在一起，并加熱到400至500℃(請見圖5)。
權(quán)利要求
1．具有至少一個電容器的集成電路裝置，其特征在于，-具有一個第一基片(1)和一個第二基片(2)，-在此電路裝置上，至少兩個分電容器是布置在第一基片(1)的至少一個靠在第一基片(1)一個表面(01)上的區(qū)域中的，-在此電路裝置上，至少一個接點是布置在第二基片(2)的一個表面(02)的范圍中的，-在此電路裝置上，平行于第一基片(1)表面(01)的，接點(K)接點面(KF)的一個截面是以至少一個數(shù)量級大于各分電容器之間的距離，-在此電路裝置上，此接點面(KF)界靠在各分電容器中的至少一個上，-在此電路裝置上，由分電容器中的，界靠在接點面(KF)上的那些分電容器形成電容器。
2．按權(quán)利要求1的電路裝置，其特征在于，-在此電路裝置上，接點面(KF)截面的尺寸大于介于各分電容器中的一個和區(qū)域的一個邊緣之間的距離，-在此電路裝置上，接點面(KF)界靠在區(qū)域的至少一個部分上，且因此界靠在各分電容器中的至少一個上，-在此電路裝置上，接點面(KF)不界靠于區(qū)域之外。
3．按權(quán)利要求1的電路裝置，其特征在于，-在此電路裝置上，電容器包含分電容器中的至少兩個。
4．按權(quán)利要求3的電路裝置，其特征在于，-在此電路裝置上，接點面(KF)截面的尺寸比各分電容器中心之間的距離和比介于各分電容器中的一個和區(qū)域的一個邊緣之間的距離至少大兩倍，-在此電路裝置上，接點面(KF)界靠在區(qū)域的至少一個部分上，并且由此界靠在各分電容器中的至少兩個上。
5．按權(quán)利要求1至4之一的電路裝置，其特征在于，-在此電路裝置上，這些分電容器是無規(guī)則地或以短有效半徑的秩序分布于區(qū)域上的。
6．按權(quán)利要求1至5之一的電路裝置，其特征在于，-在此電路裝置上，彼此相鄰各分電容器之間的各距離是大致相同的。
7．按權(quán)利要求6的電路裝置，其特征在于，-在此電路裝置上，此電容器包含各分電容器中的至少5個。
8．按權(quán)利要求1至7之一的電路裝置，其特征在于，-在此電路裝置上，第一基片(1)和/或第二基片(2)在與第一基片(1)表面(01)和/或第二基片(2)表面(02)相對而置的一個表面上是用一個其它接點配備的。
9．按權(quán)利要求1至8之一的電路裝置，其特征在于，此電路裝置是一種DRAM單元裝置。
10．用于制造具有至少一個電容器的集成電路裝置的方法，其特征在于，-在此方法上，在第一基片(1)的界靠在第一基片(1)一個表面(01)上的至少一個區(qū)域中生成至少兩個分電容器，-在此方法上，在一個第二基片(2)上，在此第二基片(2)一個表面(02)的一個范圍中生成至少一個帶有接點面(KF)的接點(K)，此接點(K)的，平行于第一基片(1)表面(01)的截面是以至少一個數(shù)量級大于各分電容器之間的距離，-在此方法上，如此來連接第一基片(1)和第二基片(2)，使得接點面(KF)界靠在各分電容器中的至少一個上，-在此方法上，電容器由各分電容器中的界靠在接點面(KF)上的那些分電容器形成，-在此方法上，為了生成各分電容器，通過電化學刻蝕在第一基片(1)中生成各微孔(P)，-在此方法上，用一種電容器電介質(zhì)(Kd)配備這些微孔(P)，-在此方法上，為了生成各分電容器的各存儲器節(jié)點(Sp)，敷上和結(jié)構(gòu)化導(dǎo)電材料。
11．按權(quán)利要求10的方法，其特征在于，-在此方法上，在生成各微孔(P)之后，在含有帶有一種第一摻雜物濃度半導(dǎo)體材料的第一基片(1)中，淀積一種摻雜物源，-在此方法上，摻雜物源的摻雜物通過熱處理擴散到第一基片(1)中，由此在第一基片(1)內(nèi)部形成一個帶有一個第二摻雜物濃度的層(S)。
12．按權(quán)利要求10或11的方法，其特征在于，-在此方法上，在生成各微孔(P)之前，予結(jié)構(gòu)化第一基片(1)，由此規(guī)定了各微孔(P)的空間布置。
13．按權(quán)利要求10至12之一的方法，其特征在于，-在此方法上，低共熔地連接第一基片(1)和第二基片(2)。
14．按權(quán)利要求13的方法，其特征在于，-在此方法上，用金配備接點面(KF)和/或存儲器節(jié)點(Sp)，-在此方法上，合并第一基片(1)和第二基片(2)，并加熱到約400℃-500℃。
15．按權(quán)利要求10至14之一的方法，其特征在于，-在此方法上，由各分電容器中的至少5個形成電容器。
16．按權(quán)利要求10至15之一的方法，其特征在于，-在此方法上，制造一種DRAM單元裝置。
17．按權(quán)利要求10至16之一的方法，其特征在于，-在此方法上，第一基片(1)和/或第二基片(2)在與第一基片(1)表面(01)和/或第二基片(2)表面(02)相對而置的表面上配備有一個其它的接點。
全文摘要
電容器安置在第一基片上,并且?guī)в薪狱c的電路裝置的一部分安置在第二基片上。第一基片與第二基片連接,在此,接點緊靠著電容器?；旧峡刹患有实剡M行第一基片與第二基片連接,如果各部分電容器分布在第一基片上,并且接點的接觸面如此大,彼此在連接各基片時,接點都緊靠在各部分電容器的至少一個電容器上,于是此部分電容器規(guī)定此電容器。此電容器可包含多個部分電容器。此裝置尤其是一種DRAM單元裝置。
文檔編號H01L27/04GK1215231SQ9812138
公開日1999年4月28日 申請日期1998年10月20日 優(yōu)先權(quán)日1997年10月21日
發(fā)明者H·克羅瑟, V·勒曼, W·霍恩萊恩, H·雷辛格爾 申請人:西門子公司