專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體器件，特別涉及配有半導體存儲器的半導體器件，在構成存儲器單元陣列的擴散層圖形中，存儲器在該擴散層的圖形密度低的區(qū)域配置形成虛擬(dummy)圖形。
一般來說，在配備常規(guī)的半導體存儲器的半導體器件中，大多通過重復配置有同一形狀或同一尺寸的圖形，來構成作為形成該半導體存儲器的存儲器單元陣列。作為其一例，圖3表示平面型掩模ROM的平面圖。圖3中，在半導體存儲器內的存儲器單元部分11和存儲器單元部分13中，按同一線寬且等間隔地反復敷設的狀態(tài)配置N+擴散層14和柵極線15。此外，在另一面，在選擇器部分12中，不象存儲器單元部分11和13那樣以等間隔的關系配置N+擴散層14和柵極線15。因此，在配置形成常規(guī)的半導體存儲器的半導體器件中，如圖3的一個常規(guī)例所示，與存儲器單元部分11和13相比，存儲器單元陣列內的選擇器部分12的圖形密度，通常處于相對低的圖形密度配置狀態(tài)。在形成這樣的存儲器單元陣列的圖形時，例如，在形成N+擴散層14的情況下，相對于抗蝕劑，把與這些N+擴散層14形狀一致的該抗蝕劑進行曝光處理，然后，通過對該曝光部位進行顯影處理，進行清除抗蝕劑的加工，形成所期望的N+擴散層14。
再有，圖3中，由于與本發(fā)明的內容無直接關系，所以省略了應該包括的通孔和鋁布線等的敘述，此外，還省略了由所述N+擴散層形成的存儲器單元和晶體管，或選擇器和晶體管等的敘述，但并不因此有損于作為本發(fā)明背景的常規(guī)例說明的一般性。
在形成作為上述以往的半導體存儲器的半導體器件中，在半導體存儲器內的選擇器部分12中，為了不按等間隔關系配置N+擴散層14和柵極線15，所以不采用反復敷設狀態(tài)那樣的配置關系。因此，與存儲器單元部分11和13的區(qū)域比較，一般形成圖形密度低的區(qū)域。
圖4是表示提取圖3所示的存儲器單元部分11和選擇器部分12的一部分區(qū)域的局部放大圖。如上所述，作為造成選擇器部分12的圖形密度低的原因，是未配置N+擴散層14的抗蝕劑殘留區(qū)域的占有面積相對較大，與之而來的，在除去抗蝕劑加工時，通過顯影處理時的加熱，該抗蝕劑的殘留區(qū)域作為與其面積之比相對較大的收縮狀態(tài)，如圖4所示，比生成原來設計上的N+擴散層14的圖形形狀還要膨脹的去除圖形17a、17b和17c。
其中，在本現(xiàn)有技術例中，作為最初的設計圖形結構，在圖4的特定場所A、C和E中，把各自兩側的N+擴散層14作為源或漏，把對應的柵極線15作為媒介，形成MOS晶體管(1)，此外，在特定場所B、D和F中，把各自兩側的N+擴散層14作為源或漏，把對應的柵極線15作為媒介，形成與所述MOS晶體管(1)有相同特性的MOS晶體管(2)。但是，如上述，在相關的N+擴散層14中，因各自圖形密度稀疏，所以生成各自抗蝕劑去除圖形17a、17b和17c，形成偏離最初設計圖形的圖形。因此，作為形成在所述特定場所A、C和E上的MOS晶體管(1)，在設計上，盡管應該有與形成在特定場所B、D和F上的MOS晶體管(2)有同一特性，但由于上述抗蝕劑除去圖形17a膨脹，所以形成不同特性的MOS晶體管，存在偏離原來設計思想的缺陷。
為了解決上述缺陷，本發(fā)明的目的在于在存儲器單元和陣列內，使所有N+擴散層能夠按本來的設計圖形那樣形成，因此提供配有能夠分別使在存儲器單元部分和選擇器部分形成的晶體管特性均勻化的半導體存儲器的半導體器件。
本發(fā)明的半導體器件，在把包括作為一結構要素的單位存儲器單元和陣列多個連續(xù)配置的存儲器單元和陣列的占有區(qū)域內，使通過離子注入形成的任意數(shù)的掩模圖形存在于該單位存儲器單元和陣列之間，至少在沒有存儲器功能的特定區(qū)域中，配有作為半導體存儲器的配置形成所述掩模圖形的虛擬圖形的所述存儲器單元和陣列。
再有，最好形成作為N+擴散層的所述掩模圖形，形成作為該N+擴散層的虛擬N+擴散層的所述虛擬圖形，此外，最好形成作為在所述單位存儲器單元和陣列之間存在的選擇器功能區(qū)域的所述特定區(qū)域，或者在所述單位存儲器單元和陣列和所述特定區(qū)域中，配置分別與所述掩模圖形垂直的柵極線，在所述單位存儲器單元和陣列區(qū)域內，最好使所述掩模圖形分別有同一寬度并按等間隔配置，此外，在所述單位存儲器單元和陣列的區(qū)域內，最好使所述柵極線分別有同一寬度并按等間隔配置。
圖1是表示本發(fā)明實施例中存儲器單元陣列的一個實施例的包括存儲器單元部分和選擇器部分的配置圖。
圖2是表示所述實施例的局部放大圖。
圖3是表示以往例中包括存儲器單元陣列的存儲器單元部分和選擇器部分的配置圖。
圖4是表示所述以往例的局部放大圖。
下面，參照


本發(fā)明。
圖1是展示作為本發(fā)明實施例中的一個實施例的平面型掩模ROM存儲器單元陣列的平面圖，是表示對于圖3所示的存儲器單元陣列采用了本發(fā)明，從而得到的存儲器單元陣列的平面圖。此外，圖2是表示抽取圖1所示的存儲器單元部分11和選擇器部分12的一部分區(qū)域的局部放大圖，是表示相對于圖4的局部放大圖，采用本發(fā)明進行改善的本實施例的N+擴散層14、虛擬N+擴散層16a和16b的配置關系的局部放大圖。
如圖1所示，在本實施例中，在包括存儲器單元陣列的存儲器單元部分11和存儲器單元部分13中，按同一線寬度且等間隔地反復敷設的狀態(tài)配置N+擴散層14和柵極線15。此外，在選擇器部分12中，不象存儲器單元部分11和12那樣按等間隔關系配置N+擴散層14和柵極線15，但與以往例的情況也不同，在作為圖形密度低的區(qū)域形成的該選擇器部分12中，在N+擴散層14的終端，配置新附加的分別相對應的虛擬N+擴散層16a，此外，在選擇器部分12中，在作為相對于存儲器單元部分11和13的N+擴散層14的空區(qū)域存在的區(qū)域中，附加配置新的虛擬N+擴散層16b。
這樣，通過在上述空區(qū)域中附加虛擬N+擴散層16a和虛擬N+擴散層16b，使選擇器部分12中對應抗蝕劑殘留區(qū)域的空區(qū)域不存在，因此，選擇器部分12的圖形密度與存儲器單元部分11和13的圖形密度同樣充足。于是，通過附加虛擬N+擴散層16a和虛擬N+擴散層16b，使包括選擇器部分12的所述空區(qū)域的圖形密度充足，在除去抗蝕劑的顯影處理時可使抗蝕劑殘留區(qū)域的收縮均勻，形成與最初設計圖形一樣的N+擴散層14，同時表示作為包括存儲器單元和晶體管或選擇器和晶體管等的MOS晶體管的形成母體，分別附加在虛擬N+擴散層14中，分別設定新的虛擬N+擴散層16a。但是，不把附加的虛擬N+擴散層16b作為所述MOS晶體管的形成母體來設定。因此，通過使選擇器部分12的所述空區(qū)域的圖形密度充分地均勻化，在除去抗蝕劑的顯影處理時的抗蝕劑殘留區(qū)域的收縮被均勻化，可防止在所述以往例中作為問題的N+擴散層的去除抗蝕劑圖形的生成(參照圖4的17a～17c)，在存儲器單元陣列內，可把N+擴散層按預定的設計圖形那樣形成，能夠分別使形成在N+擴散層和柵極上的所述MOS晶體管的特性均勻化。
再有，在圖1和圖2中，與所述以往例的情況一樣，由于與本發(fā)明的內容無直接關系，所以當然省略了應該包括的通孔和鋁布線等的敘述，此外，還省略了由所述N+擴散層或虛擬N+擴散層形成的所述MOS晶體管的敘述，但并不因此有損于作為本發(fā)明說明的一般性。
在圖2的局部放大圖中，與圖4的以往例相比可知，在以往例中，在不存在選擇器部分12的掩模圖形的抗蝕劑殘留區(qū)域，附加配置虛擬N+擴散層16a和虛擬N+擴散層16b，由此，如上所述，使抗蝕劑殘留區(qū)域中的熱收縮均勻化，由圖2可知，按與設計圖形一樣地形成成為包括存儲器單元和晶體管或選擇器和晶體管等的MOS晶體管的形成母體的N+擴散層14的抗蝕劑和圖形。因此，與所述以往例的情況不同，在本發(fā)明中，在特定場所A、C和E中形成的MOS晶體管，形成為與在特定場所B、D和F中形成的MOS晶體管有樣同特性的MOS晶體管，象上述那樣分別被均勻化。
如以上說明，在不存在掩模圖形的空區(qū)域，通過附加配置虛擬N+擴散層，使包括該空區(qū)域的區(qū)域圖形密度充足，因而具有把N+擴散層的抗蝕劑和圖形作為存儲器單元和晶體管或選擇器和晶體管的形成母體來形成，從而達到能夠與設計圖形相同地形成的效果。
權利要求
1．一種半導體器件，其特征在于，在把包括作為一結構要素的單位存儲器單元和陣列多個連續(xù)配置的存儲器單元和陣列的占有區(qū)域內，使通過離子注入形成的任意數(shù)的掩模圖形存在于該單位存儲器單元和陣列之間，至少在沒有存儲器功能的特定區(qū)域中，配有作為半導體存儲器的配置形成所述掩模圖形的虛擬圖形的所述存儲器單元和陣列。
2．如權利要求1所述的半導體器件，其特征在于，形成作為N+擴散層的所述掩模圖形，形成作為該N+擴散層的虛擬N+擴散層的所述虛擬圖形。
3．如權利要求1所述的半導體器件，其特征在于，形成作為在所述單位存儲器單元和陣列之間存在的選擇器功能區(qū)域的所述特定區(qū)域。
4．如權利要求1所述的半導體器件，其特征在于，在所述單位存儲器單元和陣列以及所述特定區(qū)域，配置分別與所述掩模圖形垂直的柵極線，在所述存儲器單元和陣列的區(qū)域內，使所述掩模圖形分別有同一寬度，且按等間隔配置。
5．如權利要求4所述的半導體器件，其特征在于，在所述單位存儲器單元和陣列的區(qū)域內，使所述柵極線分別有同一寬度，且按等間隔配置。
全文摘要
在存儲器單元陣列的存儲器單元部分11和13中,使N
文檔編號H01L27/108GK1213181SQ9812006
公開日1999年4月7日 申請日期1998年9月29日 優(yōu)先權日1997年9月30日
發(fā)明者小槻一貴 申請人:日本電氣株式會社