專利名稱：動態(tài)隨機(jī)存取存儲器單元及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及動態(tài)隨機(jī)存取存儲器，(以下簡稱DRAM)，更具體地說，涉及采用溝槽電容器作為存儲元件的DRAM單元及其形成方法。
DRAM已成為最重要的半導(dǎo)體集成電路器件之一。典型地，一DRAM單元包括一起開關(guān)作用的MOS晶體管和連接在開關(guān)和一參考電壓節(jié)點(diǎn)之間的起存儲元件作用的半導(dǎo)體電容器。一般地，單元是按行和列來布置的，在單個(gè)硅芯片上形成兩維陣列。一般地，在芯片中包括輔助電路元件，以允許存取各個(gè)單元，從而，讀出存儲的信息(一般以二進(jìn)制數(shù)字存儲在各個(gè)單元中)或?qū)懶畔ⅰ?br> 為了在單個(gè)芯片上得到大存儲器陣列，重要的是在該芯片中使用高存儲密度的單元。為此，必須縮小各個(gè)單元的尺寸，尤其是用于單元的芯片表面積尺寸。然而，存儲用單元電容器具有足夠大的電容仍很重要。這樣可以保證其中能存儲足夠的電荷，當(dāng)存儲的信號被讀出并被提供到一讀出放大器時(shí)，可以提供滿意的信噪比。目前，在單元電容器的設(shè)計(jì)上進(jìn)行了大量的研究并取得一定進(jìn)展。在這種研究和進(jìn)展中，最重要的是所謂的溝槽電容器，它涉及在硅基底上蝕刻一溝槽，在溝槽的側(cè)壁上涂上介電膜，然后用導(dǎo)電多晶硅填充這些槽。填充物起著存儲電容器的存儲節(jié)點(diǎn)的作用，周圍的硅起著存儲電容器的參考節(jié)點(diǎn)的作用。最好是，溝槽很窄，以節(jié)省芯片的表面積，但是要深，從而使其填充后能提供足夠大的電容。獲得這種帶有相對垂直側(cè)壁的窄而深的溝槽的技術(shù)有反應(yīng)離子蝕刻(RIE，reactive ion etching)，它可以提供各向異性蝕刻，可以基本垂直于表面來進(jìn)行。有時(shí)，在該溝槽的側(cè)壁上提供一抗蝕劑層之后，接著要進(jìn)行一濕蝕刻，它基本上是各向同性的，它既可以垂直進(jìn)行，也可以水平進(jìn)行，從而，向溝槽中添加一較寬和較深的部分。
人們早已知道，n-型硅電極在氫氟酸中進(jìn)行陽極化處理會在它們的表面形成多孔層。在1993年10月的《電化學(xué)協(xié)會學(xué)報(bào))》(Journal of theElectrochemical Society)140卷第10冊中，發(fā)表的V.Lehmann著的題目為“輕摻雜n-型硅中宏觀孔洞形成的物理過程”中，討論了合適電阻率和晶向的n-型硅中孔形成的物理過程。另外，在1995年11月的《固態(tài)技術(shù))》(Solid StateTechnology)第99，100和102頁中V.Lehmann等人著的題目為“基于多孔硅的一種新電容器技術(shù)”中詳細(xì)介紹了由這種多孔硅制成的電容器的特性。在1997年1月14日公布的轉(zhuǎn)讓給本受讓人的法國專利申請第97 P 1016 E號中，指出對于有些潛在的應(yīng)用，如在DRAM中，重要的是適當(dāng)限定受電化學(xué)腐蝕影響的用于形成電容器的表面面積，并建議使用各種設(shè)計(jì)來避免過度的不可控制蝕刻。一般地，這種設(shè)計(jì)涉及通過復(fù)合或去除在這種區(qū)域外流動的載流子，抑制電化學(xué)蝕刻擴(kuò)展到需要形成孔的區(qū)域以外。對于DRAM所建議的所有結(jié)構(gòu)都考慮利用形成開關(guān)晶體管的相同表面層在開關(guān)晶體管附近的芯片的光滑表面部分上形成多孔式電容器。然而，能夠形成大孔的硅材料的導(dǎo)電率和電阻率不適合于容納開關(guān)晶體管。另外，存儲電容器的這種布置需要一定的表面面積，于是，硅芯片上形成的單元密度就減小了。
本發(fā)明涉及一種DRAM，它形成于硅芯片的一部分之上，該硅芯片的掩埋部分的電導(dǎo)率和晶向適合于進(jìn)行電化學(xué)蝕刻，從而形成孔，這種掩埋部分位于上表面層之下，典型地為一外延p-型層，其電導(dǎo)率適合于容納一滿意的開關(guān)晶體管。DRAM的電容器是通過一多晶硅填充溝槽形成的，溝槽包括一上部，該上部具有相對垂直和光滑的側(cè)壁，該側(cè)壁穿過外延表面層；和一較深的宏觀孔部分，該部分具有延伸到上述掩埋部分中的相對大的表面積。已驚奇地發(fā)現(xiàn)在這種芯片中，可以用以前用于在光滑平表面上形成孔的方式在溝槽較深部分的暴露的壁表面形成孔。
開關(guān)晶體管形成于芯片的上部外延層部分之上。電容器將溝槽的多晶硅填充物作為存儲節(jié)點(diǎn)極板，單元極板基本上是由芯片的掩埋部分形成的。一介電涂層，典型地為硅的氧化物、硅的氮化物和硅的氧化物的重疊層(ONO)，它覆在溝槽的多孔壁上，起著存儲電容器的介電層作用。在一個(gè)實(shí)施例中，開關(guān)晶體管是一水平MOS晶體管，它鄰近溝槽，其通道平行于芯片表面延伸。另外，開關(guān)晶體管也可以是一垂直MOS晶體管，它位于上述溝槽上面，其通道垂直于芯片表面延伸。
通常，最好用n-型通道MOS晶體管作開關(guān)，此時(shí)，形成晶體管的輕度摻雜表面層是p-型。相反，如果開關(guān)是p-型通道MOS晶體管，該層應(yīng)是n-型。
優(yōu)選地，本發(fā)明的一實(shí)施例基本按下述步驟制造。首先，制備一硅芯片，它包括一相對重?fù)诫s的n-型基底區(qū)域，硅芯片的上表面與一<100>方向?qū)?zhǔn)，其上面有適合于容納開關(guān)晶體管的一相對輕摻雜的表面層。開關(guān)晶體管用傳統(tǒng)的方法形成于上述表面層中。存儲電容器是由溝槽形成的，溝槽經(jīng)過表面層從芯片的表面相對深地延伸到較重度摻雜的基底區(qū)域。溝槽提供有上部(或淺部)和下部(或深部)，上部具有相對光滑和垂直的側(cè)壁，其穿透表面層，下部延伸到更重度摻雜的基底區(qū)域中，并且已經(jīng)由化學(xué)腐蝕形成或者瓶狀大孔，或者帶有許多較小側(cè)孔的表面。這兩種部分都稱為宏觀孔。溝槽壁包括一合適的介電涂層，如ONO涂層，溝槽用導(dǎo)電多晶硅填充物，它形成電容器的一個(gè)極板，基底區(qū)域作為另一個(gè)極板。最好，溝槽是這樣形成的首先用RIE來蝕刻硅芯片，以形成硅芯片的上部，然后進(jìn)行適合于形成宏觀孔深部的電化學(xué)蝕刻。
從器件方面來看，本發(fā)明涉及動態(tài)隨機(jī)存取存儲器單元，它包括一單晶硅芯片、一場效應(yīng)晶體管和一存儲電容器。單晶硅芯片包括一施主濃度在1016/cm3～1018/cm3之間的n-型部分和位于上述n-型部分上面的更輕度摻雜層。場效應(yīng)晶體管的通道和電流終端區(qū)域形成于輕度摻雜層內(nèi)。存儲電容器包括一介電隔離垂直溝槽，它穿過輕度摻雜層完全延伸到n-型基底中，上述溝槽具有沿輕度摻雜部分的相對光滑側(cè)壁和n-型部分之內(nèi)的擴(kuò)大表面積的宏觀孔部分。
溝槽用導(dǎo)電多晶硅填充。
在方法方面，本發(fā)明涉及在前表面為(100)平面的硅芯片上形成動態(tài)隨機(jī)存取存儲器單元的方法，包括以下步驟在施主濃度約為1016/cm3～1018/cm3之間的n-型區(qū)域上形成一更輕度摻雜層；在該更輕度摻雜層上形成一場效應(yīng)晶體管；和形成一介電隔離垂直槽，它延伸穿過所述更輕度摻雜層進(jìn)入n-型區(qū)域，所述槽在輕度摻雜層具有相對光滑的側(cè)壁，而沿著n-型區(qū)域部分具有宏觀孔部分，溝槽中填充有n-型多晶硅，并且溝槽起著存儲單元的電容器的作用；和溝槽的n-型部分通過電化學(xué)蝕刻來形成。
參考附圖和權(quán)利要求，通過下面的詳細(xì)說明，就能更好地理解本發(fā)明。附圖中

圖1示出了用現(xiàn)有技術(shù)形成的包括傳統(tǒng)掩埋條帶溝槽(BST，buried straptrench)的DRAM單元的截面圖；圖2示出了根據(jù)本發(fā)明形成的包括一帶有多孔側(cè)壁的掩埋條帶溝槽的DRAM單元的截面圖；圖3示出了根據(jù)本發(fā)明形成的包括一帶有多孔側(cè)壁的掩埋條帶溝槽的另一DRAM單元的截面圖；圖4、5和6示出了形成圖2所示類型的多孔側(cè)壁溝槽的各步。
圖4、5和7示出了形成圖3所示類型的多孔側(cè)壁溝槽的各步。
必須指出的是上述附圖是不按比例的，為了便于說明，示出的溝槽的深度比寬度大，典型地，它比圖中所示的小許多。
圖1示出了掩埋條帶溝槽(BEST)DRAM單元10的截面圖。這種DRAM單元在例如《IBM研發(fā)學(xué)報(bào))》(IBM J.RES DEVELOP Vol.39 No.1/2，January/March 1995，pp.167-187)中由E.Adler等人寫的題為“IBM CMOSDRAM技術(shù)進(jìn)展”(“The Volution of IBM CMOS DRAMS Technology”)的論文中有所描述，這里僅僅作為參考加以引用。
如圖所示，單元10主要包括一n-通道場效應(yīng)晶體管(也就是，一MOS晶體管)和一溝槽型電容器。該單元形成于由硅構(gòu)成的基底的一部分之上?；装ㄒ籲-型部分12，其摻雜程度相對低，在其內(nèi)通過引入受主雜質(zhì)形成一種相對輕摻雜p-型井(層)14，該p-型井包容一n-型MOS開關(guān)晶體管。該晶體管包括電流終端n-型區(qū)域16和18，兩者之間被分隔開，當(dāng)開關(guān)閉合時(shí)兩者之間形成導(dǎo)電的n-型通道。正如熟悉該技術(shù)的人所知道的那樣，每個(gè)區(qū)域16和18根據(jù)存儲電容器是在充電還是放電時(shí)，其中電子的流動方向，交互起著晶體管的源極或漏極的作用。具體的角色取決于是將信號存儲在存儲電容器中還是從存儲電容器中讀出信號。因此，區(qū)域16和18將被描述為源極/漏極區(qū)域?？刂茖?dǎo)電的n-型通道形成的柵極是通過覆蓋柵極介電層22的導(dǎo)電字線20來提供的，柵極介電層22在區(qū)域16和18之間的通道層之上延伸。
起著存儲節(jié)點(diǎn)(信號電荷存儲在節(jié)點(diǎn)當(dāng)中)作用的電容器的一個(gè)極板是由導(dǎo)電的n-型多晶硅填充物24形成的，電容器的另一個(gè)參考極板是通過周圍硅基底12來提供的。一絕緣層26隔離兩個(gè)極板。層26包括一位于芯片的填充層26和p-型井14之間的相對厚的套環(huán)部分26A和一位于芯片的填充物24和基底部分12之間的相對薄的部分26B。后者起著電容器的有效介電膜的作用。填充物24的上部起著掩埋條帶的作用，它提供一與n-型漏極/源極區(qū)域18的直接低電阻連接。存儲陣列的位線27通過接觸28提供與漏極/源極區(qū)域16的低電阻連接。各個(gè)位線(圖中僅示出一個(gè))延伸于芯片之上，它們與多個(gè)字線垂直。這種結(jié)構(gòu)(稱作折疊位線結(jié)構(gòu))將兩個(gè)相同的線放在同一感測放大器(sense amplifier)之上，在每個(gè)單元邊界上具有兩條位線，其中之一是有源的(active)，并提供與下置單元(如接觸28)的有源連接，而另一個(gè)與上述單元交叉并無源地(passively)提供與相鄰單元的有源連接。其它單元結(jié)構(gòu)，例如開式(open)或開-折式(open-folded)，也可采用。正如熟悉該技術(shù)的人知道的那樣，只有在需要時(shí)才使用限制電連接的各種絕緣層。
如上所述，本發(fā)明涉及對溝槽的改進(jìn)，以增加電容器中所形成的電容器有效壁表面面積，而不會增加芯片表面面積。這就涉及形成硅層中溝槽的重要部分，當(dāng)進(jìn)行電化等蝕刻時(shí)，它可以形成多孔。
現(xiàn)在參考圖2和3，分別示出了本發(fā)明的存儲單元40和41，它們和圖1所示的存儲單元10非常相似。然而，與延伸到起著圖1所示單元10的存儲節(jié)作用的基底區(qū)域12中的涂層26B相應(yīng)的下部溝槽部分的光滑表面，在圖2所示的存儲單元40中，被通過許多側(cè)向孔39A而擴(kuò)大了面積的表面替代，在圖3所示的存儲單元41中，被延伸到基底區(qū)域12的溝槽中擴(kuò)大了橫截面的呈瓶狀的宏觀孔部分39B所替代。溝槽的深部是由所用的具體蝕刻條件確定的，這些刻蝕條件將在后面討論。與圖1所示涂層26B相應(yīng)的圖2和3中的涂層分別是涂層26BB和26BBB。與圖1中填充物24對應(yīng)的圖2和3中的填充物分別是填充物24A和24AA。
為此，通常用一<100>硅基底作為起始材料，典型地其一部分具有中度的摻雜濃度，約在1016和1018施主/cm3之間，例如1017，當(dāng)受到合適的電化學(xué)蝕刻時(shí)，它可以提供能適應(yīng)宏觀孔形成的基底區(qū)域。然而，一般地說，在這種高摻雜濃度的硅中形成所需質(zhì)量的開關(guān)晶體管是不可行的。為了避免這種問題，在這種基底區(qū)域上提供一摻雜程度更輕的層，開關(guān)晶體管將形成于該層之內(nèi)。這可以通過例如，首先沉積一輕度摻雜外延層(摻雜小于1015/cm3，p-型或n-型)，然后在這種層上形成約1～約2微米厚的p-型井(摻雜約為5×1015受主/cm3)，n-型MOS晶體管就形成于該層上面。另外，也可以簡單地在基底區(qū)域上形成這種摻雜劑的p-型外延層，n-型通道MOS開關(guān)晶體管將形成于此層內(nèi)。
為了形成具有本發(fā)明特征的電容器，首先形成圖4所示類型的一芯片，它包括一相對重度摻雜<100>n-型基底部分41和一更輕度摻雜覆蓋層42，典型地為一外延p-型層。另外，典型地，用淺溝槽隔離技術(shù)為存儲陣列中每個(gè)單元勾劃出(delineate)單元邊界。為了簡化圖形，假設(shè)已完成了這一步，圖2和3中所示芯片部分代表芯片的單個(gè)單元部分。
在這種單元部分中，必須刻劃為存儲電容器所保留的表面部分。為此，通過傳統(tǒng)的光刻技術(shù)，準(zhǔn)備了一掩模44，它刻劃出被溝槽所使用的表面積(如圖4所示)。典型地，掩?？梢詾楣璧牡锘蛞环N光致抗蝕劑。然后，通過傳統(tǒng)的RIE，蝕刻一溝槽部分43，它完全穿透外延p-型層42，并延伸到n-型基底41中。接著，通常需要在該初始溝槽部分43的側(cè)壁上提供一涂層46，以防止其在后續(xù)用于加深溝槽的電化學(xué)蝕刻過程中被蝕刻，因?yàn)椋藗兿Ｍ麑⒑暧^孔限制在n-型基底的壁表面上。典型地，這是通過在溝槽壁(包括底部)上形成涂層46，然后通過合適的工藝(如RIE或離子研磨(ion milling))從溝槽的底部有選擇地除去它，留下圖5所示的結(jié)構(gòu)。典型地，涂層46的材料可能為硅的氮化物，它涂覆在硅芯片將要暴露于電化學(xué)蝕刻的所有表面上，以保護(hù)這些表面。有時(shí)，選擇合適的電化學(xué)蝕刻條件可以不需要這種涂層。
接著，用電化學(xué)蝕刻使溝槽延伸至更重度摻雜基底中，從而，形成一加深的宏觀孔部分，它大大增加了這種部分的有效表面積。
蝕刻可以用任何合適的蝕刻裝置來進(jìn)行，這些裝置可以用來允許照明硅芯片的背面，同時(shí)，蝕刻從芯片的前面開始。
蝕刻所用電解質(zhì)可以包括氫氟酸水深液，其氟化物的重量百分比約為4％，盡管干重在1％-50％之間都可行。對硅基底施加相對于電解質(zhì)3V的正偏壓。對p-型外延層42最好施加相對于電解質(zhì)0.5V的負(fù)偏壓，以防止它溶解(如以前在德國專利申請中介紹的那樣)。蝕刻最好是在室溫下進(jìn)行，例如，10-60分鐘。
操作條件的選擇決定著蝕刻的結(jié)果。單元中產(chǎn)生的電流越大，以及照明程度越高，則蝕刻的腐蝕性越強(qiáng)，越會產(chǎn)生圖3和圖6所示類型的包括加深的瓶狀宏觀孔部分39B的溝槽。較小的蝕刻腐蝕性可以提供圖2和圖7所示類型的溝槽。
背景技術(shù)：
中引用的Lehmann的論文表明，最好在蝕刻區(qū)域產(chǎn)生孔。為此，在蝕刻時(shí)，最好照明芯片的背側(cè)。另外，也可以增加作用到芯片上的偏壓，直至達(dá)到擊穿場強(qiáng)?？梢哉{(diào)節(jié)蝕刻劑成分、偏壓和照明，從而，或者產(chǎn)生如圖2所示的實(shí)施例中的蝕刻孔，這些孔任意延伸到基底中，它們帶有明顯的側(cè)向透穿(孔39A)；或者產(chǎn)生一大的瓶狀宏觀孔部分(如圖3所示)。最好繼續(xù)該工藝直至得到至少幾個(gè)微米長的孔39A。
接著，仍必須用起著電容器極板作用的導(dǎo)電多晶硅填充溝槽(電容器極板將存儲信號電荷)。然而，在此之前，必須提供起電容器介電層作用的介電涂層。
這可以通過用以提供這種介電層的任何已知方法來實(shí)現(xiàn)。介電層通常是硅的氧化物、硅的氮化物和硅的氧化物的疊層，通常稱為ONO層，它可以通過連續(xù)進(jìn)行已知的氣相沉積來形成。這種層的介電常數(shù)可以為6。
為了完成電容器，還需要用導(dǎo)電多晶硅來填充溝槽。可以用各種熟知的方法來填充溝槽，以獲得圖2和圖3所示的溝槽結(jié)構(gòu)。
最好，填充物是n-型摻雜硅，以便于在填充物和開關(guān)晶體管的合適n-型漏極/源極之間提供一低電阻連接。各種條帶的設(shè)計(jì)(strap arrangement)在上述IBM論文中作了描述，它可以用來提供所需的低電阻連接。最感興趣的是IBM論文中所介紹的用于掩埋條帶溝槽(BEST)DRAM單元的技術(shù)，如本申請中的圖1所示。
必須知道的是所描述的具體實(shí)施例僅是為了示出本發(fā)明的一般原理，熟悉該技術(shù)的人在不離開本發(fā)明的基本精神的前提下，可以設(shè)計(jì)其它實(shí)施例。具體地說，場效應(yīng)開關(guān)晶體管可以形成為一垂直晶體管。另外，當(dāng)溝槽是接近開關(guān)電容器而不是形成于開關(guān)電容器下面的時(shí)候，溝槽電容器既可以形成于開關(guān)晶體管之前，又可以形成于其后，如圖2中的存儲單元40或圖3中的存儲單元41所示。
權(quán)利要求
1.一種動態(tài)隨機(jī)存取存儲器單元，包括一基底，它包括一n-型部分和一覆蓋上述n-型部分的更輕度摻雜層，n-型部分中施主濃度在約1016/cm3至約1018/cm3之間；一場效應(yīng)晶體管，其通道和電流終端區(qū)域位于輕度摻雜層內(nèi)；和一存儲電容器，它包括一穿過輕度摻雜層進(jìn)入n-型基底的介電隔離垂直槽，所述槽具有沿輕度摻雜部分的相對光滑的側(cè)壁，該槽還具有在n-型部分之內(nèi)的擴(kuò)大了表面積的宏觀孔部分，溝槽中填充有n-型多晶硅。
2.根據(jù)權(quán)利要求1所述的動態(tài)隨機(jī)存取存儲器單元，還包括位于多晶硅填充物和各電流終端區(qū)域之一之間的低電阻連接。
3.根據(jù)權(quán)利要求1所述的動態(tài)隨機(jī)存取存儲器單元，其中，輕度摻雜層是p-型，場效應(yīng)晶體管是一n-通道晶體管。
4.根據(jù)權(quán)利要求3所述的動態(tài)隨機(jī)存取存儲器單元，其中，溝槽的多晶硅填充物和基底之間的介電隔離是由硅的氧化物、硅的氮化物和硅的氧化物這三層來提供的。
5.根據(jù)權(quán)利要求3所述的動態(tài)隨機(jī)存取存儲器單元，其中，宏觀孔部分的孔直徑約為0.1微米，其長度在約1.0～約10.0微米之間。
6.根據(jù)權(quán)利要求1所述的動態(tài)隨機(jī)存取存儲器單元，其中，溝槽的光滑側(cè)壁部分是通過各向異性反應(yīng)離子蝕刻形成的，宏觀孔部分是通過帶照明的電化學(xué)蝕刻來形成的。
7.一種在硅基底上形成動態(tài)隨機(jī)存取存儲器單元的方法，包括以下步驟在施主濃度約為1016/cm3～1018/cm3之間的n-型區(qū)域上形成一更輕度摻雜層；在該更輕度摻雜層上形成一場效應(yīng)晶體管；和形成一介電隔離垂直槽，它延伸穿過所述更輕度摻雜層進(jìn)入n-型區(qū)域，所述槽在輕度摻雜層具有相對光滑的側(cè)壁，而沿著n-型區(qū)域部分具有宏觀孔部分，溝槽中填充有n-型多晶硅，并且溝槽起著存儲單元的電容器的作用；和溝槽的n-型部分通過電化學(xué)蝕刻來形成。
8.根據(jù)權(quán)利要求7所述的方法，其中，溝槽的相對光滑側(cè)壁部分的淺部是通過反應(yīng)離子蝕刻來形成的，深宏觀部分是通過電化學(xué)蝕刻而形成的。
9.根據(jù)權(quán)利要求8所述的方法，其中，電化學(xué)蝕刻是在氫氟酸水溶液槽中進(jìn)行的，輕度摻雜層對面的硅芯片表面被照明。
全文摘要
一種DRAM單元,其存儲電容器形成為溝槽形式,它的下部形成于n－型基底內(nèi),用電化學(xué)蝕刻在該部分的側(cè)壁上提供大孔(31A)?？妆谏贤坑幸唤殡妼?26B),溝槽中然后填充上摻雜多晶硅(24A)。這樣可以得到具有非常大表面積和高電容的電容器。本發(fā)明還涉及這種DRAM的形成方法。
文檔編號H01L21/8242GK1230025SQ98119188
公開日1999年9月29日 申請日期1998年9月15日 優(yōu)先權(quán)日1997年9月19日
發(fā)明者烏爾里克·格里寧, 赫爾穆特·克洛斯, 威爾弗里德·漢斯奇 申請人:西門子公司