專利名稱：柵控晶閘管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子技術(shù)和電力電子技術(shù)領(lǐng)域，特別是一種新原理結(jié)構(gòu)的柵控晶閘管功率器件。
半導(dǎo)體器件經(jīng)數(shù)十年的發(fā)展，已逐步形成二大領(lǐng)域，即微電子器件和電力電子器件領(lǐng)域，前者以處理信息的集成電路為發(fā)展方向，目前已可在一塊半導(dǎo)體芯片上集成上億個元器件，促進了電子技術(shù)的飛速發(fā)展；后者則以處理功率為方向，希望其功率容量大，且有高的轉(zhuǎn)換速度，這類功率半導(dǎo)體器件主要以大功率晶體管和晶閘管(Thyristor)為代表。然而這類器件的開啟和關(guān)閉都是在輸入端用電流來控制，由于半導(dǎo)體器件的固有特性，決定了要關(guān)閉處于導(dǎo)通狀態(tài)和開啟處于截止?fàn)顟B(tài)的這類器件需要較大的驅(qū)動電流，如關(guān)閉晶閘管輸入端約需加四分之一輸出電流的反向電流，致使輸入功率大，驅(qū)動電路變得復(fù)雜。微電子技術(shù)的發(fā)展，微細(xì)加工和金屬氧化物半導(dǎo)體(MOS)技術(shù)的不斷成熟，發(fā)展了電壓控制的功率半導(dǎo)體器件，使得器件可以在極小的輸入功率下控制大的功率輸出。七十年代末期，國外發(fā)明了垂直雙擴散場效應(yīng)晶體管(VDMOS)，八十年代初又發(fā)明了絕緣柵雙極晶體管(IGBT)和MOS控制的晶閘管(MCT)，這三類器件當(dāng)中，前二者技術(shù)已基本成熟，后者仍在發(fā)展之中，但處理功率的能力以MCT為最大。MCT是金屬氧化物半導(dǎo)體場效應(yīng)管(MOSFET)與晶閘管的復(fù)合結(jié)構(gòu)，其輸入端由于電壓控制和輸出功率大，應(yīng)用前景廣闊，近十余年來是國內(nèi)外關(guān)注及重視的研究領(lǐng)域。該器件是在晶閘管的表面集成了共柵的增強型MOS，當(dāng)施加正(負(fù))柵壓器件窄基區(qū)表面形成反型層，溝道電流流入寬基區(qū)觸發(fā)晶閘管導(dǎo)通，施加負(fù)(正)柵壓其射區(qū)表面形成的反型溝道短路晶閘管發(fā)射結(jié)，窄基區(qū)多子流向陰極驅(qū)使器件關(guān)閉。其可控關(guān)斷電流的能力取決于該MOS反型溝道的電阻。由于其制造技術(shù)與MOS集成電路工藝相容，呈現(xiàn)了極大生命力，目前已有批量商品。此后圍繞器件電流關(guān)斷能力的研究報導(dǎo)了多種新的結(jié)構(gòu)器件，形成了一簇該類器件，代表性的有MOS耗盡型晶閘管(DMT)，發(fā)射極關(guān)斷晶閘管(EST)，基區(qū)電阻控制的晶閘管(BRT)以及具有MOS反型層短路射結(jié)的EST(ESTD)等結(jié)構(gòu)。它們觸發(fā)器件導(dǎo)通的MOS結(jié)構(gòu)和原理與MCT結(jié)構(gòu)相同，差別在關(guān)閉器件的MOS結(jié)構(gòu)及原理。DMT采用了柵電極垂直深入寬基區(qū)的U型槽增強型MOS結(jié)構(gòu)，施加?xùn)艍簳rMOS柵下寬基區(qū)耗盡，相鄰耗盡層縱向?qū)捇鶇^(qū)夾斷迫使器件關(guān)閉。其采用非平面工藝增加了難度。EST在器件的射極與陰極間集成了增強型MOS結(jié)構(gòu)，導(dǎo)通時電流經(jīng)該增強型MOS溝道流入陰極，柵壓下降至溝道消失時電流通路切斷實現(xiàn)關(guān)閉，該MOS的功率限制了器件的工作電流，且結(jié)構(gòu)中存在不受MOS控制的寄生晶閘管，影響了器件關(guān)斷電流的能力。BRT在寬基區(qū)表面集成了增強型MOS結(jié)構(gòu)，依靠該MOS反型溝道將窄基區(qū)多子驅(qū)向陰極，控制關(guān)閉，其實質(zhì)與MCT的射結(jié)短路相似。關(guān)斷電流的能力受限于MOS反型溝道的電阻。ESTD可看作是EST與BRT的復(fù)合結(jié)構(gòu)，其保留了EST切斷電流的MOS結(jié)構(gòu)，增加了與BRT相同功能的增強型MOS結(jié)構(gòu)，提高了電流關(guān)斷力，同時也保留了它們的不足。
目前MOS控制的晶閘管類功率器件的研究和發(fā)展重點仍在MOS結(jié)構(gòu)對器件電流的可控關(guān)斷能力，即可控制關(guān)斷的電流密度、關(guān)斷速度和關(guān)斷的可靠性等。另外，上述各結(jié)構(gòu)器件除EST外都是采用極性相反的二個電壓分別控制其開啟和關(guān)閉，而EST又存在固有的不足。
本發(fā)明的目的在于提出一種新原理結(jié)構(gòu)的該類器件，其關(guān)斷電流的能力優(yōu)越，而控制開啟和關(guān)閉只需一單極性電壓，即輸入端施加電壓信號器件導(dǎo)通，電壓信號降至某一閾值或零，器件則自行關(guān)閉。
本發(fā)明的基本方案是在器件中晶閘管的表面設(shè)計了共柵的增強型MOS結(jié)構(gòu)和耗盡型MOS結(jié)構(gòu)。增強型MOS集成于晶閘管窄基區(qū)的表面，該MOS控制器件的導(dǎo)通。耗盡型MOS集成在晶閘管發(fā)射區(qū)，該MOS的溝道形成了晶閘管的射結(jié)本征短路結(jié)構(gòu)，控制器件的關(guān)斷。該結(jié)構(gòu)器件工作原理可簡述為當(dāng)施加某一極性電壓于MOS柵極時，耗盡型MOS的溝道夾斷，晶閘管射結(jié)短路消失，器件呈現(xiàn)為晶閘管結(jié)構(gòu)，而增強型MOS形成反型溝道，溝道電流驅(qū)使晶閘管開啟。當(dāng)電壓下降到低于某一閾值或零，增強型MOS溝道消失，失去驅(qū)動晶閘管導(dǎo)通的條件，而耗盡型MOS溝通恢復(fù)，晶閘管呈現(xiàn)射結(jié)被該溝道短路的本征結(jié)構(gòu)，驅(qū)使晶閘管關(guān)閉。關(guān)閉電流的能力取決于短路器件射結(jié)的耗盡型MOS溝道電阻。
為進一步提高器件關(guān)斷電流的能力，在晶閘管的寬基區(qū)表面同時集成耗盡型MOS結(jié)構(gòu)，其溝道同樣形成了晶閘管的射結(jié)本征短路，有效減小了射結(jié)短路電阻。
由于本結(jié)構(gòu)器件關(guān)斷電流的能力取決于射結(jié)的短路電阻，即耗盡型MOS溝道的電阻，合理的設(shè)計其溝道電阻小于增強型MOS的反型溝道電阻，因此，關(guān)閉電流密度高，速度快，且由于晶閘管射結(jié)短路為耗盡型MOS溝道所形成，關(guān)閉電流的可靠性強，并實現(xiàn)了單一極性電壓控制器件的工作。
以下結(jié)合附圖和實施例對本發(fā)明器件作進一步的描述。


圖1為本發(fā)明器件的第一種實施例的單元胞縱向剖面結(jié)構(gòu)示意圖。
圖2為本發(fā)明器件的第二種實施例單元胞縱向剖面結(jié)構(gòu)示意圖。
圖3為本發(fā)明器件的第三種實施例的單元胞縱向剖面結(jié)構(gòu)示意圖。
圖4為本發(fā)明器件的第四種實施例單元胞縱向剖面結(jié)構(gòu)示意圖。
參見圖1，圖中所示“1”區(qū)為P型區(qū)，用P2表示，“2”區(qū)為MOSFET的柵電極層，“3”區(qū)為絕緣介質(zhì)層，“4”區(qū)和“5”區(qū)是外電極金屬化層。圖中底部的P+區(qū)和N-區(qū)、P1區(qū)組成的PNP晶體管結(jié)構(gòu)與圖中上部的N(N+)區(qū)和P1區(qū)、N-區(qū)組成NPN晶體管結(jié)構(gòu)復(fù)合構(gòu)成了PNPN型晶閘管，其中N-區(qū)和P1區(qū)分別為晶閘管的寬基區(qū)和窄基區(qū)，N(N+)區(qū)為其表面發(fā)射區(qū)?！癆”“K”和“G”分別為器件陽極、陰極和柵電極。表面發(fā)射區(qū)內(nèi)的P+區(qū)、P2區(qū)和P1窄基區(qū)與“2”區(qū)柵電極構(gòu)成了耗盡型P溝MOSFET，P+區(qū)、P2區(qū)和P1區(qū)分別為其漏區(qū)、溝道區(qū)和源區(qū)。由圖1可見該MOSFET的溝道P2區(qū)形成了晶閘管發(fā)射結(jié)的本征短路結(jié)構(gòu)。該耗盡型MOS溝道P2區(qū)和漏極P+區(qū)是以一定的平面幾何形狀(如橋梁形狀)分布于表面，因此其間隔部分仍是N型發(fā)射區(qū)，而該N型射區(qū)和N-區(qū)及其之間的P1區(qū)在表面則分別構(gòu)成了增強型N溝MOSFET的源區(qū)、漏區(qū)和溝道區(qū)。增強型和耗盡型MOSFET共用圖中所示的“2”區(qū)柵電極。
本發(fā)明器件實施例的工作原理可簡述為取陰極K為參考電位，陽極A置高電位，當(dāng)施加正電壓于柵極G時，P2區(qū)耗盡，表面P+區(qū)與P1區(qū)間斷路，耗盡型P溝MOSFET截止，器件呈現(xiàn)為晶閘管結(jié)構(gòu)。同時，P1區(qū)表面形成反型層溝道，增強型N溝MOSFET開啟，其溝道電子流從N型射區(qū)流入N-寬基區(qū)，觸發(fā)器件進入導(dǎo)通狀態(tài)。當(dāng)柵電壓下降到某一閾值或零，P1區(qū)表面反型層消失，增強型N溝MOSFET截止，耗盡型MOSFET的P2溝道恢復(fù)，晶閘管射結(jié)呈現(xiàn)短路，P1窄基區(qū)內(nèi)空穴經(jīng)該短路P2區(qū)流入陰極破壞了器件內(nèi)電流的正反饋，驅(qū)使器件關(guān)閉。
可見，圖1所示本發(fā)明器件實施例關(guān)閉電流是依靠了集成在N型射區(qū)內(nèi)的耗盡型P溝MOSFET溝道短路器件發(fā)射結(jié)，關(guān)閉電流的能力由溝道P2區(qū)的電阻決定，即射結(jié)短路電阻決定，該電阻決定于P2區(qū)的材料物理參數(shù)和幾何結(jié)構(gòu)參數(shù)。
參見圖2，該實施例是為減小器件的射結(jié)短路電阻，進一步提高器件關(guān)斷電流的能力而提出的。圖2所示本發(fā)明的器件第二種實施例保持了第一種實施例的結(jié)構(gòu)，另外在器件相鄰元胞間的N-寬基區(qū)表面集成了耗盡型P溝MOSFET，圖2中“6”區(qū)是其溝道區(qū)，仍用P2表示，圖中兩側(cè)的P+區(qū)是其漏區(qū)，P1窄基區(qū)是其源區(qū)?！?”區(qū)的P2區(qū)和“1”區(qū)的P2同時形成，且“6”區(qū)的P2區(qū)也以一定的平面幾何形狀(如橋梁形狀)設(shè)置于表面。本實施例器件的工作原理與第一種實施例器件的工作原理相同，但本實施例在器件射區(qū)和N-寬基區(qū)表而分別集成的兩只耗盡型P溝MOSFET相并聯(lián)，有效減小了器件射結(jié)的短路電阻，提高了器件關(guān)斷電流的能力。
參見圖3，本發(fā)明器件的第三種實施例單元胞縱向剖面示意圖與圖1所示本發(fā)明器件的第一種實施例單元胞縱向剖面示意圖的幾何結(jié)構(gòu)相同，差別在相應(yīng)的摻雜類型相反。圖中“1”區(qū)為N型區(qū)，用N2表示，“2”區(qū)為MOSFET的柵電極層，“3”區(qū)為絕緣介質(zhì)層，“4”區(qū)和“5”區(qū)是外電極金屬化層。圖中底部的N+區(qū)、P-區(qū)和N1區(qū)組成的NPN晶體管結(jié)構(gòu)與圖中上部的P(P+)區(qū)和N1區(qū)、P-區(qū)組成的PNP晶體管結(jié)構(gòu)復(fù)合構(gòu)成了NPNP晶閘管結(jié)構(gòu)，其中P(P+)區(qū)是晶閘管的表面發(fā)射區(qū)，P-區(qū)和N1區(qū)分別為晶閘管的寬基區(qū)和窄基區(qū)、“A”、“K”和“G”分別為器件的陽極、陰極和柵電極。表面發(fā)射區(qū)內(nèi)的N+區(qū)、N2區(qū)和N1窄基區(qū)分別構(gòu)成了耗盡型N溝MOSFET的漏區(qū)、溝道區(qū)和源區(qū)。該MOSFET溝道N2區(qū)形成了晶閘管射結(jié)本征短路結(jié)構(gòu)。其溝道N2區(qū)和漏極N+區(qū)以一定平面幾何形狀(如橋梁形狀)分布于射區(qū)表面，間隔部分仍是P型發(fā)射區(qū)，在器件表面，該P型射區(qū)、P-寬基區(qū)及其中間的N1窄基區(qū)構(gòu)成了增強型P溝MOSFET。增強型和耗盡型MOSFET共柵。
本發(fā)明器件的第三種實施例的工作原理可簡述為將陰極K作為參考電位，陽極A置負(fù)電位，當(dāng)施加負(fù)極性電壓于柵極G時，N2區(qū)耗盡，N+區(qū)與N1區(qū)斷路，耗盡型N溝MOSFET截止，器件結(jié)構(gòu)呈現(xiàn)為晶閘管。而同時N1區(qū)表面形成P型反型溝道，增強型P溝MOSFET開啟，空穴電流從陰極經(jīng)該MOSFET溝道流入P-寬基區(qū)，觸發(fā)器件導(dǎo)通，當(dāng)柵電壓的絕對值降至某一閾值或零，N1區(qū)表面反型層消失，增強型P溝MOSFET截止，耗盡型N溝MOSFET溝道恢復(fù)，器件射結(jié)短路，N1窄基區(qū)內(nèi)電子經(jīng)該短路區(qū)流向陰極，驅(qū)使器件關(guān)閉。
參見圖4，本實施例保持了本發(fā)明器件第三種實施例的結(jié)構(gòu)，但在第三種實施例的器件射區(qū)表面形成N+區(qū)和N2“1”區(qū)的同時，在相鄰元胞間的P-寬基區(qū)表面也以一定的平面幾何形狀(如橋梁形狀)形成了圖4中所示的N+區(qū)和N2“6”區(qū)。N2“6”區(qū)，N+區(qū)和N1窄基區(qū)構(gòu)成了耗盡型N溝MOSFET，該耗盡型MOSFET與器件射區(qū)表面耗盡型N溝MOSFET并聯(lián)。工作原理與第三種實施例器件相同，當(dāng)柵電極施加負(fù)電壓時，耗盡型N溝MOSFET截止，增強型P溝MOSFET工作，驅(qū)使器件導(dǎo)通，當(dāng)柵電壓絕對值降到某一閾值之下或零，增強型P溝MOSFET截止，耗盡型N溝MOSFET溝道短路器件射結(jié)，器件實現(xiàn)關(guān)閉。由于集成于射區(qū)和寬基區(qū)的兩只耗盡型MOSFET相并聯(lián)，器件的射結(jié)短路電阻減小，關(guān)閉電流的能力提高。
總上結(jié)構(gòu)所示，本發(fā)明器件的特征為耗盡型MOSFET溝道形成了器件射結(jié)的本征短路，關(guān)閉電流的能力主要取決于短路溝道電阻，合理的設(shè)計使本發(fā)明器件所能關(guān)閉的電流密度大、速度快、可靠性高，且器件的工作只需要一單極性電壓控制。
本發(fā)明器件的制造技術(shù)與MOS集成電路工藝相容。以下以本發(fā)明器件第一種實施例簡述其制造方法和基本的工藝過程。
首先在P+單晶片上外延生長N-型層，然后進行定域的硼擴散(或離子注入)，形成晶閘管上部晶體管的P1基區(qū)，同時也是下部晶體管的收集區(qū)。在該基區(qū)內(nèi)定域磷擴散(或離子注入)N+和N層，形成發(fā)射區(qū)，至此該器件的主結(jié)構(gòu)完成。為了形成控制晶閘管的MOSFET，在其上部晶體管的發(fā)射區(qū)內(nèi)采用一定布局?jǐn)U散或離子注入形成P+區(qū)，此后再用離子注入制造淺結(jié)P2橋，將P+區(qū)與晶閘管P1基區(qū)相連接，則器件的體內(nèi)結(jié)構(gòu)完成。在制造完成表面結(jié)構(gòu)時，首先在晶片表面生長一層?xùn)叛趸瘜?，然后生長覆蓋多晶硅或耐熔金屬硅化物，形成MOS柵電極，再在柵電極表面淀積多層介質(zhì)，即二氧化硅——氮化硅——二氧化硅，光刻出柵電極和陰極引線孔，接著淀積鋁，光刻出陰極和柵電極，經(jīng)表面鈍化及背面金屬化，本結(jié)構(gòu)器件的芯片即制造完成。
權(quán)利要求
1.一種柵控晶閘管，包括陽極A，陰極K和柵電極G以及由二只三極管復(fù)合構(gòu)成的PNPN、NPNP晶閘管結(jié)構(gòu)，且在PNPN結(jié)構(gòu)的射區(qū)表面內(nèi)含有由P+區(qū)構(gòu)成的耗盡型P溝MOSFET漏區(qū)，在NPNP結(jié)構(gòu)中含有N+區(qū)構(gòu)成的耗盡型N溝MOSFET漏區(qū)，其特征在于上述晶閘管結(jié)構(gòu)的發(fā)射區(qū)表面或發(fā)射區(qū)和寬基區(qū)表面集成有耗盡型MOSFET溝道區(qū)，該溝道區(qū)形成了器件射結(jié)短路。
2.根據(jù)權(quán)利要求1所述的柵控晶閘管，其特征在于所述的發(fā)射區(qū)表面集成的耗盡型MOSFET溝道區(qū)(1)以橋梁形狀分布于PNPN結(jié)構(gòu)晶閘管的漏區(qū)P+與源區(qū)P1之間或NPNP結(jié)構(gòu)晶閘管的N+與N1之間。
3.根據(jù)權(quán)利要求1所述的柵控晶閘管，其特征在于所述的發(fā)射區(qū)和寬基區(qū)表面集成的耗盡型MOSFET溝道區(qū)(1)以橋梁形狀分布于PNPN結(jié)構(gòu)晶閘管射區(qū)內(nèi)漏區(qū)P+與窄基區(qū)形成的源區(qū)P1之間或NPNP結(jié)構(gòu)晶閘管的N+與N1之間，溝道區(qū)(6)以橋梁形狀分布于PNPN結(jié)構(gòu)晶閘管寬基區(qū)表面漏區(qū)P+和窄基區(qū)形成的源區(qū)P1之間或NPNP結(jié)構(gòu)晶閘管N+與N1之間。
全文摘要
本發(fā)明涉及一種新原理結(jié)構(gòu)的柵控晶閘管，其特征在于在晶閘管結(jié)構(gòu)的發(fā)射區(qū)表面或發(fā)射區(qū)和寬基區(qū)表面集成有耗盡型MOSFET，該MOS溝道區(qū)構(gòu)成了晶閘管的射結(jié)短路，控制器件的關(guān)閉。它克服了目前柵控晶閘管所能關(guān)閉的電流密度較低、速度較慢、存在寄生結(jié)構(gòu)器件和工作時需要二個相反極性的柵電壓控制等缺點。該器件關(guān)閉電流密度高、速度快，可靠性強，實現(xiàn)了單一極性電壓控制器件工作，廣泛適應(yīng)于電子領(lǐng)域內(nèi)的功率轉(zhuǎn)換。
文檔編號H01L29/74GK1144975SQ96118670
公開日1997年3月12日 申請日期1996年4月23日 優(yōu)先權(quán)日1996年4月23日
發(fā)明者張鶴鳴, 戴顯英 申請人:西安電子科技大學(xué)