本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種閃存單元制作方法。

背景技術(shù)：

近些年來，隨著家用電器、個人電腦、照相機以及智能掌上移動設(shè)備等產(chǎn)品的快速增長，IC產(chǎn)業(yè)幾乎融入了人們生活的方方面面。其中非易失性存儲器因為具有斷電下可靠的數(shù)據(jù)保持性能，得到了飛速的發(fā)展。進入21世紀(jì)以來，隨著制造工藝的不斷革新，不揮發(fā)存儲器的存儲容量不斷突破，其市場占有率接近半導(dǎo)體產(chǎn)業(yè)的半邊天，作為非易失性存儲器家族中的佼佼者，閃存(Flash)存儲器可謂如日中天，產(chǎn)品種類可謂琳瑯滿目。而在閃存的制造工藝中，如圖1至圖2中所示，需要對閃存單元中的多晶硅層進行研磨，以形浮柵，但是在研磨過程中多晶硅片不同的區(qū)域由于結(jié)構(gòu)不同存在研磨不均，進而會造成多晶硅片的存儲器件區(qū)上方的多晶硅層與外圍電路區(qū)上的多晶硅層存在明顯的高度差，進而會造成外圍電路區(qū)的多晶硅過薄，在后續(xù)工序中對外圍電路區(qū)的過薄的多晶硅去除時容易造成閃存單元的有硅襯底的損傷。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中制作閃存單元存在的上述問題，現(xiàn)提供一種旨在閃存單元制造工藝中對存儲器件上的多晶硅和外圍電路區(qū)上的多晶硅層實現(xiàn)均勻研磨，避免造成外圍電路區(qū)的多晶硅過薄造成閃存單元的硅襯底損傷的閃存單元制作方法。

具體技術(shù)方案如下：

一種閃存單元制作方法，其中，提供一硅襯底、，所述硅襯底定義有存儲器件區(qū)及外圍電路區(qū)，所述存儲器件區(qū)與所述外圍電路區(qū)之間通過淺溝槽結(jié)構(gòu)進行隔離，所述硅襯底上表面覆蓋一多晶硅層，還包括以下步驟：

步驟S1、于所述多晶硅層進行離子注入，并進行退火；

步驟S2、去除預(yù)定厚度的位于所述存儲器件區(qū)上方的所述多晶硅層，所述預(yù)定厚度小于所述多晶硅層的厚度；

步驟S3、對剩余的所述多晶硅層進行減薄，使所述多晶硅層表面平坦。

優(yōu)選的，所述步驟S2中，提供一掩膜遮蔽所述外圍電路區(qū)，以供去除預(yù)定厚度的位于所述存儲器件區(qū)上方的所述多晶硅層。

優(yōu)選的，所述掩膜為圖案化的光阻層。

優(yōu)選的，通過光刻工藝形成所述圖案化的光阻層。

優(yōu)選的，所述步驟2與所述步驟3之間還包括，去除位于所述外圍電路區(qū)的所述光阻層。

優(yōu)選的，所述步驟2中，通過干法刻蝕去除預(yù)定厚度的位于所述存儲器件區(qū)上方的所述多晶硅層。

優(yōu)選的，所述步驟3中，通過化學(xué)機械研磨對剩余的所述多晶硅層進行減薄。

優(yōu)選的，所述步驟3中，減薄后的剩余的所述多晶硅層的厚度等于所述淺溝槽隔離結(jié)構(gòu)露出所述硅襯底的高度。

優(yōu)選的，所述步驟1之前，所述多晶硅層的厚度為180納米。

優(yōu)選的，所述步驟2中，所述預(yù)定厚度為80納米；和/或

所述步驟3中，減薄后的剩余的所述多晶硅層的厚度為67-70納米。

上述技術(shù)方案具有如下優(yōu)點或有益效果：在制作閃存單元過程中可控制存儲器件區(qū)和外圍電路區(qū)的多晶硅層研磨厚度保持一致，避免研磨中存儲器件區(qū)和外圍電路區(qū)的多晶硅層出現(xiàn)高度差，造成后續(xù)對外圍電路區(qū)的多晶硅去除時易對閃存單元的硅襯底造成損傷的問題。

附圖說明

參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。

圖1為背景技術(shù)中的未研磨前的閃存單元的結(jié)構(gòu)示意圖；

圖2為背景技術(shù)中的研磨后的閃存單元的結(jié)構(gòu)示意圖；

圖3為本發(fā)明一種閃存單元制作方法實施例的流程圖；

圖4為本發(fā)明一種閃存單元制作實施例中，關(guān)于未研磨前的閃存單元；

圖5為本發(fā)明一種閃存單元制作方法實施例中，關(guān)于對外圍電路區(qū)進行掩膜遮蔽的結(jié)構(gòu)；

圖6為本發(fā)明一種閃存單元制作方法實施例中，關(guān)于將存儲器件區(qū)上方的多晶硅減薄預(yù)定厚度的結(jié)構(gòu)；

圖7為本發(fā)明一種閃存單元制作方法實施例中，關(guān)于在外圍電路區(qū)去除掩膜遮蔽的結(jié)構(gòu)；

圖8為本發(fā)明一種閃存單元制作方法實施例中，關(guān)于在研磨之后的整體多晶硅的結(jié)構(gòu)示意圖。

上述說明書附圖標(biāo)記表示：

(1)、硅襯底；(2)、多晶硅層；(21)、存儲器件區(qū)；(22)、外圍電路區(qū)；(3)、掩膜；(4)、淺溝槽。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

需要說明的是，在不沖突的情況下，本發(fā)明中的實施例及實施例中的特征可以相互組合。

下面結(jié)合附圖和具體實施例對本發(fā)明作進一步說明，但不作為本發(fā)明的限定。

本發(fā)明的技術(shù)方案中包括一種閃存單元制作方法。

一種閃存單元制作方法，其中，提供一硅襯底1，硅襯底1定義有存儲器件區(qū)21及外圍電路區(qū)22，存儲器件區(qū)21與外圍電路區(qū)之間通過淺溝槽4結(jié)構(gòu)進行隔離，硅襯底1上表面覆蓋一多晶硅層2，如圖3所示，還包括以下步驟：

步驟S1、于多晶硅層2進行離子注入，并進行退火；

步驟S2、去除預(yù)定厚度的位于存儲器件區(qū)21上方的多晶硅層2，預(yù)定厚度小于多晶硅層2的厚度；

步驟S3、對剩余的多晶硅層2進行減薄，使多晶硅層2表面平坦。

在制作閃存單元的過程中需要對閃存單元中硅襯底1上的多晶硅層2進行研磨，而在研磨過程中多晶硅片中的存儲器件區(qū)21和外圍電路區(qū)的結(jié)構(gòu)不同，因此研磨速率不同，因此會造成存儲器件區(qū)21和外圍電路區(qū)的多晶硅層2研磨存在明顯的高度差，為了克服這一問題，本發(fā)明中首先對硅襯底1上的多晶硅層2進行離子注入后退火處理；接著對存儲器件區(qū)21上方的多晶硅層2提前進行減薄處理，以去除預(yù)定厚度，需要說明的是，去除的預(yù)定厚度小于未處理之前的多晶硅層2的厚度；

在對存儲器件去上方的多晶硅層2去除預(yù)定厚度后，對剩余的多晶硅層2繼續(xù)進行減薄處理，直至多晶硅的表面平坦；

在對多晶硅層進行離子注入操作之后，多晶硅離子則會較容易研磨，提高了整體研磨速率。

在一種較優(yōu)的實施方式中，步驟S2中，提供一掩膜3遮蔽外圍電路區(qū)22，以供去除預(yù)定厚度的位于存儲器件區(qū)21上方的多晶硅層2。

在一種較優(yōu)的實施方式中，步驟2中，通過干法刻蝕去除預(yù)定厚度的位于存儲器件區(qū)21上方的多晶硅層2。

上述技術(shù)方案中，在對存儲器件區(qū)21上方的多晶硅層2去除預(yù)定厚度時，可采取干法刻蝕工藝進行處理，而在進行干法刻蝕時需要對其它的多晶硅層2即外圍電路區(qū)22進行保護，因此可采取掩膜3對外圍電路區(qū)22進行遮蔽操作。

在一種較優(yōu)的實施方式中，掩膜3為圖案化的光阻層。

在一種較優(yōu)的實施方式中，通過光刻工藝形成圖案化的光阻層。

在一種較優(yōu)的實施方式中，步驟2與步驟3之間還包括，去除位于外圍電路區(qū)22的光阻層。

在一種較優(yōu)的實施方式中，步驟3中，通過化學(xué)機械研磨對剩余的多晶硅層2進行減薄。

化學(xué)機械研磨亦稱為化學(xué)機械拋光，其原理是化學(xué)腐蝕作用和機械去除作用相結(jié)合的加工技術(shù)，是目前機械加工中唯一可以實現(xiàn)表面全局平坦化的技術(shù)。

在一種較優(yōu)的實施方式中，步驟3中，減薄后的剩余的多晶硅層2的厚度等于淺溝槽4隔離結(jié)構(gòu)露出硅襯底1的高度。

在一種較優(yōu)的實施方式中，步驟1之前，多晶硅層2的厚度為180納米。

在一種較優(yōu)的實施方式中，步驟2中，預(yù)定厚度為80納米。

在一種較優(yōu)的實施方式中，步驟3中，減薄后的剩余的多晶硅層2的厚度為67-70納米。

以下以結(jié)合附圖對整體制作流程進行描述，需要說明的是，以下描述中出現(xiàn)的具體參數(shù)為優(yōu)選實施例，并不能以此對本發(fā)明的保護范圍進行限制。

如圖4所示，對硅襯底1上的多晶硅層2未進行研磨處理前，此時的多晶硅層2厚度為180納米；

如圖5所示，在開始進行研磨處理時，通過掩膜3對外圍電路區(qū)22進行遮蔽；

如圖6所示，在掩膜3遮蔽外圍電路區(qū)22后，通過干法蝕刻對存儲器件區(qū)21上的多晶硅層2減薄處理至剩余100納米；

如圖7所示，采用化學(xué)機械研磨方法對剩余的多晶硅層2進行整體研磨；

如圖8所示，在經(jīng)過整體研磨之后，最終使存儲器件區(qū)21上的多晶硅層2以及外圍電路區(qū)22上的多晶硅層2厚度一致，此時的研磨后的多晶硅層2整體厚度為67-70納米。

以上所述僅為本發(fā)明較佳的實施例，并非因此限制本發(fā)明的實施方式及保護范圍，對于本領(lǐng)域技術(shù)人員而言，應(yīng)當(dāng)能夠意識到凡運用本發(fā)明說明書及圖示內(nèi)容所作出的等同替換和顯而易見的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護范圍內(nèi)。