本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,尤其涉及一種LED芯片及其形成方法。
背景技術(shù):
發(fā)光二極管(Light Emitting Diode,簡(jiǎn)稱LED)是一種半導(dǎo)體發(fā)光器件。發(fā)光二極管具有耗能低、體積小、壽命長(zhǎng)、穩(wěn)定性好、響應(yīng)快和發(fā)光波長(zhǎng)穩(wěn)定等光電性能。目前,發(fā)光二極管在照明、家電、顯示屏、指示燈領(lǐng)域具有廣泛的應(yīng)用。
LED芯片的結(jié)構(gòu)包括正裝結(jié)構(gòu)、倒裝結(jié)構(gòu)和垂直結(jié)構(gòu)。
正裝結(jié)構(gòu)LED的有源區(qū)發(fā)出的光經(jīng)由P型GaN層和透明電極出射。然而,正裝結(jié)構(gòu)LED有兩個(gè)明顯缺點(diǎn):電流橫向流過N型GaN層,導(dǎo)致電流擁擠,局部發(fā)熱量高,限制了驅(qū)動(dòng)電流;正裝結(jié)構(gòu)LED采用藍(lán)寶石襯底,而藍(lán)寶石襯底的導(dǎo)熱性差,嚴(yán)重阻礙散熱。
倒裝結(jié)構(gòu)LED利用共晶焊接將大尺寸LED芯片與硅底板焊接在一起。倒裝結(jié)構(gòu)LED在散熱效果上有了很大的改善,但是通常的倒裝結(jié)構(gòu)LED的電流仍然是橫向流過N型GaN層,電流擁擠的現(xiàn)象仍然存在。
垂直結(jié)構(gòu)LED可以有效的解決正裝結(jié)構(gòu)LED的兩個(gè)缺點(diǎn)。具體的,垂直結(jié)構(gòu)LED采用高熱導(dǎo)襯底,如硅、鍺或Cu取代藍(lán)寶石襯底,在很大程度上提高了散熱能力;垂直結(jié)構(gòu)LED的兩個(gè)電極分別在LED芯片的兩側(cè),通過N型電極,使得電流幾乎全部垂直流過LED芯片,橫向電流極少,因此有效的避免正裝結(jié)構(gòu)LED電流擁擠問題。
然而,現(xiàn)有技術(shù)形成的LED芯片提高了對(duì)LED芯片的板上芯片(COB)封裝的工藝復(fù)雜度。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明解決的問題是提供一種LED芯片及其形成方法,以利于降低LED芯片板上芯片封裝的工藝復(fù)雜度。
為解決上述問題,本發(fā)明提供一種LED芯片的形成方法,包括:提供第一襯底,所述第一襯底上具有前端結(jié)構(gòu),所述前端結(jié)構(gòu)包括第一半導(dǎo)體層、位于第一半導(dǎo)體層上的有源層、以及位于有源層上的第二半導(dǎo)體層,所述前端結(jié)構(gòu)具有第一區(qū)和第二區(qū);在第一區(qū)形成貫穿第二半導(dǎo)體層和有源層的凹槽;在凹槽周圍的第一區(qū)第二半導(dǎo)體層的頂部表面形成連接導(dǎo)電層;形成覆蓋連接導(dǎo)電層以及凹槽側(cè)壁的絕緣層,所述絕緣層暴露出凹槽底部的第一半導(dǎo)體層和第二區(qū)第二半導(dǎo)體層的頂部表面;進(jìn)行所述鍵合處理,使絕緣層、凹槽底部的第一半導(dǎo)體層、以及第二區(qū)第二半導(dǎo)體層通過鍵合體和第二襯底結(jié)合,所述鍵合體填充滿凹槽且覆蓋絕緣層和第二區(qū)第二半導(dǎo)體層的頂部表面;進(jìn)行鍵合處理后,去除第一襯底;去除第一襯底后,刻蝕部分第一區(qū)的前端結(jié)構(gòu),暴露出部分連接導(dǎo)電層,刻蝕第二區(qū)的前端結(jié)構(gòu),暴露出部分鍵合體;在暴露出的連接導(dǎo)電層表面和鍵合體表面分別形成電極層。
可選的,所述連接導(dǎo)電層包括一層或多層層疊的疊層組層,所述疊層組層包括第一材料層和位于第一材料層表面的第二材料層,所述第一材料層位于所述凹槽周圍的第一區(qū)第二半導(dǎo)體層的頂部表面。
可選的,所述第一材料層的材料為TiW;所述第二材料層的材料為Pt或Ti。
可選的,進(jìn)行所述鍵合處理的方法包括:在絕緣層表面、凹槽底部的第一半導(dǎo)體層表面、以及第二區(qū)第二半導(dǎo)體層的頂部表面形成第一鍵合層;提供第二襯底;在第二襯底表面形成第二鍵合層;將所述第一鍵合層和第二鍵合層進(jìn)行鍵合,使第一鍵合層和第二鍵合層形成所述鍵合體。
可選的,所述第二襯底為絕緣導(dǎo)熱襯底,所述絕緣導(dǎo)熱襯底的熱導(dǎo)率在45W/(m·K)以上;或者所述第二襯底為導(dǎo)電襯底;當(dāng)所述第二襯底為導(dǎo)電襯底時(shí),所述LED芯片的形成方法還包括:在進(jìn)行所述鍵合處理的過程中,使所述鍵合體通過隔離層和第二襯底結(jié)合。
可選的,所述絕緣導(dǎo)熱襯底的材料為SiC或AlN。
可選的,還包括:在形成所述連接導(dǎo)電層之前,在所述凹槽周圍的第一區(qū)第二半導(dǎo)體層的部分頂部表面形成反射層;所述連接導(dǎo)電層覆蓋所述反射層和反射層周圍的第一區(qū)部分第二半導(dǎo)體層的頂部表面。
可選的,還包括:在形成所述反射層之前,在所述凹槽周圍的第一區(qū)第二半導(dǎo)體層的部分頂部表面形成歐姆接觸層,所述歐姆接觸層的電導(dǎo)率大于第二半導(dǎo)體層的電導(dǎo)率且小于所述反射層的電導(dǎo)率;所述反射層覆蓋所述歐姆接觸層。
可選的,還包括:去除所述第一襯底后且在刻蝕第二區(qū)和部分第一區(qū)的前端結(jié)構(gòu)之前,對(duì)所述第一半導(dǎo)體層的表面進(jìn)行粗化處理;刻蝕第二區(qū)和部分第一區(qū)的前端結(jié)構(gòu)之后,在前端結(jié)構(gòu)表面、絕緣層表面以及部分暴露出的部分鍵合體表面形成鈍化層,且所述鈍化層暴露出部分連接導(dǎo)電層表面;形成所述鈍化層后,形成所述電極層。
本發(fā)明還提供一種LED芯片,包括:第二襯底;位于第二襯底上的鍵合體,所述鍵合體包括位于第二襯底表面的基體和位于基體表面的凸起;位于凸起側(cè)壁、以及部分基體表面的絕緣層;位于部分絕緣層表面的連接導(dǎo)電層,且所述連接導(dǎo)電層位于基體上;位于部分連接導(dǎo)電層上的第二半導(dǎo)體層和位于第二半導(dǎo)體層表面的有源層,所述凸起和凸起側(cè)壁的絕緣層貫穿所述第二半導(dǎo)體層和有源層;位于第二半導(dǎo)體層、有源層、凸起以及凸起側(cè)壁的絕緣層表面的第一半導(dǎo)體層;分別位于暴露出的連接導(dǎo)電層表面和鍵合體表面的電極層。
可選的,所述連接導(dǎo)電層包括一層或多層層疊的疊層組層,所述疊層組層包括第二材料層和位于第二材料層表面的第一材料層,所述第二材料層位于部分絕緣層表面,且所述第二材料層位于基體上。
可選的,所述第一材料層的材料為TiW;所述第二材料層的材料為Pt或Ti。
可選的,所述第二襯底為絕緣導(dǎo)熱襯底,所述絕緣導(dǎo)熱襯底的熱導(dǎo)率在45W/(m·K)以上;或者所述第二襯底為導(dǎo)電襯底;當(dāng)所述第二襯底為導(dǎo)電襯底時(shí),所述LED芯片還包括:位于第二襯底和鍵合體之間的隔離層。
可選的,所述絕緣導(dǎo)熱襯底的材料為SiC或AlN。
可選的,還包括:位于第二半導(dǎo)體層和連接導(dǎo)電層之間的反射層。
可選的,還包括:位于反射層和第二半導(dǎo)體層之間的歐姆接觸層,所述歐姆接觸層的電導(dǎo)率大于第二半導(dǎo)體層的電導(dǎo)率且小于所述反射層的電導(dǎo)率。
可選的,所述歐姆接觸層的材料為透明導(dǎo)電材料。
可選的,所述透明導(dǎo)電材料為氧化銦錫、摻氟氧化錫或摻鋁氧化鋅。
可選的,所述鍵合體的材料為Au、Cu、In、Ti、Pt、Cr、Ge、Ni中的任意一種或多種組合。
與現(xiàn)有技術(shù)相比,本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
本發(fā)明技術(shù)方案提供的LED芯片的形成方法中,形成覆蓋連接導(dǎo)電層以及凹槽側(cè)壁的絕緣層,所述絕緣層暴露出凹槽底部的第一半導(dǎo)體層和第二區(qū)第二半導(dǎo)體層的頂部表面;去除第一襯底并刻蝕第二區(qū)和部分第一區(qū)的前端結(jié)構(gòu)后,分別對(duì)應(yīng)暴露出部分鍵合體和部分連接導(dǎo)電層;在暴露出的連接導(dǎo)電層表面和鍵合體表面分別形成電極層,所述電極層用于連接外部電壓源。連接導(dǎo)電層表面的電極層通過連接導(dǎo)電層電學(xué)連接第二半導(dǎo)體層,鍵合體表面的電極層通過鍵合體電學(xué)連接第一半導(dǎo)體層,而第一半導(dǎo)體層通過有源層和第二半導(dǎo)體層電學(xué)連接。因此LED芯片中的電流依次流經(jīng)連接導(dǎo)電層表面的電極層、連接導(dǎo)電層、第二半導(dǎo)體層、有源層、第一半導(dǎo)體層、鍵合體、鍵合體表面的電極層。由于外部電壓源無(wú)需通過第二襯底和鍵合體將電壓施加在第一半導(dǎo)體層上,因此LED芯片中的電流無(wú)需流經(jīng)第二襯底,第一半導(dǎo)體層無(wú)需通過鍵合體和第二襯底進(jìn)行電學(xué)連接。使得對(duì)第二襯底的材料要求不再限于導(dǎo)電材料,利于降低LED芯片板上芯片封裝的工藝復(fù)雜度。
本發(fā)明技術(shù)方案提供的LED芯片中,絕緣層位于凸起側(cè)壁、以及部分基體表面;連接導(dǎo)電層位于部分絕緣層表面,且所述連接導(dǎo)電層位于基體上,電極層分別位于暴露出的連接導(dǎo)電層表面和鍵合體表面,所述電極層用于連接外部電壓源。連接導(dǎo)電層表面的電極層通過連接導(dǎo)電層電學(xué)連接第二半導(dǎo)體層,鍵合體表面的電極層通過鍵合體電學(xué)連接第一半導(dǎo)體層,而第一半導(dǎo)體層通過有源層和第二半導(dǎo)體層電學(xué)連接。因此LED芯片中的電流依次流經(jīng)連接導(dǎo)電層表面的電極層、連接導(dǎo)電層、第二半導(dǎo)體層、有源層、第一半導(dǎo)體層、鍵合體、鍵合體表面的電極層。由于外部電壓源無(wú)需通過第二襯底和鍵合體將電壓施加在第一半導(dǎo)體層上,因此LED芯片中的電流無(wú)需流經(jīng)第二襯底,第一半導(dǎo)體層無(wú)需通過鍵合體和第二襯底進(jìn)行電學(xué)連接。使得對(duì)第二襯底的材料要求不再限于導(dǎo)電材料,利于降低LED芯片板上芯片封裝的工藝復(fù)雜度。
附圖說明
圖1是一種LED芯片的結(jié)構(gòu)示意圖;
圖2至圖16是本發(fā)明一實(shí)施例中LED芯片形成過程的結(jié)構(gòu)示意圖。
具體實(shí)施方式
正如背景技術(shù)所述,現(xiàn)有技術(shù)形成的LED芯片的電學(xué)性能有待提高。
圖1是一種LED芯片的結(jié)構(gòu)示意圖,LED芯片包括:鍵合襯底100;位于鍵合襯底100上的鍵合層110;位于鍵合層110上的第一電極層120;位于第一電極層120側(cè)壁、以及鍵合層110上的絕緣層130;位于絕緣層130上的第一半導(dǎo)體層140、位于第一半導(dǎo)體層140上的有源層150,所述第一電極層120和第一電極層120側(cè)壁的絕緣層130貫穿所述第一半導(dǎo)體層140和有源層150;位于有源層150、絕緣層130和第一電極層120上的第二半導(dǎo)體層160;貫穿所述第二半導(dǎo)體層160、有源層150和第一電極層120的第二電極層170,第二電極層170和第一半導(dǎo)體層140電學(xué)連接。
然而,上述LED芯片的電學(xué)性能較差,經(jīng)研究發(fā)現(xiàn),原因在于:
第二電極層170和第一半導(dǎo)體層140電學(xué)連接,第一電極層120兩端分別與第二半導(dǎo)體層160和鍵合層110電學(xué)連接。因此LED芯片中的電流依次流經(jīng)第二電極層170、第一半導(dǎo)體層140、有源層150、第二半導(dǎo)體層160、第一電極層120和鍵合層110。LED芯片工作時(shí)需要將第一電極層120通過鍵合體110和鍵合襯底100進(jìn)行電學(xué)連接,使得第一電極層120能夠和施加在鍵合襯底100上的外部電壓源電學(xué)連接。故鍵合襯底100的材料需要為導(dǎo)電材料。因而導(dǎo)致提高了LED芯片板上芯片封裝的工藝復(fù)雜度,具體表現(xiàn)為:當(dāng)鍵合襯底100的材料需要為導(dǎo)電材料時(shí),鍵合襯底100和封裝基板相接觸的區(qū)域中需要設(shè)置焊點(diǎn),且所述焊點(diǎn)需要和封裝基板中的總線進(jìn)行電學(xué)連接,因此所述焊點(diǎn)和總線之間需要進(jìn)行電路布線。因而導(dǎo)致增加了對(duì)LED芯片板上芯片封裝的封裝基板的布線復(fù)雜度。
在此基礎(chǔ)上,本發(fā)明提供一種LED芯片的形成方法,包括:提供第一襯底,所述第一襯底上具有前端結(jié)構(gòu),所述前端結(jié)構(gòu)包括第一半導(dǎo)體層、位于第一半導(dǎo)體層上的有源層、以及位于有源層上的第二半導(dǎo)體層,所述前端結(jié)構(gòu)具有第一區(qū)和第二區(qū);在第一區(qū)形成貫穿第二半導(dǎo)體層和有源層的凹槽;在凹槽周圍的第一區(qū)第二半導(dǎo)體層的頂部表面形成連接導(dǎo)電層;形成覆蓋連接導(dǎo)電層以及凹槽側(cè)壁的絕緣層,所述絕緣層暴露出凹槽底部的第一半導(dǎo)體層和第二區(qū)第二半導(dǎo)體層的頂部表面;進(jìn)行所述鍵合處理,使絕緣層、凹槽底部的第一半導(dǎo)體層、以及第二區(qū)第二半導(dǎo)體層通過鍵合體和第二襯底結(jié)合,所述鍵合體填充滿凹槽且覆蓋絕緣層和第二區(qū)第二半導(dǎo)體層的頂部表面;進(jìn)行鍵合處理后,去除第一襯底;去除第一襯底后,刻蝕部分第一區(qū)的前端結(jié)構(gòu),暴露出部分連接導(dǎo)電層,刻蝕第二區(qū)的前端結(jié)構(gòu),暴露出部分鍵合體;在暴露出的連接導(dǎo)電層表面和鍵合體表面分別形成電極層。
所述方法中,形成覆蓋連接導(dǎo)電層以及凹槽側(cè)壁的絕緣層,所述絕緣層暴露出凹槽底部的第一半導(dǎo)體層和第二區(qū)第二半導(dǎo)體層的頂部表面;去除第一襯底并刻蝕第二區(qū)和部分第一區(qū)的前端結(jié)構(gòu)后,分別對(duì)應(yīng)暴露出部分鍵合體和部分連接導(dǎo)電層;在暴露出的連接導(dǎo)電層表面和鍵合體表面分別形成電極層,所述電極層用于連接外部電壓源。連接導(dǎo)電層表面的電極層通過連接導(dǎo)電層電學(xué)連接第二半導(dǎo)體層,鍵合體表面的電極層通過鍵合體電學(xué)連接第一半導(dǎo)體層,而第一半導(dǎo)體層通過有源層和第二半導(dǎo)體層電學(xué)連接。因此LED芯片中的電流依次流經(jīng)連接導(dǎo)電層表面的電極層、連接導(dǎo)電層、第二半導(dǎo)體層、有源層、第一半導(dǎo)體層、鍵合體、鍵合體表面的電極層。由于外部電壓源無(wú)需通過第二襯底和鍵合體將電壓施加在第一半導(dǎo)體層上,因此LED芯片中的電流無(wú)需流經(jīng)第二襯底,第一半導(dǎo)體層無(wú)需通過鍵合體和第二襯底進(jìn)行電學(xué)連接。使得對(duì)第二襯底的材料要求不再限于導(dǎo)電材料,利于降低LED芯片板上芯片封裝的工藝復(fù)雜度。
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂,下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
圖2至圖15是本發(fā)明一實(shí)施例中LED芯片形成過程的結(jié)構(gòu)示意圖。
參考圖2,提供第一襯底200,所述第一襯底200上具有前端結(jié)構(gòu),所述前端結(jié)構(gòu)包括第一半導(dǎo)體層201、位于第一半導(dǎo)體層201上的有源層202、以及位于有源層202上的第二半導(dǎo)體層203,所述前端結(jié)構(gòu)具有第一區(qū)和第二區(qū)。
本實(shí)施例中,所述第一襯底200的材料為藍(lán)寶石。在其它實(shí)施例中,所述第一襯底的材料為氮化鎵、硅、或碳化硅。
所述第一半導(dǎo)體層201和導(dǎo)電類型和第二半導(dǎo)體層203的導(dǎo)電類型相反。
本實(shí)施例中,以所述第一半導(dǎo)體層201的導(dǎo)電類型為N型,第二半導(dǎo)體層203的導(dǎo)電類型為P型為示例進(jìn)行說明。
本實(shí)施例中,第一半導(dǎo)體層201的材料為N型GaN,第二半導(dǎo)體層203的材料為P型GaN。本實(shí)施例中,所述有源層202為量子阱層。所述量子阱層的作用包括:提高電子和空穴的復(fù)合效率,以提高LED芯片的發(fā)光效率。
所述量子阱層為多量子阱層或單量子阱層。
形成所述第一半導(dǎo)體層201、有源層202和第二半導(dǎo)體層203的工藝包括外延生長(zhǎng)工藝。
本實(shí)施例中,還在所述第一半導(dǎo)體層201和第一襯底200之間形成有緩沖層。所述緩沖層的材料包括未摻雜的GaN。所述緩沖層的作用包括:避免第一半導(dǎo)體層201的晶格產(chǎn)生較大的畸變。在其它實(shí)施例中,未形成緩沖層。
結(jié)合參考圖3和圖4,圖4為在圖3基礎(chǔ)上朝向第二半導(dǎo)體層203的俯視圖,圖3為沿圖4中切割線A-A1的剖面圖,在第一區(qū)形成貫穿第二半導(dǎo)體層203和有源層202的凹槽210。
形成所述凹槽210的方法包括:在所述第二半導(dǎo)體層203上形成圖形化的掩膜層,所述圖形化的掩膜層定義凹槽210的位置;以所述圖形化的掩膜層為掩膜,采用各向異性刻蝕工藝刻蝕第一區(qū)的第二半導(dǎo)體層203和有源層202直至暴露出第一半導(dǎo)體層201,從而在第一區(qū)形成貫穿第二半導(dǎo)體層203和有源層202的凹槽210。
所述凹槽210的數(shù)量為一個(gè)或多個(gè)。本實(shí)施例中,以所述凹槽210的數(shù)量為7個(gè)為示例進(jìn)行說明。
本實(shí)施例中,相鄰凹槽210之間的間距相等,優(yōu)點(diǎn)為:使LED芯片中電流擴(kuò)展更均勻。在其它實(shí)施例中,相鄰凹槽210之間的間距不等。
在實(shí)際工藝中,根據(jù)實(shí)際需要設(shè)置凹槽210的具體排布。
接著,在凹槽210周圍的第一區(qū)第二半導(dǎo)體層203的頂部表面形成連接導(dǎo)電層。
本實(shí)施例中,在形成所述連接導(dǎo)電層之前,還包括:在所述凹槽210周圍的第一區(qū)第二半導(dǎo)體層203的部分頂部表面形成歐姆接觸層;在所述歐姆接觸層表面形成反射層,所述歐姆接觸層的電導(dǎo)率大于第二半導(dǎo)體層的電導(dǎo)率且小于所述反射層的電導(dǎo)率。形成所述連接導(dǎo)電層后,所述連接導(dǎo)電層覆蓋所述反射層和反射層周圍的第一區(qū)部分第二半導(dǎo)體層203的頂部表面。在其它實(shí)施例中,不形成歐姆接觸層和反射層。
下面參考圖5至圖8具體介紹歐姆接觸層、反射層和連接導(dǎo)電的形成方法。
結(jié)合參考圖5和圖6,圖5為在圖3基礎(chǔ)上的示意圖,圖6為在圖4基礎(chǔ)上的示意圖,在所述凹槽210周圍的第一區(qū)第二半導(dǎo)體層203的部分頂部表面形成歐姆接觸層220;在所述歐姆接觸層220表面形成反射層221,所述歐姆接觸層220的電導(dǎo)率大于第二半導(dǎo)體層203的電導(dǎo)率且小于所述反射層221的電導(dǎo)率。
所述反射層221的作用包括:反射從有源層202向第二半導(dǎo)體層203發(fā)射的光,反射后的光從第一半導(dǎo)體層201射出,提高LED芯片的出光率。
所述反射層221的材料為Ni、Ag、Al中任意一種或幾種組合。
形成所述反射層221的方法包括蒸鍍工藝或?yàn)R射工藝。
形成所述歐姆接觸層220的方法包括蒸鍍工藝或?yàn)R射工藝。
所述歐姆接觸層220的作用包括:
歐姆接觸層220作為反射層221和第二半導(dǎo)體層203的中間層,使得反射層221和第二半導(dǎo)體層203之間的結(jié)合力增強(qiáng);
歐姆接觸層220的電導(dǎo)率大于第二半導(dǎo)體層203的電導(dǎo)率且小于所述反射層221的電導(dǎo)率,使得反射層221和第二半導(dǎo)體層203之間的接觸勢(shì)壘降低;
歐姆接觸層220的折射率小于第二半導(dǎo)體層203,歐姆接觸層220和第二半導(dǎo)體層203之間的界面構(gòu)成光的全反射界面;從有源層202射出的光進(jìn)入第二半導(dǎo)體層203后,較多的光在歐姆接觸層220和第二半導(dǎo)體層203之間的界面發(fā)生全反射,只有較少的光進(jìn)入歐姆接觸層220進(jìn)而到達(dá)反射層221。進(jìn)而降低反射層221對(duì)光線的吸收率,從而提高了歐姆接觸層220和反射層221對(duì)光線的總反射率。
本實(shí)施例中,所述歐姆接觸層220的材料為透明導(dǎo)電材料,所述透明導(dǎo)電材料為氧化銦錫、摻氟氧化錫或摻鋁氧化鋅。
本實(shí)施例中,所述歐姆接觸層220的厚度為1nm~500nm,反射層221的厚度為10nm~500nm。在其它實(shí)施例中,可以根據(jù)工藝需要設(shè)置歐姆接觸層和反射層的厚度。
結(jié)合參考圖7和圖8,圖7為在圖5基礎(chǔ)上的示意圖,圖8為在圖6基礎(chǔ)上的示意圖,在凹槽210周圍的第一區(qū)第二半導(dǎo)體層203的頂部表面形成連接導(dǎo)電層222。
本實(shí)施例中,由于形成了歐姆接觸層220和反射層221,因此所述連接導(dǎo)電層222覆蓋所述反射層221和反射層221周圍第一區(qū)的部分第二半導(dǎo)體層203的頂部表面。
形成所述連接導(dǎo)電層222的方法包括蒸鍍工藝或?yàn)R射工藝。
本實(shí)施例中,所述連接導(dǎo)電層222的材料為金屬,所述連接導(dǎo)電層222電學(xué)連接后續(xù)形成的電極層和第二半導(dǎo)體層203。
本實(shí)施例中,所述連接導(dǎo)電層222的作用包括:阻擋反射層221中金屬原子的擴(kuò)散,進(jìn)而避免LED芯片產(chǎn)生漏電,保障LED芯片的可靠性。
本實(shí)施例中,所述連接導(dǎo)電層222為疊層結(jié)構(gòu),所述連接導(dǎo)電層222包括一層或多層層疊的疊層組層,所述疊層組層包括第一材料層和位于第一材料層表面的第二材料層,所述第一材料層位于所述凹槽210周圍的第一區(qū)第二半導(dǎo)體層203的部分頂部表面。
具體的,第一材料層覆蓋所述反射層221和反射層221周圍第一區(qū)部分第二半導(dǎo)體層203的頂部表面。
本實(shí)施例中,所述第一材料層的材料為TiW;所述第二材料層的材料為Pt或Ti。
所述第一材料層的厚度為50nm~200nm;所述第二材料層的厚度為20nm~100nm。在實(shí)際工藝中,可以根據(jù)實(shí)際情況選擇第一材料層和第二材料層的厚度。
當(dāng)所述連接導(dǎo)電層222為疊層結(jié)構(gòu)時(shí),對(duì)反射層221中金屬原子擴(kuò)散的阻擋能力較好,且改善膜層應(yīng)力,從而改善連接導(dǎo)電層222和反射層221、以及連接導(dǎo)電層222和第二半導(dǎo)體層203的鍵合質(zhì)量。
所述疊層組層的層數(shù)為1~3層,使得形成疊層結(jié)構(gòu)的成本較少,且使得疊層結(jié)構(gòu)的性能較好。
在其它實(shí)施例中,所述連接導(dǎo)電層為單層結(jié)構(gòu),相應(yīng)的,連接導(dǎo)電層的材料為TiW、Pt或Ti。
結(jié)合參考圖9和圖10,圖9為在圖7基礎(chǔ)上的示意圖,圖10為在圖8基礎(chǔ)上的示意圖,形成覆蓋連接導(dǎo)電層222以及凹槽210側(cè)壁的絕緣層230,所述絕緣層230暴露出凹槽210底部的第一半導(dǎo)體層201和第二區(qū)第二半導(dǎo)體層203的頂部表面。
所述絕緣層230的作用包括:電學(xué)隔離后續(xù)形成的鍵合體與第二半導(dǎo)體層203、鍵合體和有源層202、以及鍵合體和連接導(dǎo)電層222。
所述絕緣層230的材料為氧化硅、氮化硅、氮氧化硅或氧化鋁。
形成所述絕緣層230的方法包括:在所述連接導(dǎo)電層222、暴露出的第二半導(dǎo)體層203的表面、以及凹槽210的側(cè)壁和底部形成絕緣材料層;去除第二區(qū)第二半導(dǎo)體層203表面、以及凹槽210底部的連接導(dǎo)電層222,形成絕緣層230。
形成所述絕緣材料層的工藝為沉積工藝,如等離子體化學(xué)氣相沉積工藝、原子層沉積工藝、亞大氣壓化學(xué)氣相沉積工藝或低壓化學(xué)氣相沉積工藝。
去除第二區(qū)第二半導(dǎo)體層203表面、以及凹槽210底部的連接導(dǎo)電層222的工藝包括干刻工藝或濕刻蝕工藝。
結(jié)合參考圖11和圖12,圖11為在圖9基礎(chǔ)上的示意圖,圖12為在圖10基礎(chǔ)上的示意圖,進(jìn)行鍵合處理,使絕緣層230、凹槽210底部的第一半導(dǎo)體層201、以及第二區(qū)第二半導(dǎo)體層203通過鍵合體240和第二襯底250結(jié)合,所述鍵合體240填充滿凹槽210(參考圖9和圖10)且覆蓋絕緣層230和第二區(qū)第二半導(dǎo)體層203的頂部表面。
進(jìn)行所述鍵合處理的方法包括:在絕緣層230表面、凹槽210底部的第一半導(dǎo)體層201表面、以及第二區(qū)第二半導(dǎo)體層203的頂部表面形成第一鍵合層(未圖示);提供第二襯底250;在第二襯底250表面形成第二鍵合層(未圖示);將所述第一鍵合層和第二鍵合層進(jìn)行鍵合,使第一鍵合層和第二鍵合層形成所述鍵合體240。
所述第一鍵合層和第二鍵合層的材料為金屬,如Au、Cu、In、Ti、Pt、Cr、Ge、Ni中的任意一種或多種組合。
將所述第一鍵合層和第二鍵合層進(jìn)行鍵合的工藝為低溫共晶鍵合或金屬擴(kuò)散(共熔晶)鍵合。
本實(shí)施例中,在將第一鍵合層和第二鍵合層進(jìn)行鍵合的過程中,第一鍵合層和第二鍵合層形成熔融態(tài),所述熔融態(tài)的第一鍵合層和第二鍵合層填充滿凹槽210。將所述第一鍵合層和第二鍵合層進(jìn)行鍵合后,第一鍵合層和第二鍵合層形成鍵合體240。
相應(yīng)的,所述鍵合體240的材料為金屬,如Au、Cu、In、Ti、Pt、Cr、Ge、Ni中的任意一種或多種組合。
本實(shí)施例中,所述第二襯底250為絕緣導(dǎo)熱襯底,所述絕緣導(dǎo)熱襯底的熱導(dǎo)率在45W/(m·K)以上,如60W/(m·K)、80W/(m·K)、100W/(m·K)、300W/(m·K)或500W/(m·K)。所述絕緣導(dǎo)熱襯底的材料為SiC或AlN。
SiC或AlN的熱導(dǎo)率大于藍(lán)寶石的熱導(dǎo)率,當(dāng)所述絕緣導(dǎo)熱襯底的材料為SiC或AlN時(shí),第二襯底250的熱導(dǎo)率較大,因此能夠提高LED芯片的散熱性能。
在其它實(shí)施例中,所述第二襯底250為導(dǎo)電襯底;當(dāng)所述第二襯底250為導(dǎo)電襯底時(shí),所述LED芯片的形成方法還包括:在進(jìn)行鍵合處理的過程中,使所述鍵合體240通過隔離層和第二襯底250結(jié)合。
進(jìn)行所述鍵合處理的方法包括:在絕緣層230表面、凹槽210底部的第一半導(dǎo)體層201表面、以及第二區(qū)第二半導(dǎo)體層203的頂部表面形成第一鍵合層(未圖示);提供第二襯底250;在第二襯底250表面形成隔離層;在所述隔離層表面形成第二鍵合層(未圖示);將所述第一鍵合層和第二鍵合層進(jìn)行鍵合,使第一鍵合層和第二鍵合層形成所述鍵合體240。
本實(shí)施例中,第二襯底250的材料可以為導(dǎo)電襯底,也可以為絕緣導(dǎo)熱襯底,因此第二襯底250選擇范圍較大,可以根據(jù)實(shí)際情況靈活選擇。
所述隔離層的作用為電學(xué)隔離第二襯底250和鍵合體240,使LED芯片中的電流不流經(jīng)第二襯底250。
所述隔離層的材料為氧化硅、氮化硅、氮氧化硅或氧化鋁。
參考圖13,圖13為在圖11基礎(chǔ)上的示意圖,進(jìn)行所述鍵合處理后,去除第一襯底200(參考圖11和圖12)。
去除第一襯底200的工藝包括激光剝離工藝。
接著,刻蝕部分第一區(qū)前端結(jié)構(gòu),暴露出部分連接導(dǎo)電層,刻蝕第二區(qū)的前端結(jié)構(gòu),暴露出部分鍵合體。
本實(shí)施例中,還包括:在去除所述第一襯底200后且在刻蝕第二區(qū)和部分第一區(qū)的前端結(jié)構(gòu)之前,對(duì)所述第一半導(dǎo)體層201的表面進(jìn)行粗化處理。
參考圖14,對(duì)所述第一半導(dǎo)體層201的表面進(jìn)行粗化處理。
所述粗化處理的方法包括:采用粗化溶液對(duì)所述第一半導(dǎo)體層201的表面進(jìn)行腐蝕。
所述粗化溶液為氫氧化鉀溶液或氫氧化鈉溶液。
所述粗化處理的作用包括:避免后續(xù)從有源層202射向第一半導(dǎo)體層201的光在第一半導(dǎo)體層201的表面發(fā)生全反射,從而提高出光率。
需要說明的是,本實(shí)施例中,形成了緩沖層,還包括:在進(jìn)行粗化處理之前,去除至少部分厚度的緩沖層;若去除全部的緩沖層,在對(duì)所述第一半導(dǎo)體層201的表面進(jìn)行粗化處理的過程中,也對(duì)所述緩沖層進(jìn)行粗化處理。
去除至少部分厚度的緩沖層的作用包括:將在去除第一襯底200過程中緩沖層受損的部分去除。
接著,參考圖15,刻蝕部分第一區(qū)前端結(jié)構(gòu),暴露出部分連接導(dǎo)電層260,刻蝕第二區(qū)的前端結(jié)構(gòu),暴露出部分鍵合體240。
本實(shí)施例中,同時(shí)刻蝕第二區(qū)的前端結(jié)構(gòu)和部分第一區(qū)前端結(jié)構(gòu)。
刻蝕第二區(qū)的前端結(jié)構(gòu)和部分第一區(qū)前端結(jié)構(gòu)的方法包括各向異性干刻工藝。
接著,參考圖16,在前端結(jié)構(gòu)表面、絕緣層230表面、以及部分暴露出的部分鍵合體240表面形成鈍化層260,且所述鈍化層260暴露出部分連接導(dǎo)電層222表面;形成所述鈍化層260后,在暴露出的連接導(dǎo)電層222表面和鍵合體240表面分別形成電極層270。
所述鈍化層260的材料為氧化硅、氮化硅、氮氧化硅或氧化鋁。
形成所述鈍化層250的方法包括:在所述前端結(jié)構(gòu)表面、絕緣層230表面、以及暴露出的連接導(dǎo)電層222表面和鍵合體240表面形成鈍化材料層;圖形化所述鈍化材料層,形成所述鈍化層250。
所述電極層270用于連接外部電壓源。
所述電極層270的材料為金屬,如Cr、Pt、Au、Al、Ti中一種或任意幾種的組合。
所述電極層270為單層結(jié)構(gòu)或多層結(jié)構(gòu)。
本實(shí)施例中,所述電極層270為平面狀。在其它實(shí)施例中,所述電極層270為導(dǎo)電插塞。
本實(shí)施例中,所述LED芯片中電流的擴(kuò)展不依賴于電極層270,因此電極層270的面積的設(shè)計(jì)無(wú)需考慮對(duì)LED芯片中電流的擴(kuò)展的影響。電極層270的面積選擇的范圍較大。
連接導(dǎo)電層222表面的電極層270通過連接導(dǎo)電層222電學(xué)連接第二半導(dǎo)體層203,鍵合體240表面的電極層270通過鍵合體240電學(xué)連接第一半導(dǎo)體層201,而第一半導(dǎo)體層201通過有源層202和第二半導(dǎo)體層203電學(xué)連接。因此LED芯片中的電流依次流經(jīng)連接導(dǎo)電層222的電極層270、連接導(dǎo)電層222、第二半導(dǎo)體層203、有源層202、第一半導(dǎo)體層201、鍵合體240、鍵合體240表面的電極層270。由于外部電壓源無(wú)需通過第二襯底250和鍵合體240將電壓施加在第一半導(dǎo)體層201上,因此LED芯片中的電流無(wú)需流經(jīng)第二襯底250,第一半導(dǎo)體層201無(wú)需通過鍵合體240和第二襯底250進(jìn)行電學(xué)連接。使得對(duì)第二襯底250的材料要求不再限于導(dǎo)電材料,利于降低LED芯片板上芯片封裝的工藝復(fù)雜度。
利于降低LED芯片板上芯片封裝的工藝復(fù)雜度表現(xiàn)為:當(dāng)?shù)诙r底250的材料能夠采用絕緣導(dǎo)熱材料,第二襯底250和封裝基板相接觸的區(qū)域中無(wú)需設(shè)置和封裝基板中的總線進(jìn)行電學(xué)連接的焊點(diǎn),第二襯底250僅需要固定在和封裝基板相接觸的區(qū)域。不同的LED芯片通過電極層270進(jìn)行電學(xué)連接。這樣能夠降低了對(duì)LED芯片板上芯片封裝的封裝基板的布線復(fù)雜度。
相應(yīng)的,本實(shí)施例還提供一種采用上述方法形成的LED芯片,請(qǐng)繼續(xù)參考圖16,包括:第二襯底250;位于第二襯底250上的鍵合體240,所述鍵合體240包括位于第二襯底250表面的基體和位于基體表面的凸起;位于凸起側(cè)壁、以及部分基體表面的絕緣層230;位于部分絕緣230層表面的連接導(dǎo)電層222,且所述連接導(dǎo)電層222位于基體上;位于部分連接導(dǎo)電層222上的第二半導(dǎo)體層203和位于第二半導(dǎo)體層203表面的有源層202,所述凸起和凸起側(cè)壁的絕緣層230貫穿所述第二半導(dǎo)體層203和有源層202;位于第二半導(dǎo)體層203、有源層202、凸起以及凸起側(cè)壁的絕緣層230表面的第一半導(dǎo)體層201;分別位于暴露出的連接導(dǎo)電層222表面和鍵合體240表面的電極層270。
所述第二襯底250為絕緣導(dǎo)熱襯底,所述絕緣導(dǎo)熱襯底的熱導(dǎo)率在45W/(m·K)以上,如60W/(m·K)、80W/(m·K)、100W/(m·K)、300W/(m·K)或500W/(m·K);或者所述第二襯底250為導(dǎo)電襯底;當(dāng)所述第二襯底250為導(dǎo)電襯底時(shí),所述LED芯片還包括:位于第二襯底250和鍵合體240之間的隔離層(未圖示)。
所述隔離層的材料為氧化硅、氮化硅、氮氧化硅或氧化鋁。
所述絕緣導(dǎo)熱襯底的材料為SiC或AlN。
所述鍵合體240的材料為Au、Cu、In、Ti、Pt、Cr、Ge、Ni中的任意一種或多種組合。
所述絕緣層230的材料為氧化硅、氮化硅、氮氧化硅或氧化鋁。
所述絕緣層230用于電學(xué)隔離鍵合體240和第二半導(dǎo)體層203、鍵合體240和有源層202、以及鍵合體240和連接導(dǎo)電層222。
所述連接導(dǎo)電層222的材料為金屬,所述連接導(dǎo)電層222電學(xué)連接電極層270和第二半導(dǎo)體層203。
本實(shí)施例中,所述連接導(dǎo)電層222為疊層結(jié)構(gòu);所述連接導(dǎo)電層222包括一層或多層層疊的疊層組層,所述疊層組層包括第二材料層和位于第二材料層表面的第一材料層,所述第二材料層位于部分絕緣層230表面,且所述第二材料層位于基體上。
所述第一材料層的材料為TiW;所述第二材料層的材料為Pt或Ti。
所述第一材料層的厚度為50nm~200nm;所述第二材料層的厚度為20nm~100nm。在實(shí)際工藝中,可以根據(jù)實(shí)際情況選擇第一材料層和第二材料層的厚度。
在其它實(shí)施例中,所述連接導(dǎo)電層為單層結(jié)構(gòu),相應(yīng)的,所述連接導(dǎo)電層材料為TiW、Pt或Ti。
所述LED芯片還包括:位于第二半導(dǎo)體層203和連接導(dǎo)電層222之間的反射層221;位于反射層221和第二半導(dǎo)體層203之間的歐姆接觸層220,所述歐姆接觸層220的電導(dǎo)率大于第二半導(dǎo)體層203的電導(dǎo)率且小于所述反射層221的電導(dǎo)率。
所述反射層221的材料為Ni、Ag、Al中任意一種或幾種組合。
本實(shí)施例中,所述歐姆接觸層220的材料為透明導(dǎo)電材料,所述透明導(dǎo)電材料為氧化銦錫、摻氟氧化錫或摻鋁氧化鋅。
所述第一半導(dǎo)體層201的材料為N型GaN;所述第二半導(dǎo)體層203的材料為P型GaN;所述有源層202為量子阱層。
所述電極層270的材料為金屬,如Cr、Pt、Au、Al、Ti中一種或任意幾種的組合。所述電極層270用于連接外部電壓源。
本實(shí)施例提供的LED芯片,連接導(dǎo)電層表面222的電極層270通過連接導(dǎo)電層222電學(xué)連接第二半導(dǎo)體層203,鍵合體240表面的電極層270通過鍵合體240電學(xué)連接第一半導(dǎo)體層201,而第一半導(dǎo)體層201通過有源層202和第二半導(dǎo)體層203電學(xué)連接。因此LED芯片中的電流依次流經(jīng)連接導(dǎo)電層222表面的電極層270、連接導(dǎo)電層222、第二半導(dǎo)體層203、有源層202、第一半導(dǎo)體層201、鍵合體240、鍵合體240表面的電極層270。由于外部電壓源無(wú)需通過第二襯底250和鍵合體240將電壓施加在第一半導(dǎo)體層201上,因此LED芯片中的電流無(wú)需流經(jīng)第二襯底250,第一半導(dǎo)體層201無(wú)需通過鍵合體240和第二襯底250進(jìn)行電學(xué)連接。使得對(duì)第二襯底250的材料要求不再限于導(dǎo)電材料,利于降低LED芯片板上芯片封裝的工藝復(fù)雜度。
雖然本發(fā)明披露如上,但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),均可作各種更動(dòng)與修改,因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。