本公開的實施例總體涉及半導體器件。更具體而言，本文中所述的實施例涉及水平全環(huán)柵器件結(jié)構(gòu)以及鰭式(fin)場效應(yīng)管器件結(jié)構(gòu)。進一步的實施例涉及用于形成水平全環(huán)柵器件結(jié)構(gòu)以及鰭式場效應(yīng)晶體管器件結(jié)構(gòu)的方法。

背景技術(shù)：

隨著晶體管器件的特征尺寸繼續(xù)收縮以實現(xiàn)更大的電路密度和更高的性能，對于改善晶體管器件結(jié)構(gòu)以改善靜電耦接并減小不利效應(yīng)(諸如，寄生電容和關(guān)斷狀態(tài)泄漏)具有需求。晶體管器件結(jié)構(gòu)的示例包括平面結(jié)構(gòu)、鰭式場效應(yīng)晶體管(FinFET)結(jié)構(gòu)以及水平全環(huán)柵(horizontal gate-all-around,hGAA)結(jié)構(gòu)。hGAA器件結(jié)構(gòu)包括若干晶格匹配的溝道，所述晶格匹配的溝道以堆疊配置懸置并由源極/漏極區(qū)連接。

然而，與hGAA結(jié)構(gòu)相關(guān)聯(lián)的挑戰(zhàn)包括在堆疊的晶格匹配溝道的底部處寄生器件的存在。FinFET結(jié)構(gòu)(此FinFET結(jié)構(gòu)可能呈現(xiàn)與hGAA結(jié)構(gòu)不同的結(jié)構(gòu))也遭受寄生泄漏和電容。用于減輕寄生器件效應(yīng)的常規(guī)方式包括將摻雜物植入到寄生器件中以抑制器件的泄漏。然而，抑制泄漏所需的摻雜物的劑量可能阻礙器件結(jié)構(gòu)在寄生器件上的外延生長。摻雜物可能在后續(xù)的處理操作期間有害地擴散到期間結(jié)構(gòu)的溝道中，這可能導致不期望的器件可變性的增加。此外，植入可能不足以減小寄生電容。另一常規(guī)方式利用對高度摻雜寄生器件的熱氧化。然而，熱氧化工藝一般要求超出堆疊的晶格匹配溝道的熱預(yù)算的溫度。

因此，本領(lǐng)域中需要用于形成FinFET和hGAA器件結(jié)構(gòu)的改善的方法。

技術(shù)實現(xiàn)要素：

在一個實施例中，提供一種形成半導體器件的方法。所述方法包括：在基 板上形成超晶格結(jié)構(gòu)。所述超晶格結(jié)構(gòu)可包括第一材料層、第二材料層和第三材料層?？蓤D案化所述超晶格結(jié)構(gòu)，并且可蝕刻所述超晶格結(jié)構(gòu)和所述基板?？裳趸龅谝徊牧蠈?、所述第二材料層或所述第三材料層中的至少一者以形成埋入式氧化物層?？蓤?zhí)行襯層沉積工藝以在所述超晶格結(jié)構(gòu)上形成襯層，并且可執(zhí)行淺溝槽隔離工藝以在所述基板上沉積氧化物材料層，并且可對所述基板退火。

在另一實施例中，提供一種形成半導體器件的方法。所述方法包括：在基板上形成超晶格結(jié)構(gòu)。所述超晶格結(jié)構(gòu)可包括硅材料層、低鍺含量硅鍺材料層以及高鍺含量硅鍺材料層?？蓤D案化所述超晶格結(jié)構(gòu)，并且可蝕刻所述超晶格結(jié)構(gòu)和所述基板?？裳趸龉璨牧蠈?、低鍺含量硅鍺材料層以及高鍺含量硅鍺材料層中的至少一者以形成埋入式氧化物層。可執(zhí)行襯層沉積工藝以在所述超晶格結(jié)構(gòu)上形成襯層，并且可執(zhí)行淺溝槽隔離工藝以在所述基板上沉積氧化物材料層，并且可對所述基板退火。

在又一實施例中，提供一種形成半導體器件的方法。所述方法包括：在基板上形成超晶格結(jié)構(gòu)。所述超晶格結(jié)構(gòu)可包括硅材料層、包含約20％與約40％之間的鍺的第一硅鍺材料層以及包含約50％與約80％之間的鍺的第二硅鍺材料層。能以堆疊布置來設(shè)置所述硅材料層、所述第一硅鍺材料層以及所述第二硅鍺材料層?？蓤D案化所述超晶格結(jié)構(gòu)，并且可蝕刻所述超晶格結(jié)構(gòu)和所述基板?？裳趸龅谝徊牧蠈印⑺龅谝还桄N材料層以及所述第二硅鍺材料層中的至少一者以形成埋入式氧化物層?？蓤?zhí)行襯層沉積工藝以在所述超晶格結(jié)構(gòu)上形成襯層，并且可執(zhí)行淺溝槽隔離工藝以在所述基板上沉積氧化物材料層，并且可對所述基板退火。

在又一實施例中，提供一種器件結(jié)構(gòu)。所述器件結(jié)構(gòu)可包括基板，所述基板具有形成在所述基板上的超晶格結(jié)構(gòu)。所述超晶格結(jié)構(gòu)可包括硅材料層、包含約20％與約40％之間的鍺的第一硅鍺材料層以及包含約50％與約80％之間的鍺的第二硅鍺材料層。能以堆疊布置來設(shè)置所述硅材料層、所述第一硅鍺材料層以及所述第二硅鍺材料層。

在又一實施例中，提供一種器件結(jié)構(gòu)。所述器件結(jié)構(gòu)包括超晶格結(jié)構(gòu)，所述超晶格結(jié)構(gòu)包括硅材料層、包含約20％與約40％之間的鍺的第一硅鍺材料層 以及包含約50％與約80％之間的鍺的第二硅鍺材料層。能以堆疊布置來設(shè)置所述硅材料層、所述第一硅鍺材料層以及所述第二硅鍺材料層。

在又一實施例中，提供一種器件結(jié)構(gòu)。所述器件結(jié)構(gòu)可包括基板，所述基板具有形成在所述基板上的超晶格結(jié)構(gòu)。所述超晶格結(jié)構(gòu)可包括一個或多個硅材料層、包含約20％與約40％之間的鍺的一個或多個第一硅鍺材料層以及埋入式氧化物層。能以堆疊布置來設(shè)置所述硅材料層、所述硅鍺材料層以及所述埋入式氧化物層。

在又一實施例中，提供一種器件結(jié)構(gòu)。所述器件結(jié)構(gòu)可包括超晶格，所述超晶格包括一個或多個硅材料層、包含約20％與約40％之間的鍺的一個或多個第一硅鍺材料層以及埋入式氧化物層。能以堆疊布置來設(shè)置所述硅材料層、所述硅鍺材料層以及所述埋入式氧化物層。

在又一實施例中，提供一種器件結(jié)構(gòu)。所述器件結(jié)構(gòu)可包括基板，所述基板具有形成在所述基板上的超晶格結(jié)構(gòu)。所述超晶格結(jié)構(gòu)可包括一個或多個硅材料層、包含約20％與約40％之間的鍺的一個或多個硅鍺材料層以及埋入式氧化物層。能以堆疊布置來設(shè)置所述硅材料層、所述硅鍺材料層以及所述埋入式氧化物層。可在所述基板上形成源極/漏極區(qū)，并且可在所述超晶格結(jié)構(gòu)上方形成金屬柵極結(jié)構(gòu)。

在又一實施例中，提供一種器件結(jié)構(gòu)。所述器件結(jié)構(gòu)可包括基板以及設(shè)置在所述基板上的硅鍺層。所述硅鍺層可包括約20％與約40％之間的鍺，并且可在所述硅鍺層上設(shè)置埋入式氧化物層。可在所述埋入式氧化物層上設(shè)置硅層或包括約20％與約40％之間的鍺的硅鍺層，可在所述基板上形成源極/漏極區(qū)，并且可在所述硅層或所述硅鍺層上方形成金屬柵極結(jié)構(gòu)。

在又一實施例中，提供一種器件結(jié)構(gòu)。所述器件結(jié)構(gòu)包括基板以及設(shè)置在所述基板上且與所述基板接觸的埋入式氧化物層?？稍谒雎袢胧窖趸飳由显O(shè)置硅層或包括約20％與約40％之間鍺的硅鍺層。可在所述基板上形成源極/漏極區(qū)，并且可在所述硅層或硅鍺層上方形成金屬柵極結(jié)構(gòu)。

附圖說明

因此，為了可詳細地理解上文陳述的本公開的特征的方式，可參照實施例 進行對上文簡要概述的本公開的更特定的描述，在所附附圖中示出實施例中的一些。然而，應(yīng)注意的是，所附附圖僅示出示例性實施例，并且因此不應(yīng)視為限制本公開的范圍，本公開可允許其他等效實施例。

圖1示出用于在器件結(jié)構(gòu)中形成埋入式氧化物材料的方法的操作。

圖2示出基板的部分的示意性截面圖，所述基板具有形成在所述基板上的超晶格結(jié)構(gòu)。

圖3示出在執(zhí)行了圖案化、蝕刻和埋入式氧化物層形成工藝之后圖2的基板的部分以及超晶格結(jié)構(gòu)的示意性截面圖。

圖4示出在執(zhí)行了襯層形成工藝之后圖3的基板的部分以及超晶格結(jié)構(gòu)的示意性截面圖。

圖5示出在執(zhí)行了淺溝槽(trench)隔離(STI)工藝之后圖4的基板的部分以及超晶格結(jié)構(gòu)的示意性截面圖。

圖6示出在執(zhí)行了退火工藝之后圖5的基板的部分以及超晶格結(jié)構(gòu)的示意性截面圖。

圖7示出在執(zhí)行了STI凹陷(recess)工藝之后圖6的基板的部分以及超晶格結(jié)構(gòu)的示意性截面圖。

圖8示出在形成虛擬柵極(dummy gate)結(jié)構(gòu)之后圖7的基板的部分以及超晶格結(jié)構(gòu)的示意性截面圖。

圖9示出旋轉(zhuǎn)了90°的圖8的示意性截面圖，此圖描繪形成在鄰接超晶格結(jié)構(gòu)的基板上的源極和漏極區(qū)。

圖10示出可根據(jù)本文中所述的實施例中的一個或多個來利用的群集工具。

圖11示出根據(jù)本文中所述的實施例的、可形成和/或?qū)崿F(xiàn)在器件中的器件結(jié)構(gòu)的示意性橫截面圖。

圖12示出合并了圖11的器件結(jié)構(gòu)的器件的示意性截面圖。

為了便于理解，在可能的情況下，已使用相同的參考編號來指定各圖所共有的元件。構(gòu)想了一個實施例的元件和特征可有益地并入其他實施例而無需進一步的陳述。

具體實施方式

本文中所述的實施例總體涉及用于水平全環(huán)柵(hGAA)隔離和鰭式場效應(yīng)晶體管(FinFET)隔離的方法和裝置?？稍诨迳闲纬砂ò唇惶媸蕉询B形成來布置的不同材料的超晶格結(jié)構(gòu)。在一個實施例中，可氧化超晶格結(jié)構(gòu)的層中的至少一層以形成鄰接基板的埋入式氧化物層。

在一個示例中，超晶格結(jié)構(gòu)可包括以交替的堆疊布置設(shè)置的一個或多個含硅材料層以及一個或多個含硅鍺(SiGe)材料層。當與超晶格結(jié)構(gòu)中的其他SiGe層相比，SiGe層中的至少一層可具有較高的鍺含量?？裳趸溯^高鍺含量的SiGe層以形成埋入式氧化物層，從而在hGAA或FinFET架構(gòu)中提供改善的器件隔離。作為結(jié)果，可實現(xiàn)基本上無缺陷的堆疊式溝道結(jié)構(gòu)，所述基本上無缺陷的堆疊式溝道結(jié)構(gòu)可在基板上的每平方微米表面積的電流密度方面提供幾何益處。因此，可增加電流密度，可減少寄生泄漏和電容，并且可減少器件的功耗。

圖1示出用于在hGAA或FinFET結(jié)構(gòu)中形成埋入式氧化物材料的方法100的操作。方法100可以是半導體器件(例如，hGAA或FinFET器件)的多操作制造工藝的部分。在操作110處，可在基板上形成超晶格結(jié)構(gòu)。如本文中所使用，術(shù)語“超晶格”(superlattice)是指晶格密切匹配材料的材料層的疊層，但是所述晶格密切匹配材料在成分上充分地不同，使得可對超晶格材料執(zhí)行選擇性去除工藝。更一般而言，疊層中的各種材料層的成分對于此疊層中的材料層中的一個或多個材料層可以是唯一的。在一個示例中，超晶格結(jié)構(gòu)可包括含硅材料和含硅鍺材料的一個或多個層。在一個實施例中，超晶格結(jié)構(gòu)可包括第一材料層和第二材料層。在另一實施例中，超晶格結(jié)構(gòu)可包括第一材料層、第二材料層和第三材料層。在此實施例中，第二材料層和第三材料層可由相同的復(fù)合材料形成，并且可具有不同的材料特性。

在操作120處，可圖案化并蝕刻超晶格結(jié)構(gòu)。在操作130處，可氧化第一材料層、第二材料層或第三材料層中的至少一者以形成埋入式氧化物(buried oxide：BOX)層。在一個示例中，氧化第二材料層和第三材料層。在另一示例中，氧化第三材料層。

在操作140處，可在超晶格材料的側(cè)壁上形成襯層材料。在一個實施例中， 可例如通過化學氣相沉積、原子層沉積或外延沉積工藝來沉積襯層材料。在另一實施例中，可通過合適的工藝(諸如，熱氧化或熱氮化工藝)來形成(即，生長)襯層材料。襯層材料一般配置成修復(fù)超晶格結(jié)構(gòu)中在先前的蝕刻工藝期間可能損壞的多個部分。襯層材料也可防止或減少在后續(xù)的處理操作期間超晶格結(jié)構(gòu)中材料層的氧化。

在一個實施例中，襯層材料是氧化物材料、氮化物材料或氮氧化物材料。例如，襯層材料可以是SiO₂材料、SiN材料或SiON材料。在其他實施例中，襯層材料可包含碳和/或硼。例如，襯層材料可以是SiCN材料、SiOCN材料、SiBN材料、SiOBN材料和/或SiOBCN材料。在另一示例中，襯層材料可以是磷硅酸玻璃、硼硅酸玻璃或經(jīng)摻雜的玻璃材料。構(gòu)想了在某些實施例中可摻雜各種前述襯層材料。

在操作150處，可在基板上沉積淺溝槽隔離(STI)材料。在一個實施例中，STI材料可以是氧化物材料，諸如，SiO₂等。一般而言，可在超晶格材料上方并圍繞此超晶格材料形成氧化物材料。在一個實施例中，通過可流動化學氣相沉積(CVD)工藝來沉積氧化物材料。

在操作160處，可對基板執(zhí)行退火工藝。在一個實施例中，退火工藝包括蒸汽退火工藝。在另一實施例中，退火工藝包括蒸汽退火工藝和干法退火工藝。在又一實施例中，退火工藝包括干法退火工藝(即，無蒸汽)。一般而言，退火工藝提供對STI材料的改善的致密化，這可改善形成在基板上的特征的隔離。

在操作170處，可執(zhí)行STI凹陷工藝。一般而言，可蝕刻STI材料以使超晶格材料的部分暴露。在一個實施例中，可使STI材料凹陷，使得STI材料與BOX層共面。也可在STI凹陷工藝之前執(zhí)行STI平面化。在對圖2-7的描述中提供對方法100的更詳細的描述，圖2-7示出半導體器件制造的各階段。

圖2示出基板202的部分的示意性截面圖，所述基板具有形成在所述基板上的超晶格結(jié)構(gòu)200。在一個實施例中，基板202可以是塊狀半導體基板。術(shù)語“塊狀半導體基板”是指在其中基板的整體由半導體材料組成的基板。塊狀半導體基板可包括用于形成半導體結(jié)構(gòu)的任何半導電材料和/或半導體材料的組合。例如，半導電層可包括諸如以下各項的一種或多種材料：晶體硅(例如，Si<100>或Si<111>)、氧化硅、應(yīng)變硅、硅鍺、經(jīng)摻雜或未經(jīng)摻雜的多晶硅、 經(jīng)摻雜或未經(jīng)摻雜的硅基板、經(jīng)圖案化或未經(jīng)圖案化的基板、經(jīng)摻雜的硅、鍺、鎵、砷化物或其他合適的半導電材料。在一些實施例中，半導體材料是硅。在一些實施例中，半導體材料可以是經(jīng)摻雜的材料，諸如n型摻雜硅(n-硅)或p型摻雜硅(p-硅)。

超晶格結(jié)構(gòu)200包括以多個堆疊對交替地布置的多個第一層204以及對應(yīng)的多個第二層206。在一個實施例中，可由含硅材料形成多個第一層204。在一個實施例中，可至少由含硅材料和含鍺材料形成多個第二層206。因此，第一材料層204和第二材料層206是不同的材料。在一些實施例中，多個第一材料層204與對應(yīng)的多個第二材料層206可以是晶格匹配材料，并且具有充分的成分差異，使得可在后續(xù)執(zhí)行選擇性層去除或選擇性氧化。

在各種實施例中，多個第一層204可包括IV族材料，諸如，硅。多個第二層206也可包括IV族材料，諸如，硅鍺(SiGe)。在其他實施例中，多個第一層204和多個第二層206可包括III-V族材料，分別諸如，磷化銦(InP)和磷化銦鎵(InGaP)。在一些實施例中，多個第一層204和多個第二層206可以是多對晶格匹配材料。在一些實施例中，多個第一層204和對應(yīng)的多個第二層206可以是適于在超晶格結(jié)構(gòu)200上形成超晶格的任何數(shù)量的晶格匹配材料對。例如，多個第一材料層204和對應(yīng)的多個第二材料206可包括在約2對至約5對之間的晶格匹配材料。

材料層210和材料層208也可被包括在多個第二材料層中。替代地，可將材料層208視為第三材料層。材料層210和208可由于第二材料206相同的材料(諸如，硅鍺)形成。然而，構(gòu)想了材料層210與208的成分屬性可在Si:Ge摩爾比方面有所不同。

在一個示例中，多個第一層204和材料層210可具有在約1:1與約5:1之間的硅:鍺摩爾比。在一個實施例中，多個第一層204和材料層210的硅鍺材料可具有約10％與約50％之間的鍺含量，諸如，約20％與約40％之間的鍺含量。硅含量可在約30％與約90％之間，諸如，在約50％與約80％之間，例如，約70％?；蛘?，多個第一材料層204可由純硅材料形成。在另一示例中，材料層208具有約1:1與約1:5之間的硅:鍺摩爾比。在一個實施例中，材料層208的硅鍺材料可具有約20％與約100％之間的鍺含量，諸如，約50％與約80％之間 的鍺含量。硅含量可在約0％與約80％之間，諸如，在約20％與約40％之間。

可使用外延化學氣相沉積工藝來沉積多個第一層204、多個第二層206以及材料層210、208。用于形成多個第一層204、多個第二層206以及材料層210、208的合適前體包括SiH₄和GeH₄，等等。在一些實施例中，能以足夠低的溫度(例如，約300攝氏度至約750攝氏度之間)來沉積多個第一層204和多個第二層206以防止不同的原子物質(zhì)的互混。作為結(jié)果，可控制不同原子物質(zhì)之間的界面，這提供了在選擇性蝕刻或改性工藝(諸如，氧化工藝)期間對結(jié)構(gòu)的有利控制。

超晶格結(jié)構(gòu)200的材料層可具有受控的厚度以提供各種材料的基本無缺陷的結(jié)晶輪廓。在一些實施例中，超晶格結(jié)構(gòu)200的層可具有約3nm與約50nm之間的厚度。例如，多個第一層204可具有約3nm與約10nm之間的厚度220，諸如，約5nm與7nm之間，例如，約6nm。多個第二層206可具有約5nm與約15nm之間的厚度218，諸如，約7nm與10nm之間，例如，約8nm。材料層210可具有約5nm與約15nm之間的厚度214，諸如，約8nm與12nm之間，例如，約10nm。材料層208可具有約5nm與約15nm之間的厚度216，諸如，約8nm與12nm之間，例如，約10nm。

當在基板202上形成超晶格結(jié)構(gòu)200期間，可按某些序列沉積各種材料層以在超晶格結(jié)構(gòu)200內(nèi)制造一個或多個器件。在一個實施例中，可在基板202上設(shè)置材料層210，并且可在材料層210上設(shè)置材料層208。在另一實施例中，材料層210可以是任選的，使得在基板202上設(shè)置材料層208。

能以交替的布置來沉積多個第二層206和多個第一層204以形成堆疊結(jié)構(gòu)。在此實施例中，可在材料層208上設(shè)置第二層206中的一個第二層，并且可在第二層206中的所述一個第二層上設(shè)置第一層204中的一個第一層。也可在超晶格結(jié)構(gòu)200上設(shè)置硬掩模層212。在一個實施例中，在第一層204中的一個第一層上設(shè)置硬掩模層212。硬掩模層212可以是任何合適的硬掩模材料，諸如，氮化硅材料等。

圖3示出在執(zhí)行了圖案化、蝕刻和氧化工藝之后圖2的基板202的部分以及超晶格結(jié)構(gòu)200的示意性截面圖。在一個實施例中，可利用光刻工藝(諸如，極紫外(extreme ultraviolet)圖案化工藝)來圖案化基板202和超晶格結(jié)構(gòu)200。 在另一實施例中，可利用自對準雙重或四重圖案化工藝來圖案化基板202和超晶格結(jié)構(gòu)200。圖案化工藝可配置成允許在蝕刻工藝之后以約5nm與約15nm之間(例如，約7nm與約10nm之間)的溝道寬度302來形成超晶格結(jié)構(gòu)200。

可用于蝕刻基板202和超晶格結(jié)構(gòu)200的示例性蝕刻工藝為反應(yīng)離子蝕刻(RIE)等。在一個實施例中，可利用氯基、溴基或氟基化學品來執(zhí)行RIE工藝，以便各向異性地蝕刻基板202和超晶格結(jié)構(gòu)200。

形成在基板202上的超晶格結(jié)構(gòu)200也可經(jīng)受氧化工藝。氧化工藝可選擇性地氧化超晶格結(jié)構(gòu)200的各種材料層中的一個或多個層。合適的氧化工藝包括解耦等離子體氧化工藝、遠程等離子體氧化工藝、紫外臭氧氧化工藝以及自由基氧化工藝。例如，氧化工藝可選擇性地氧化材料層208。氧化工藝可配置成使得在此氧化工藝期間不氧化相對低鍺含量的層(例如，材料層210和多個第二層206)，同時提供相對高含量鍺的層(諸如，材料層208)的氧化。在選擇性氧化之后，材料層208轉(zhuǎn)換為埋入式氧化物(BOX)層308。在一個實施例中，氧化材料層208以形成BOX層308也可包括：作為材料層鄰接材料層208的結(jié)果而氧化材料層210。然而，在此實施例中，多個第二層206可保持基本上不受氧化。

在一個實施例中，可利用自由基氧化工藝來形成BOX層308。自由基氧化工藝一般使所需的材料暴露于氧自由基，以便選擇性地氧化所需的材料層。可在配置成用于執(zhí)行自由基氧化工藝的處理環(huán)境中設(shè)置基板202和超晶格結(jié)構(gòu)200。自由基氧化工藝的溫度可在約500℃與約900℃之間，諸如，在約600℃與約800℃之間，例如，約700℃?？稍诩s1毫托(mTorr)與約760托(Torr)之間(諸如，1托與100托之間，例如，7托)的壓力下執(zhí)行自由基氧化工藝。可執(zhí)行自由基氧化工藝達足以氧化高鍺含量材料層的時間量。在一個實施例中，可執(zhí)行自由基氧化工藝達約1秒與約60秒之間(諸如，約10秒與約30秒之間，例如，約20秒)的時間量。

在自由基氧化工藝期間提供至處理環(huán)境的前體包括含氧前體和含氫前體。在一個實施例中，可利用按照約50:1(O₂:H₂)至約150:1(諸如，在約90:1與約110:1之間，例如，約100:1)的比率的O₂和H₂。在此實施例中，能以約10slm與約100slm之間(諸如，約15slm與約30slm之間，例如，約19slm 與約20slm之間)的流率來提供O₂。能以約0.1slm與1.0slm之間(諸如，0.2slm)的流率來提供H₂。在前述實施例中，處理環(huán)境可配置成用于對300mm基板執(zhí)行自由基氧化工藝。

利用根據(jù)前述實施例的自由基氧化工藝可以每秒氧化約1nm材料。例如，如果材料層208具有約40nm的溝道寬度302，則可執(zhí)行氧化工藝達約20秒。人們相信，材料層208的氧化從材料層208的側(cè)壁向內(nèi)繼續(xù)進行。因此，(利用合適的處理參數(shù))形成BOX層308的氧化時間(t)一般可定義為t＝n/2，其中，n是溝道寬度302。通過在后續(xù)的處理操作之前執(zhí)行選擇性氧化以形成BOX層308，可實現(xiàn)處理效率。例如，可減少用于完全氧化BOX層308的時間量。此外，由于當與后續(xù)的處理操作期間執(zhí)行的氧化工藝相比具有要從中選擇的更少的材料和結(jié)構(gòu)，因此可實現(xiàn)改善的氧化選擇性。此外，可在不需要如各種常規(guī)工藝中所需的封蓋(capping)層的情況下執(zhí)行BOX層形成工藝。

圖4示出在執(zhí)行了襯層形成工藝之后圖3的基板202的部分以及超晶格結(jié)構(gòu)200的示意性截面圖。在先前所述的蝕刻工藝期間，超晶格結(jié)構(gòu)200的側(cè)壁可能受損?？蓤?zhí)行襯層沉積工藝，以便將襯層材料402沉積在超晶格結(jié)構(gòu)200的側(cè)壁上以及基板202的至少部分處。

襯層材料沉積工藝可包括用于制造襯層材料402的若干不同的操作。例如，可執(zhí)行熱氧化工藝，以便在超晶格結(jié)構(gòu)200(所述超晶格結(jié)構(gòu)200包括BOX層308)的側(cè)壁以及基板202上沉積氧化物材料。隨后，可執(zhí)行氮化工藝(諸如，解耦等離子體氮化工藝)，以便將氮并入氧化物材料中以形成氮氧化物材料。隨后，氮氧化物襯層材料402可經(jīng)受氮化后退火工藝，以便進一步將氮并入氧化物材料中。氮化后退火工藝也可治愈可能存在于襯層材料402中的缺陷。

在一個實施例中，襯層材料402的寬度404可在約與約之間，諸如，在約與約之間，例如，約構(gòu)想了襯層材料402可適用于在后續(xù)淺溝槽隔離工藝中防止對超晶格結(jié)構(gòu)200的未氧化材料層的氧化。

圖5示出在執(zhí)行了淺溝槽(trench)隔離(STI)工藝之后圖4的基板202的部分以及超晶格結(jié)構(gòu)200的示意性截面圖。一般執(zhí)行STI工藝，以便將基板202和/或超晶格結(jié)構(gòu)200中的至少一者與在基板202上具有不同導電性類型(例如，n型或p型)和/或鄰近晶體管特征(未示出)的井(well)電隔離。 在一個實施例中，STI工藝可以是可流動CVD沉積工藝，所述可流動CVD沉積工藝配置成沉積電介質(zhì)材料層502(諸如，氧化硅材料或氮化硅材料)?？墒褂酶呙芏鹊入x子體CVD系統(tǒng)、等離子體增強型CVD系統(tǒng)和/或亞大氣CVD系統(tǒng)等來形成電介質(zhì)材料層502?？蛇m于形成電介質(zhì)材料層502的CVD系統(tǒng)的示例包括ULTIMA HDP系統(tǒng)和ETERNA系統(tǒng)，這兩者都可從美國加州圣克拉拉市的應(yīng)用材料公司獲得。構(gòu)想了也可利用來自其他制造商的其他適當配置的CVD系統(tǒng)。

圖6示出在執(zhí)行了退火工藝之后圖5的基板202的部分以及超晶格結(jié)構(gòu)200的示意性截面圖。可執(zhí)行退火工藝以使電介質(zhì)材料層502致密化，從而形成致密化的電介質(zhì)材料層602。

在一個實施例中，退火工藝包括蒸汽退火工藝?？稍诩s300攝氏度與約800攝氏度之間(諸如，約500攝氏度與約600攝氏度之間)的溫度下執(zhí)行蒸汽退火工藝?？蓤?zhí)行蒸汽退火工藝達約15分鐘與約180分鐘之間(例如，約120分鐘)的時間量。蒸汽退火工藝也可進一步氧化致密化的電介質(zhì)材料層602。

在另一實施例中，退火工藝也可包括干法退火工藝。可在約500攝氏度與約1000攝氏度之間(諸如，約650攝氏度與約750攝氏度之間)的溫度下執(zhí)行干法退火工藝?？蓤?zhí)行干法退火工藝達約1分鐘與約60分鐘之間(例如，約30分鐘)的時間量。在又一實施例中，可利用蒸汽退火工藝和干法退火工藝兩者。在此實施例中，可在蒸汽退火工藝之后執(zhí)行干法退火工藝。

在執(zhí)行了一個或多個退火工藝之后，可平面化基板202。更具體而言，可拋光、蝕刻或以其他方式更改致密化的電介質(zhì)材料層602，使得致密化的材料層602的頂表面與硬掩模層212基本上共面。在一個實施例中，硬掩模層212可用作化學機械拋光工藝的停止指示物。在對致密化電介質(zhì)材料層602的平面化之后，也可從超晶格結(jié)構(gòu)200中去除硬掩模層212。

圖7示出在執(zhí)行了STI凹陷(recess)工藝之后圖6的基板202的部分以及超晶格結(jié)構(gòu)200的示意性截面圖。STI凹陷工藝一般是配置成去除致密化電介質(zhì)材料層602的至少部分的蝕刻工藝。在一個實施例中，可去除致密化電介質(zhì)材料層602的頂表面702，使得此頂表面702與BOX層308或與多個第二層206中的一個第二層與BOX層308之間的界面基本上共面。STI凹陷工藝 還可去除襯層材料402的部分。在一個實施例中，STI凹陷工藝可以是遠程等離子體輔助式干法蝕刻工藝，此遠程等離子體輔助式干法蝕刻工藝使設(shè)置在基板202上的各種材料暴露于H₂、NF₃和NH₃等離子體副產(chǎn)物。STI工藝是總體共形的(conformal)去除工藝，并且對于氧化硅材料可以是選擇性的且不輕易蝕刻硅。例如，BOX層308的去除速率可小于致密化電介質(zhì)材料層602的去除速率。襯層材料402的存在可進一步減少或防止在STI凹陷工藝期間對BOX層308的蝕刻。因此，在對致密化電介質(zhì)材料層602的蝕刻期間可減少或消除BOX材料308的過度蝕刻或下切(undercutting)。在一個實施例中，可通過工藝以及可從美國加州圣克拉拉市的應(yīng)用材料公司獲得的適當?shù)嘏渲玫难b置來執(zhí)行STI凹陷工藝。構(gòu)想了也可利用其他合適的蝕刻工藝和裝置來執(zhí)行STI凹陷工藝。

在執(zhí)行了STI凹陷工藝之后，可執(zhí)行后續(xù)的hGAA或FinFET處理操作。有利的是，BOX層308自對準至超晶格結(jié)構(gòu)200的底部區(qū)域。本文中描述的自對準BOX形成工藝通過減少或消除寄生電容和泄漏，有利地改善了晶體管器件性能并減小了晶體管器件可變性。此外，通過在沉積電介質(zhì)材料層502之前形成BOX層308或通過在沉積電介質(zhì)材料層502之后形成BOX層，可實現(xiàn)BOX層形成的處理靈活性和效率。

用于形成hGAA和FinFET器件結(jié)構(gòu)的后續(xù)處理操作一般包括柵極結(jié)構(gòu)形成和源極/漏極形成。圖8示出具有形成在其上的虛擬柵極結(jié)構(gòu)802的基板202和超晶格結(jié)構(gòu)200的示意性截面圖。虛擬柵極結(jié)構(gòu)802可由適用于用作占位體(placeholder)以用于后續(xù)取代金屬柵極形成的一種或多種材料形成。在一個實施例中，虛擬柵極結(jié)構(gòu)802可由含硅材料(諸如，非晶硅等)形成。

圖9示出沿截面線9-9旋轉(zhuǎn)了90的圖8的示意性截面圖，此圖描繪形成在鄰接超晶格結(jié)構(gòu)200的基板202上的源極/漏極區(qū)902。源極/漏極區(qū)902一般沉積在基板202上，使得源極/漏極區(qū)902與超晶格結(jié)構(gòu)200(其充當溝道)耦接，并且便于電子和空穴在其間的流動。

源極/漏極區(qū)902可由合適的材料形成，所述材料諸如，含硅材料、經(jīng)摻雜的硅材料、復(fù)合硅材料或非含硅材料。例如，源極/漏極區(qū)902可以是硅、含磷摻雜硅、硅鍺材料或鍺。構(gòu)想了可響應(yīng)于源極/漏極區(qū)902的所需的n型或p 型特性來選擇源極/漏極區(qū)材料的類型?？赏ㄟ^合適的沉積技術(shù)(諸如，CVD技術(shù)或外延沉積技術(shù))來沉積源極/漏極區(qū)902。

在某些實施例(諸如，hGGA集成方案)中，可由金屬柵極結(jié)構(gòu)904取代多個第二層206和虛擬柵極結(jié)構(gòu)802?？赏ㄟ^選擇性蝕刻工藝來去除多個第二層206和虛擬柵極結(jié)構(gòu)802，所述多個第二層206和虛擬柵極結(jié)構(gòu)802呈現(xiàn)出相對于超晶格結(jié)構(gòu)200的其他層的充分不同的成分屬性。在某些實施例中，可通過對虛擬柵極結(jié)構(gòu)802的材料具有選擇性的第一蝕刻工藝來去除虛擬柵極結(jié)構(gòu)802，并且可通過對第二層206的材料具有選擇性的第二蝕刻工藝來去除多個第二層206。或者，可通過單個蝕刻工藝來去除虛擬柵極結(jié)構(gòu)802以及多個第二層206。雖然沒有示出，但是在某些實施例中，可在源極/漏極區(qū)902與金屬柵極結(jié)構(gòu)904之間設(shè)置間隔體(spacer)材料。在一個實施例中，可在沉積源極/漏極區(qū)902之前執(zhí)行對間隔體材料的沉積。

隨后，在先前由虛擬柵極結(jié)構(gòu)802以及多個第二層206占據(jù)的區(qū)域中沉積金屬柵極結(jié)構(gòu)904。一般而言，可通過適當?shù)嘏渲玫耐庋庸に?、原子層沉積(ALD)工藝或CVD工藝來沉積金屬柵極結(jié)構(gòu)904?？捎米鹘饘贃艠O結(jié)構(gòu)904的材料一般呈現(xiàn)出大于約3.9的k值。具有合適地高的k值的材料的示例包括二氧化鉿、二氧化鋯、二氧化鈦、氮化鈦、鋁化鈦，等等。在某些實施例中，也可利用各種其他氮化物材料。在一個實施例中，可將上述材料用于取代多個第二層的金屬柵極結(jié)構(gòu)904的多個部分。

取代虛擬柵極結(jié)構(gòu)802的金屬柵極結(jié)構(gòu)904的部分可由含金屬材料和/或?qū)щ姴牧闲纬?。例如，合適的材料包括含鈦材料(諸如，TiN或TiAlC)以及含鉭材料(諸如，TaN)。其他合適的材料包括耐火材料，諸如，鎢、釕、錸，等等。在某些實施例中，用于形成取代多個第二層206以及虛擬柵極結(jié)構(gòu)802的金屬結(jié)構(gòu)904的多個部分的材料可以是與上述材料相同或不同的材料。可通過晶體管類型(即，NMOS/PMOS)來確定為金屬柵極結(jié)構(gòu)904選擇的材料類型。

在一個實施例中，如果BOX層308先前未經(jīng)氧化，則在形成源極/漏極區(qū)902期間和/或之后可執(zhí)行氧化工藝。因此，可改善在形成BOX層308時的工藝靈活性，取決于所需的整合方案，這可提供更高效的BOX層形成以及改善 的器件性能。構(gòu)想了hGAA和FinFET處理序列等可通過實現(xiàn)上述BOX層形成方案(即，在沉積電介質(zhì)材料層502之前形成的BOX層308或在沉積電介質(zhì)材料層502之后形成的BOX層308)獲益。

圖10示出適用于執(zhí)行本公開的一個或多個部分的群集工具1080的示意性平面圖。一般而言，群集工具1080是包括執(zhí)行各種功能的多個腔室(例如，工藝腔室1090A-D、保養(yǎng)腔室1091A-B，等等)的模塊化系統(tǒng)，所述功能包括：基板中心找尋與定向、脫氣、退火、沉積和/或蝕刻。

群集工具1080可至少包括配置成執(zhí)行方法100的至少多個部分的半導體基板工藝腔室，并且可以進一步包括諸如離子植入腔室、蝕刻腔室、沉積腔室等的腔室。群集工具1080的多個腔室安裝至真空轉(zhuǎn)移腔室1088，所述真空轉(zhuǎn)移腔室1088容納適于在腔室之間取送基板的機械臂1089。真空轉(zhuǎn)移腔室1088典型地維持在真空條件下，并且提供中介級，所述中介級用于將基板從一個腔室取送至另一腔室和/或取送至定位在群集工具1080的前端處的負載鎖定腔室1084。前段環(huán)境1083示出為定位成與負載鎖定腔室1084選擇性連通。設(shè)置在前段環(huán)境1083中的艙體(pod)加載器1085能夠線性移動以及旋轉(zhuǎn)式移動(箭頭1082)，以便在負載鎖定腔室1084與多個艙體1087之間取送基板盒。

群集工具也包括控制器1081，所述編程器1081經(jīng)編程以執(zhí)行在群集工具1080中執(zhí)行的各種處理方法。例如，控制器1081可配置成控制來自氣源的各種前體氣體和工藝氣體的流動，并且控制與材料沉積或蝕刻工藝相關(guān)聯(lián)的處理參數(shù)。控制器1081包括可編程中央處理單元(CPU)1079(所述CPU 1079與存儲器1077和大容量存儲設(shè)備一起操作)、輸入控制單元和顯示單元(未示出)，諸如，電源、時鐘、高速緩存、輸入/輸出(I/O)電路，它們耦接至群集工具1080的各種組件以便于對基板處理的控制?？刂破?081也可包括硬件以通過傳感器在群集工具1080中監(jiān)測基板處理。測量系統(tǒng)參數(shù)(諸如，基板溫度、腔室大氣壓力等)的其他傳感器也可將信息提供給控制器1081。

為了便于對上述群集工具1080的控制，CPU 1079可以是各種形式的通用計算機處理器中的一個(諸如，可編程邏輯控制器(PLC))，所述通用計算機處理器可在工業(yè)設(shè)置中用于控制各種腔室和子處理器。存儲器1077耦接至CPU 1079，并且存儲器1077是非暫態(tài)的，并且可以是可容易獲得的存儲器中 的一種或多種，諸如，隨機存取存儲器(RAM)、只讀存儲器(ROM)、軟盤驅(qū)動器、硬盤，或者本地或遠程的任何形式的數(shù)字存儲設(shè)備。支持電路1075耦接至CPU 1079，以便以常規(guī)方式支持處理器。沉積、蝕刻和其他工藝一般在存儲器1077被典型地存儲為軟件例程?？捎傻诙﨏PU(未示出)存儲和/或執(zhí)行軟件例程，所述第二CPU位于由CPU 1079控制的硬件的遠程。

存儲器1077為包含指令的計算機可讀存儲介質(zhì)形式，當由CPU 1079執(zhí)行所述指令時，所述指令便于群集工具1080的操作。存儲器1077中的指令為程序產(chǎn)品的形式，諸如，實現(xiàn)本公開的方法的程序。程序代碼可符合多種不同的編程語言中的任一種。在一個示例中，本公開可實現(xiàn)為存儲在計算機可讀存儲介質(zhì)上以供與計算機系統(tǒng)一起使用的程序產(chǎn)品。程序產(chǎn)品的(多個)程序定義實施例(包括本文中所述的方法)的功能。說明性計算機可讀存儲介質(zhì)包括但不限于：(i)信息永久地存儲在其上的非可寫存儲介質(zhì)(例如，計算機內(nèi)的只讀存儲器設(shè)備(諸如，可由CD-ROM驅(qū)動器讀取的CD-ROM盤)、閃存、ROM芯片或任何類型的固態(tài)非儀式性半導體存儲器)；以及(ii)其上存儲了可更改信息的可寫存儲介質(zhì)(例如，盤驅(qū)動器內(nèi)的軟盤、或硬盤、或任何類型的固態(tài)隨機存取半導體存儲器)。當攜帶指示本文中所述的方法的功能的計算機可讀指令時，此類計算機可讀存儲介質(zhì)是本公開的實施例。

為了實踐本公開的實施例，群集工具1080的處理器腔室中的至少一個(例如，1090A)可配置成執(zhí)行蝕刻工藝，第二處理腔室(例如，1090B)可配置成執(zhí)行清潔工藝，并且第三處理腔室(例如，1090C)可配置成執(zhí)行外延沉積工藝。具有所陳述配置的群集工具在蝕刻了源極/漏極凹陷之后有利地防止不期望的氧化，并且在外延沉積之前減少或消除對經(jīng)氧化表面的后續(xù)清潔。在一些實施例中，群集工具1080的處理腔室中的至少一個(例如，1090A)可配置成執(zhí)行選擇性蝕刻工藝，并且第二處理腔室(例如，1090B)可配置成執(zhí)行沉積工藝(例如，沉積電介質(zhì)材料)。具有所陳述配置的群集工具在hGAA或FinFET溝道的暴露后有利地防止溝道結(jié)構(gòu)的氧化。

圖11示意性地示出根據(jù)本文中所述的實施例的、可形成和/或?qū)崿F(xiàn)在器件中的器件結(jié)構(gòu)1100的截面圖。器件1100一般可視為上文所定義的超晶格結(jié)構(gòu)的附加實施例。在一個實施例中，可在基板202上形成器件結(jié)構(gòu)1100。在一個 實施例中，器件結(jié)構(gòu)1100可包括：設(shè)置在基板202上的材料層210、設(shè)置在材料層210上的BOX層308以及設(shè)置在BOX層308上的單個的第一層204。在另一實施例中，器件結(jié)構(gòu)1100可包括直接設(shè)置在基板202上的BOX層308以及設(shè)置在BOX層308上的單個的第一層204。在此實施例中，在基板202與BOX層308之間不存在材料層210。

適用于單個的第一層204的材料包括含硅材料，諸如，純硅或經(jīng)摻雜的硅材料。適用于形成單個的第一層204的其他材料包括硅鍺材料。例如，硅鍺材料可包括約20％與約40％之間的硅鍺以及約60％與80％之間的硅。構(gòu)想了可在FinFET集成方案中有利地利用器件結(jié)構(gòu)1100?？筛鶕?jù)圖1以及圖3-7中描述的操作來處理器件結(jié)構(gòu)1100。也可根據(jù)圖8-9的公開內(nèi)容來實現(xiàn)器件結(jié)構(gòu)1100，而不處理涉及取代多個第二層206的處理操作。

圖12示出合并了圖11的器件結(jié)構(gòu)1100的器件的示意性截面圖。如圖所示，可根據(jù)如上所述的圖8-9的公開內(nèi)容來處理器件結(jié)構(gòu)1100以形成包括源極/漏極902以及金屬柵極結(jié)構(gòu)904的器件。構(gòu)想了可對于形成FinFET型器件來有利地實現(xiàn)參照圖12描述的實施例，同時可對于形成hGAA型器件來有利地實現(xiàn)參照圖9所述的實施例。然而，可單獨地或組合地利用來自FinFET和hGAA方案兩者的實施例，以便形成在形成BOX層308時呈現(xiàn)出改善的工藝靈活性并且提供更高效的BOX層形成和改善的器件性能的器件結(jié)構(gòu)。

雖然上述內(nèi)容涉及本公開的實施例，但是可設(shè)計本公開的其他和進一步的實施例而不背離本公開的基本范圍，并且本公開的范圍由所附權(quán)利要求書來確定。