本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

隨著半導(dǎo)體工藝進(jìn)入深亞微米時(shí)代，0.18微米以下的元件(例如cmos集成電路的有源區(qū)之間)大多采用淺溝槽隔離結(jié)構(gòu)(sti)進(jìn)行橫向隔離來(lái)制作。集成電路包括許多形成在半導(dǎo)體襯底上的晶體管，一般來(lái)說(shuō)，晶體管是通過(guò)絕緣或隔離結(jié)構(gòu)而彼此間隔開。通常用來(lái)形成隔離結(jié)構(gòu)的工藝是淺溝槽隔離(shallowtrenchisolation，簡(jiǎn)稱sti)工藝。

淺溝槽隔離工藝通常是在半導(dǎo)體襯底上形成溝槽，然后在溝槽內(nèi)填充絕緣材料，形成淺溝槽隔離結(jié)構(gòu)。所述淺溝槽隔離結(jié)構(gòu)包圍半導(dǎo)體襯底上的各個(gè)有源區(qū)，將有源區(qū)以及有源區(qū)表面形成的半導(dǎo)體器件之間進(jìn)行隔離。所述絕緣材料通常是氧化硅。

淺溝槽隔離結(jié)構(gòu)會(huì)對(duì)其兩側(cè)的有源區(qū)施加應(yīng)力，使得半導(dǎo)體器件的溝道在距離淺溝槽隔離結(jié)構(gòu)較遠(yuǎn)的區(qū)域內(nèi)摻雜離子濃度下降，使得晶體管溝道區(qū)域內(nèi)的載流子分布不均勻，導(dǎo)致半導(dǎo)體器件發(fā)生漏電等問(wèn)題，影響半導(dǎo)體器件的性能。

所以，需要有一種方法提高淺溝槽隔離結(jié)構(gòu)兩側(cè)的有源區(qū)上形成的半導(dǎo)體器件的性能。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，提高淺溝槽隔離結(jié)構(gòu)兩側(cè)的有源區(qū)內(nèi)的載流子的分布均勻性。

為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面形成具有開口的掩膜層；沿所述開口刻蝕所述半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成側(cè)壁傾斜的溝槽；在所述溝槽一側(cè)的側(cè)壁表面形成摻雜層，所述摻雜層能阻止半導(dǎo)體襯底內(nèi)的摻雜離子的擴(kuò)散； 形成填充滿所述溝槽的隔離層。

可選的，形成所述摻雜層的方法包括：在所述半導(dǎo)體襯底上形成圖形化掩膜層，所述圖形化掩膜層暴露出所述溝槽一側(cè)的側(cè)壁；對(duì)所述暴露的溝槽側(cè)壁進(jìn)行離子注入；進(jìn)行退火處理，形成所述摻雜層，然后去除所述圖形化掩膜層。

可選的，所述圖形化掩膜層還暴露出溝槽的另一側(cè)側(cè)壁及底部表面。

可選的，在所述溝槽的兩側(cè)側(cè)壁和底部表面均形成摻雜層。

可選的，所述摻雜離子注入的能量為1kev～10kev，劑量為2e14/cm²～2e15/cm²。

可選的，所述退火處理的溫度為700℃～950℃。

可選的，形成所述摻雜層的方法包括：在所述溝槽內(nèi)壁表面以及掩膜層表面形成多晶硅層；在所述多晶硅層表面形成圖形化掩膜層，所述圖形化掩膜層暴露出所述溝槽一側(cè)的側(cè)壁上的多晶硅層；對(duì)所述暴露的多晶硅層進(jìn)行離子注入；進(jìn)行退火處理，使所述多晶硅層內(nèi)的注入離子向半導(dǎo)體襯底內(nèi)擴(kuò)散，形成所述摻雜層，然后去除所述圖形化掩膜層。

可選的，所述圖形化掩膜層還暴露出溝槽的另一側(cè)側(cè)壁及底部上的多晶硅層。

可選的，所述多晶硅層的厚度為5nm～30nm。

可選的，所述摻雜離子注入的能量為1kev～10kev，劑量為2e14/cm²～2e15/cm²。

可選的，所述退火處理的溫度為700℃～950℃。

可選的，在形成所述多晶硅層之前，在所述溝槽內(nèi)壁表面形成氧化層。

可選的，形成所述隔離層之前，去除所述多晶硅層及氧化層。

可選的，所述半導(dǎo)體襯底內(nèi)具有n阱和p阱，所述溝槽位于n阱和p阱之間。

可選的，在所述溝槽位于n阱一側(cè)的側(cè)壁表面形成所述摻雜層。

可選的，所述摻雜層內(nèi)的摻雜離子為f、n或c。

可選的，所述摻雜層內(nèi)的摻雜離子濃度為2e19/cm³～2e20/cm³。

為解決上述問(wèn)題，本發(fā)明的技術(shù)方案還提供一種采用上述方法形成的半導(dǎo)體結(jié)構(gòu)，包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底表面的具有開口的掩膜層；開口下方位于所述半導(dǎo)體襯底內(nèi)的側(cè)壁傾斜的溝槽；位于所述溝槽一側(cè)的側(cè)壁表面的摻雜層，所述摻雜層能阻止半導(dǎo)體襯底內(nèi)的摻雜離子的擴(kuò)散；填充滿所述溝槽的隔離層。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明的技術(shù)方案提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，在溝槽的一側(cè)側(cè)壁形成摻雜層，所述摻雜層能阻止半導(dǎo)體襯底內(nèi)的摻雜離子的擴(kuò)散，從而能夠提高溝槽兩側(cè)的半導(dǎo)體襯底內(nèi)的摻雜濃度和分布均勻性，改善窄溝道效應(yīng)和負(fù)偏壓溫度不穩(wěn)定性(nbti)，進(jìn)而提高在所述半導(dǎo)體襯底上形成的半導(dǎo)體器件的性能。

進(jìn)一步，本發(fā)明的技術(shù)方案中還可以在溝槽內(nèi)壁表面以及掩膜層表面形成多晶硅層后，對(duì)多晶硅層進(jìn)行離子注入，然后通過(guò)退火處理使多晶硅層內(nèi)的注入離子擴(kuò)散進(jìn)入半導(dǎo)體襯底內(nèi)形成所述摻雜層，從而可以避免對(duì)溝槽側(cè)壁造成注入損傷，從而可以提高后續(xù)在溝槽內(nèi)形成的隔離層與半導(dǎo)體襯底100之間的界面質(zhì)量，從而提高隔離層的隔離效果。

附圖說(shuō)明

圖1至圖11是本發(fā)明的實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成過(guò)程的結(jié)構(gòu)示意圖。

具體實(shí)施方式

如背景技術(shù)中所述，現(xiàn)有技術(shù)形成的淺溝槽隔離結(jié)構(gòu)會(huì)導(dǎo)致兩側(cè)的有源區(qū)內(nèi)的載流子濃度分布不均勻，影響在所述有源區(qū)上形成的半導(dǎo)體器件的性能。

本發(fā)明的實(shí)施例中，在溝槽的一側(cè)側(cè)壁形成摻雜層，所述摻雜層能阻止半導(dǎo)體襯底內(nèi)的摻雜離子的擴(kuò)散，從而能夠提高溝槽兩側(cè)的半導(dǎo)體襯底有源區(qū)的摻雜濃度和分布均勻性，改善窄溝道效應(yīng)和負(fù)偏壓溫度不穩(wěn)定性(nbti), 進(jìn)而提高在所述有源區(qū)上形成的半導(dǎo)體器件的性能。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

請(qǐng)參考圖1，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100表面形成具有開口的掩膜層202。

所述半導(dǎo)體襯底100的材料包括硅、鍺、鍺化硅、砷化鎵等半導(dǎo)體材料，所述半導(dǎo)體襯底100可以是體材料也可以是復(fù)合結(jié)構(gòu)如絕緣體上硅。本領(lǐng)域的技術(shù)人員可以根據(jù)半導(dǎo)體襯底100上形成的半導(dǎo)體器件選擇所述半導(dǎo)體襯底100的類型，因此所述半導(dǎo)體襯底的類型不應(yīng)限制本發(fā)明的保護(hù)范圍。本實(shí)施例中，所述半導(dǎo)體襯底100的材料為硅。所述半導(dǎo)體襯底100的不同區(qū)域可以形成有n阱和p阱。

在所述半導(dǎo)體襯底100表面形成掩膜層202，所述掩膜層202內(nèi)的開口暴露出部分半導(dǎo)體襯底100的表面。所述掩膜層202的材料為氮化硅，本實(shí)施例中，可以采用化學(xué)氣相沉積工藝形成所述掩膜層202。所述掩膜層202還可以作為后續(xù)化學(xué)機(jī)械研磨工藝的停止層。本實(shí)施例中，所述掩膜層202與半導(dǎo)體襯底100之間還形成有氧化硅層201。

請(qǐng)參考圖2，沿所述開口刻蝕所述半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100內(nèi)形成側(cè)壁傾斜的溝槽101。

采用干法刻蝕工藝，以所述掩膜層202為掩膜，沿所述開口刻蝕所述半導(dǎo)體襯底100，形成溝槽101。本實(shí)施例中，采用等離子體刻蝕工藝刻蝕所述半導(dǎo)體襯底100。所述溝槽101的深度可以為10nm～200nm，后續(xù)在所述溝槽101內(nèi)填充隔離層，形成淺溝槽隔離結(jié)構(gòu)。

本實(shí)施例中，由于在溝槽101頂部的刻蝕氣體交換速率較快，刻蝕速率較大，形成側(cè)壁傾斜的溝槽101。

本實(shí)施例中，所述溝槽101位于半導(dǎo)體襯底100內(nèi)的n阱和p阱之間。

請(qǐng)參考圖3，在所述半導(dǎo)體襯底100上形成圖形化掩膜層300，所述圖形化掩膜層300暴露出所述溝槽101一側(cè)的側(cè)壁。

本實(shí)施例中，所述圖形化掩膜層300的材料為光刻膠。在本發(fā)明的其他實(shí)施例中，所述掩膜層300的材料還可以是氮化硅、無(wú)定形碳或氧化硅等掩膜材料。

所述圖形化掩膜層300的形成方法包括：在所述掩膜層202表面以及溝槽101內(nèi)形成光刻膠層，然后對(duì)所述光刻膠層進(jìn)行曝光顯影，暴露出溝槽101一側(cè)的側(cè)壁。為了確保所述溝槽101的一側(cè)側(cè)壁完全暴露，本實(shí)施例中，所述圖形化掩膜層300還暴露出靠近所述側(cè)壁的部分底部表面。

本實(shí)施例中，所述圖形化掩膜層300暴露出靠近半導(dǎo)體襯底100內(nèi)的n阱一側(cè)的側(cè)壁。后續(xù)在所述溝槽101位于n阱一側(cè)的側(cè)壁表面形成摻雜層。

在本發(fā)明的其他實(shí)施例中，所述圖形化掩膜層300還可以暴露出溝槽101的兩側(cè)側(cè)壁及底部表面，后續(xù)在溝槽101的內(nèi)壁均形成摻雜層。

請(qǐng)參考圖4，對(duì)所述暴露的溝槽101側(cè)壁進(jìn)行離子注入。

所述離子注入采用的離子可以為f、n或c等，所述摻雜離子能夠阻擋半導(dǎo)體襯底100內(nèi)的n阱或p阱內(nèi)的摻雜離子擴(kuò)散。

本實(shí)施例中，所述離子注入采用f離子作為注入離子，所述摻雜離子注入的能量為1kev～10kev，劑量為2e14/cm²～2e15/cm²，對(duì)未被圖形化掩膜層300覆蓋的溝槽101的側(cè)壁進(jìn)行離子注入。本實(shí)施例中，對(duì)所述溝槽101靠近n阱一側(cè)的側(cè)壁進(jìn)行所述摻雜離子注入。在本發(fā)明的其他實(shí)施例中，對(duì)所述溝槽101的內(nèi)壁表面均進(jìn)行上述離子注入。

請(qǐng)參考圖5，進(jìn)行退火處理，形成摻雜層102。

所述退火處理可以使得所述溝槽101側(cè)壁注入的離子激活并進(jìn)一步擴(kuò)散，使得所述注入離子濃度分布均勻，從而形成摻雜層102。本實(shí)施例中，在溝槽101的一側(cè)側(cè)壁形成所述摻雜層102，具體的所述摻雜層102可以位于半導(dǎo)體襯底100內(nèi)的n阱一側(cè)。在本發(fā)明的其他實(shí)施例中，所述摻雜層102可以位于溝槽101的整個(gè)內(nèi)壁。

所述退火處理可以采用爐管退火、快速熱退火或尖峰退火等方法，所述退火處理的溫度為700℃～950℃。所述溫度如果過(guò)高，容易引起注入離子擴(kuò)散 速率過(guò)快，導(dǎo)致所述摻雜層102的厚度過(guò)大。

所述摻雜層102內(nèi)的離子能夠阻擋半導(dǎo)體襯底100內(nèi)的n型或p型摻雜離子的擴(kuò)散，從而使得所述半導(dǎo)體襯底100內(nèi)的摻雜離子分布較為均勻，從而可以提高在所述半導(dǎo)體襯底100上形成的半導(dǎo)體器件的性能。所述摻雜層102內(nèi)的摻雜離子濃度可以為2e19/cm³～2e20/cm³。

請(qǐng)參考圖6，去除所述圖形化掩膜層300(請(qǐng)參考圖6)，形成填充滿所述溝槽的隔離層203。

采用灰化工藝或濕法刻蝕工藝去除所述圖形化掩膜層300，暴露出所述溝槽101以及掩膜層202的表面，然后在所述溝槽101內(nèi)形成所述隔離層203。本實(shí)施例中，形成所述隔離層203之前，首先在溝槽101內(nèi)壁表面形成墊氧化層103，所述墊氧化層103可以修復(fù)溝槽101內(nèi)壁表面的損傷，提高后續(xù)形成的隔離層203與半導(dǎo)體襯底100之間的界面質(zhì)量，從而提高所述隔離層203的隔離效果。

所述隔離層203的形成方法包括：形成覆蓋所述掩膜層202且填充滿所述溝槽101的隔離材料層，然后采用化學(xué)機(jī)械研磨工藝，以所述掩膜層202作為停止層，對(duì)所述隔離材料層進(jìn)行平坦化，去除位于掩膜層202表面的部分隔離材料層，形成所述隔離層203?？梢圆捎没瘜W(xué)氣相沉積工藝、高密度等離子體沉積工藝或高深寬比沉積工藝等方法形成所述隔離材料層。本實(shí)施例中，所述隔離層203的材料為氧化硅。

在本發(fā)明的另一實(shí)施例中，還可以采用其他方法形成所述摻雜層和隔離層，具體的，請(qǐng)參考圖7至圖11。

請(qǐng)參考圖7，在半導(dǎo)體襯底100內(nèi)的溝槽101表面以及掩膜層202表面形成多晶硅層402。

可以采用化學(xué)氣相沉積工藝形成所述多晶硅層402。所述多晶硅層402的厚度為5nm～30nm。

本實(shí)施例中，在形成所述多晶硅層402之前，在所述溝槽101內(nèi)壁表面先形成氧化層401。所述氧化層401能夠減少多晶硅層402與半導(dǎo)體襯底100之間的晶格失配，提高所述多晶硅層402的沉積質(zhì)量。所述氧化層401可以 采用熱氧化工藝形成。

請(qǐng)參考圖8，在所述多晶硅層402表面形成圖形化掩膜層403，所述圖形化掩膜層403暴露出所述溝槽101一側(cè)的側(cè)壁上的多晶硅層402。

所述圖形化掩膜層403的材料為光刻膠、氮化硅、無(wú)定形碳或氧化硅等掩膜材料。

本實(shí)施例中，所述圖形化掩膜層403暴露出靠近半導(dǎo)體襯底100內(nèi)的n阱一側(cè)的側(cè)壁，且暴露出n阱區(qū)域上方的掩膜層202。后續(xù)在所述溝槽101位于n阱一側(cè)的側(cè)壁表面形成摻雜層。

在本發(fā)明的其他實(shí)施例中，所述圖形化掩膜層403還暴露出溝槽101的另一側(cè)側(cè)壁及底部上的多晶硅層402，后續(xù)在溝槽101的內(nèi)壁均形成摻雜層。

請(qǐng)參考圖9，對(duì)所述暴露的多晶硅層402進(jìn)行摻雜離子注入。

所述離子注入采用的離子可以為f、n或c等，所述摻雜離子能夠阻擋半導(dǎo)體襯底100內(nèi)的n阱或p阱內(nèi)的摻雜離子擴(kuò)散。

本實(shí)施例中，所述離子注入采用f離子作為注入離子，所述摻雜離子注入的能量為1kev～10kev，劑量為2e14/cm²～2e15/cm²，對(duì)未被圖形化掩膜層403覆蓋的多晶硅層402進(jìn)行離子注入，使所述多晶硅層402內(nèi)具有一定濃度的注入離子。

請(qǐng)參考圖10，進(jìn)行退火處理，使所述多晶硅層402內(nèi)的注入離子向半導(dǎo)體襯底100內(nèi)擴(kuò)散，形成所述摻雜層404，然后去除所述圖形化掩膜層403(請(qǐng)參考圖9)。

所述退火處理使得所述多晶硅層402內(nèi)的注入離子的擴(kuò)散速率提高，溝槽101側(cè)壁的半導(dǎo)體襯底100內(nèi)擴(kuò)散，形成摻雜層404。通過(guò)控制所述退火處理的溫度可以調(diào)整所述摻雜層404內(nèi)的注入離子的濃度。本實(shí)施例中，在溝槽101的一側(cè)側(cè)壁形成所述摻雜層404，具體的所述摻雜層102可以位于半導(dǎo)體襯底100內(nèi)的n阱一側(cè)。在本發(fā)明的其他實(shí)施例中，對(duì)溝槽101內(nèi)壁上的多晶硅層都進(jìn)行離子注入時(shí)，所述摻雜層404可以位于溝槽101的整個(gè)內(nèi)壁。

所述退火處理可以采用爐管退火、快速熱退火或尖峰退火等方法，所述 退火處理的溫度為700℃～950℃。

所述摻雜層404內(nèi)的離子能夠阻擋半導(dǎo)體襯底100內(nèi)的n型或p型摻雜離子的擴(kuò)散，從而使得所述半導(dǎo)體襯底100內(nèi)的摻雜離子分布較為均勻，從而可以提高在所述半導(dǎo)體襯底100上形成的半導(dǎo)體器件的性能。所述摻雜層404內(nèi)的摻雜離子濃度可以為2e19/cm³～2e20/cm³。

由于沒(méi)有對(duì)溝槽101側(cè)壁直接進(jìn)行離子注入，而是首先對(duì)多晶硅層402進(jìn)行離子注入，然后通過(guò)退火處理使多晶硅層402內(nèi)的注入離子擴(kuò)散進(jìn)入半導(dǎo)體襯底100內(nèi)形成所述摻雜層404，從而可以避免對(duì)溝槽101側(cè)壁造成注入損傷，從而可以提高后續(xù)在溝槽101內(nèi)形成的隔離層與半導(dǎo)體襯底100之間的界面質(zhì)量，從而提高隔離層的隔離效果。

形成所述摻雜層404之后，去除所述圖形化掩膜層403。采用灰化工藝或濕法刻蝕工藝去除所述圖形化掩膜層403，暴露出所述多晶硅層402的表面。

請(qǐng)參考圖11，去除所述多晶硅層402(請(qǐng)參考圖10)及氧化層401(請(qǐng)參考圖10)，然后形成填充滿所述溝槽101(請(qǐng)參考圖10)的隔離層405。

本實(shí)施例中，形成所述隔離層405之前，首先在溝槽101內(nèi)壁表面形成墊氧化層406，所述墊氧化層406可以修復(fù)溝槽101內(nèi)壁表面的損傷，提高后續(xù)形成的隔離層405與半導(dǎo)體襯底100之間的界面質(zhì)量，從而提高所述隔離層405的隔離效果。

所述隔離層405的形成方法包括：形成覆蓋所述掩膜層202且填充滿所述溝槽101的隔離材料層，然后采用化學(xué)機(jī)械研磨工藝，以所述掩膜層202作為停止層，對(duì)所述隔離材料層進(jìn)行平坦化，去除位于掩膜層202表面的部分隔離材料層，形成所述隔離層405。

本發(fā)明的實(shí)施例還提供一種采用上述方法形成的半導(dǎo)體結(jié)構(gòu)。

請(qǐng)參考圖11，所述半導(dǎo)體結(jié)構(gòu)包括：半導(dǎo)體襯底100，位于所述半導(dǎo)體襯底100表面的具有開口的掩膜層202；開口下方位于所述半導(dǎo)體襯底100內(nèi)的側(cè)壁傾斜的溝槽；位于所述溝槽一側(cè)的側(cè)壁表面的摻雜層404，所述摻雜層404能阻止半導(dǎo)體襯底100內(nèi)的摻雜離子的擴(kuò)散；填充滿所述溝槽的隔離層405。

本實(shí)施例中，所述半導(dǎo)體襯底100內(nèi)形成有n阱和p阱，所述溝槽位于n阱和p阱之間。

所述掩膜層202的材料為氮化硅，所述掩膜層202與半導(dǎo)體襯底100之間還形成有氧化硅層201。

本實(shí)施例中，所述摻雜層404位于溝槽101的一側(cè)側(cè)壁，在本發(fā)明的其他實(shí)施例中，所述摻雜層404可以位于溝槽101的整個(gè)內(nèi)壁。

所述摻雜層404內(nèi)的摻雜離子可以是f、n或c等，所述摻雜層404內(nèi)的摻雜離子濃度為2e19/cm³～2e20/cm³。

所述隔離層405的材料為氧化硅。本實(shí)施例中，所述隔離層405與半導(dǎo)體襯底100之間還形成有墊氧化層406。

所述摻雜層404可以阻擋半導(dǎo)體襯底100內(nèi)的摻雜離子向外擴(kuò)散，從而使所述半導(dǎo)體襯底100內(nèi)的摻雜離子濃度不發(fā)生變化，使得距離所述隔離層405較遠(yuǎn)處的半導(dǎo)體襯底100內(nèi)也具有較高的摻雜濃度，從而提高在所述半導(dǎo)體襯底100上形成的半導(dǎo)體器件的濃度。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。