本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言，涉及一種雙向瞬態(tài)電壓抑制器件的制造方法和一種雙向瞬態(tài)電壓抑制器件。

背景技術(shù)：

瞬態(tài)電壓抑制器(TVS)是一種用來保護(hù)敏感半導(dǎo)體器件，使其免遭瞬態(tài)電壓浪涌破壞而特別設(shè)計的固態(tài)半導(dǎo)體器件，它具有箝位系數(shù)小、體積小、響應(yīng)快、漏電流小和可靠性高等優(yōu)點，因而在電壓瞬變和浪涌防護(hù)上得到了廣泛的應(yīng)用。低電容TVS適用于高頻電路的保護(hù)器件，因為它可以減少寄生電容對電路的干擾，降低高頻電路信號的衰減。低電容二極管需要在高摻雜P型襯底上生長高電阻率。

靜電放電(ESD)以及其他一些電壓浪涌形式隨機(jī)出現(xiàn)的瞬態(tài)電壓，通常存在于各種電子器件中。隨著半導(dǎo)體器件日益趨向小型化、高密度和多功能，電子器件越來越容易受到電壓浪涌的影響，甚至導(dǎo)致致命的傷害。從靜電放電到閃電等各種電壓浪涌都能誘導(dǎo)瞬態(tài)電流尖峰，瞬態(tài)電壓抑制器(TVS)通常用來保護(hù)敏感電路受到浪涌的沖擊?；诓煌膽?yīng)用，瞬態(tài)電壓抑制器可以通過改變浪涌放電通路和自身的箝位電壓來起到電路保護(hù)作用。為了節(jié)省芯片面積，并且獲得更高的抗浪涌能力，溝槽TVS的概念已經(jīng)被提出和研究。溝槽TVS的結(jié)面形成于縱向的溝槽的側(cè)壁，這樣，在相同的芯片面積下，它有更多的有效結(jié)面積,即更強(qiáng)的放電能力。溝槽TVS的小封裝尺寸對應(yīng)用于保護(hù)高端IC非常關(guān)鍵。

目前常用的溝槽TVS的結(jié)構(gòu)示意圖如圖1所示：包括P型硅片102，N型擴(kuò)散/注入?yún)^(qū)域104，多晶硅/金屬106。

目前常用的溝槽TVS只能實現(xiàn)單向保護(hù)，如果需要進(jìn)行雙向保護(hù)需要將多個TVS串聯(lián)或并聯(lián)在一起，增大了器件面積和制造成本。

因此，如何在提高器件性能的同時降低器件的制造成本，成為目前亟待解決的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明正是基于上述問題，提出了一種新的技術(shù)方案，在提高瞬態(tài)電壓抑制器件性能的同時降低瞬態(tài)電壓抑制器件的制造成本。

有鑒于此，本發(fā)明提出了一種雙向瞬態(tài)電壓抑制器件的制造方法，包括：在生長摻雜硅層的硅片襯底上刻蝕多個溝槽；對形成所述多個溝槽的硅片進(jìn)行熱氧化，在每個所述溝槽內(nèi)填充氧化硅，并制備摻雜區(qū)域；在形成所述摻雜區(qū)域的硅片上生長介質(zhì)層；在所述介質(zhì)層上制備多個金屬孔，并在所述硅片襯底的下表面上生長金屬層；將所述多個金屬孔等分為兩部分，分別作為第一輸入/輸出端口和第二輸入/輸出端口，將所述金屬層作為第三輸入/輸出端口。

在該技術(shù)方案中，在傳統(tǒng)溝槽瞬態(tài)電壓抑制器件基礎(chǔ)上，通過工藝改進(jìn)使兩支瞬態(tài)電壓抑制器件集成到一起，器件面積小，工藝難度低，減小了器件制造成本。改進(jìn)后的瞬態(tài)電壓抑制器件能實現(xiàn)雙路雙向保護(hù)功能，器件的保護(hù)特性和可靠性都得到了提升。

在上述技術(shù)方案中，優(yōu)選地，所述在生長摻雜硅層的硅片襯底上刻蝕多個溝槽，包括：在硅片襯底的上表面上生長摻雜硅層；在所述摻雜硅層上生長掩膜材料，以形成掩膜圖形；對形成掩膜圖形的硅片進(jìn)行刻蝕，以形成多個溝槽。

在上述技術(shù)方案中，優(yōu)選地，所述在所述介質(zhì)層上制備多個金屬孔，包括：在所述介質(zhì)層上生長掩膜材料，以刻蝕形成多個介質(zhì)孔；使用金屬材料填充每個所述介質(zhì)孔，以得到所述多個金屬孔。

在上述技術(shù)方案中，優(yōu)選地，使用離子擴(kuò)散或離子注入的方式制備形成所述摻雜區(qū)域。

在上述技術(shù)方案中，優(yōu)選地，所述硅片襯底為P型硅片襯底，所述摻雜硅層為N型摻雜硅層。

在上述技術(shù)方案中，優(yōu)選地，所述掩膜材料包括光刻膠。

在上述技術(shù)方案中，優(yōu)選地，所述溝槽的底部位于所述硅片襯底的范圍內(nèi)。

在上述技術(shù)方案中，優(yōu)選地，所述離子為P型離子。

在上述技術(shù)方案中，優(yōu)選地，在刻蝕形成所述溝槽時，刻蝕方法包括 干法刻蝕。

在該技術(shù)方案中，干法刻蝕包括光輝發(fā)、氣相腐蝕、等離子體腐蝕等，且干法刻蝕易實現(xiàn)自動化、處理過程未引入污染、清潔度高。

在上述技術(shù)方案中，優(yōu)選地，在刻蝕形成所述介質(zhì)孔時，刻蝕方法包括干法刻蝕。

在該技術(shù)方案中，干法刻蝕包括光輝發(fā)、氣相腐蝕、等離子體腐蝕等，且干法刻蝕易實現(xiàn)自動化、處理過程未引入污染、清潔度高。

根據(jù)本發(fā)明的另一方面，還提供了一種雙向瞬態(tài)電壓抑制器件，所述雙向瞬態(tài)電壓抑制器件由如上述技術(shù)方案中任一項所述的雙向瞬態(tài)電壓抑制器件的制造方法制作而成。

通過以上技術(shù)方案，在提高瞬態(tài)電壓抑制器件性能的同時降低瞬態(tài)電壓抑制器件的制造成本。

附圖說明

圖1示出了相關(guān)技術(shù)中溝槽型瞬態(tài)電壓抑制器件的結(jié)構(gòu)示意圖；

圖2示出了根據(jù)本發(fā)明的一個實施例的雙向瞬態(tài)電壓抑制器件的制造方法的流程示意圖；

圖3示出了根據(jù)本發(fā)明的實施例的雙向瞬態(tài)電壓抑制器件的等效電路圖；

圖4至圖10示出了根據(jù)本發(fā)明的一個實施例的雙向瞬態(tài)電壓抑制器件在制造過程中的結(jié)構(gòu)示意圖。

具體實施方式

為了能夠更清楚地理解本發(fā)明的上述目的、特征和優(yōu)點，下面結(jié)合附圖和具體實施方式對本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。需要說明的是，在不沖突的情況下，本申請的實施例及實施例中的特征可以相互組合。

在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是，本發(fā)明還可以采用其他不同于在此描述的其他方式來實施，因此，本發(fā)明的保護(hù)范圍并不受下面公開的具體實施例的限制。

圖2示出了根據(jù)本發(fā)明的一個實施例的雙向瞬態(tài)電壓抑制器件的制造 方法的流程示意圖。

如圖2所示，本發(fā)明的實施例的雙向瞬態(tài)電壓抑制器件的制造方法，包括：步驟202，在硅片襯底的上表面上生長第一摻雜硅層；步驟204，在所述摻雜硅層上生長掩膜材料，以形成掩膜圖形；步驟206，對形成掩膜圖形的硅片進(jìn)行刻蝕，以形成多個溝槽；步驟208，對形成所述多個溝槽的硅片進(jìn)行熱氧化，并在每個所述溝槽內(nèi)填充氧化硅，去除填充氧化硅后的硅片表面的氧化硅；步驟210，使用離子擴(kuò)散或離子注入的方式形成摻雜區(qū)域；步驟212，在形成所述摻雜區(qū)域的硅片上生長介質(zhì)層；步驟214，在所述介質(zhì)層上生長掩膜材料，以刻蝕形成多個介質(zhì)孔；步驟216，使用金屬材料填充每個所述介質(zhì)孔，以得到多個金屬孔，并在所述硅片襯底的下表面上生長金屬層；步驟218，將所述多個金屬孔等分為兩部分，分別作為第一輸入/輸出端口和第二輸入/輸出端口，將所述金屬層作為第三輸入/輸出端口。

在該技術(shù)方案中，在傳統(tǒng)溝槽瞬態(tài)電壓抑制器件基礎(chǔ)上，通過工藝改進(jìn)使兩支瞬態(tài)電壓抑制器件集成到一起，器件面積小，工藝難度低，減小了器件制造成本。改進(jìn)后的瞬態(tài)電壓抑制器件能實現(xiàn)雙路雙向保護(hù)功能，器件的保護(hù)特性和可靠性都得到了提升。

在上述技術(shù)方案中，優(yōu)選地，所述硅片襯底為P型硅片襯底，所述摻雜硅層為N型摻雜硅層。

在上述技術(shù)方案中，優(yōu)選地，所述掩膜材料包括光刻膠。

在上述技術(shù)方案中，優(yōu)選地，所述溝槽的底部位于所述硅片襯底的范圍內(nèi)。

在上述技術(shù)方案中，優(yōu)選地，所述離子為P型離子。

在上述技術(shù)方案中，優(yōu)選地，在刻蝕形成所述溝槽時，刻蝕方法包括干法刻蝕。

在該技術(shù)方案中，干法刻蝕包括光輝發(fā)、氣相腐蝕、等離子體腐蝕等，且干法刻蝕易實現(xiàn)自動化、處理過程未引入污染、清潔度高。

在上述技術(shù)方案中，優(yōu)選地，在刻蝕形成所述介質(zhì)孔時，刻蝕方法包括干法刻蝕。

在該技術(shù)方案中，干法刻蝕包括光輝發(fā)、氣相腐蝕、等離子體腐蝕 等，且干法刻蝕易實現(xiàn)自動化、處理過程未引入污染、清潔度高。

圖3示出了根據(jù)本發(fā)明的實施例的雙向瞬態(tài)電壓抑制器件的等效電路圖。

如圖3所示，根據(jù)本發(fā)明的實施例的雙向瞬態(tài)電壓抑制器件通過工藝改進(jìn)使五支瞬態(tài)電壓抑制器件集成到一起，器件面積小，工藝難度低，減小了器件制造成本。改進(jìn)后的瞬態(tài)電壓抑制器件能實現(xiàn)雙向保護(hù)功能，器件的保護(hù)特性和可靠性都得到了提升。

雙向瞬態(tài)電壓抑制器件的制造方法，具體包括：

如圖4所示，在P型硅片402正面制備N型摻雜硅404，可以使用外延，擴(kuò)散或注入方式形成。

如圖5所示，使用光刻膠作為掩膜，干法刻蝕形成溝槽。

如圖6所示，進(jìn)行熱氧化使用氧化硅408填充溝槽，刻蝕去除表面的氧化硅，保留溝槽內(nèi)的氧化硅。

如圖7所示，使用擴(kuò)散或注入方式形成P型摻雜區(qū)域406。

如圖8所示，制備介質(zhì)材料410。

如圖9所示，使用光刻膠作為掩膜，在表面形成介質(zhì)孔，填充金屬。在硅片背面制備金屬層412。

最終形成器件的連線示意圖如圖10所示。

以上結(jié)合附圖詳細(xì)說明了本發(fā)明的技術(shù)方案，通過本發(fā)明的技術(shù)方案，在傳統(tǒng)溝槽瞬態(tài)電壓抑制器件基礎(chǔ)上，通過工藝改進(jìn)使五支瞬態(tài)電壓抑制器件集成到一起，器件面積小，工藝難度低，減小了器件制造成本。改進(jìn)后的瞬態(tài)電壓抑制器件能實現(xiàn)雙路雙向保護(hù)功能，器件的保護(hù)特性和可靠性都得到了提升。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。