一種減小鋁襯墊晶界損傷的方法
【專利摘要】本發(fā)明公開了一種減小鋁襯墊晶界損傷的方法，包括如下步驟：提供一具有金屬互連層的半導(dǎo)體襯底；于所述半導(dǎo)體襯底表面按照從下自上的順序依次形成阻擋層、粘合層以及鋁襯墊層；于所述鋁襯墊層表面沉積一層保護層；繼續(xù)形成一抗反射層以將所述保護層的表面予以覆蓋。通過于鋁襯墊層上設(shè)置一層保護層，并與所述保護層上表面設(shè)置一層抗反射層，以達到減小后續(xù)刻蝕工藝中受溫差影響所產(chǎn)生的晶界損傷，以及等離子體能量過大而導(dǎo)致的刻蝕損傷。
【專利說明】一種減小鋁襯墊晶界損傷的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種減小鋁襯墊晶界損傷的方法。

【背景技術(shù)】
[0002]半導(dǎo)體制造過程中，在其后段的鈍化層工藝中，需要在金屬互連層的上端形成一層鋁襯墊，以作為測試電性連接和封裝的引線端。
[0003]在半導(dǎo)體制造工藝中，形成鋁襯墊時采用的蝕刻工藝被認為是導(dǎo)致等離子體誘導(dǎo)損傷(plasma induced damage)的來源之一。在所述蝕刻過程中，當(dāng)接近蝕刻終點時,被蝕刻的鋁變得很薄，其累積了大量的蝕刻等離子體所誘導(dǎo)產(chǎn)生的正電荷。在蝕刻過程所產(chǎn)生的電場的作用下，半導(dǎo)體襯底中的電子向很薄的鋁層移動，從而導(dǎo)致柵氧化層的擊穿，即所述等離子體誘導(dǎo)損傷。
[0004]而隨著集成電路的發(fā)展，半導(dǎo)體工藝從130nm到28nm，后段的鋁的厚度也隨著器件特定的需求發(fā)生改變(如射頻電路中需要鋁作為電感)，其厚度從Ium到3.6um。由于溫差原因，就會在鋁襯墊中產(chǎn)生很大的應(yīng)力，導(dǎo)致產(chǎn)生須狀缺陷，在后續(xù)的刻蝕工藝中進一步惡化，最終會對封裝的引線接觸產(chǎn)生影響。
[0005]中國專利(CN 102810561A)公開了一種半導(dǎo)體器件及其制造方法。在根據(jù)該發(fā)明的半導(dǎo)體器件中，使用鋁合金代替鋁來作為最終的金屬柵極。因此，使對高介電常數(shù)金屬柵極的使用化學(xué)機械研磨法工藝的最終接觸界面由純Al變?yōu)殇X合金，從而減少了金屬柵極中的缺陷，例如，腐蝕、凹坑和損傷等，并且提高了半導(dǎo)體器件的可靠性。
[0006]該專利主要解決了金屬鋁在半導(dǎo)體制造工藝中腐蝕、凹坑和損傷等問題，但其解決方式是通過替換材料來實現(xiàn)，而非改進器件結(jié)構(gòu)。
[0007]中國專利(CN 103094097A)公開了一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成絕緣層，且在所述絕緣層中形成一金屬鋁層；在所述金屬鋁層上依次形成底部抗反射涂層和光刻膠，對所述金屬鋁層進行圖形化處理；采用等幅波等離子體對所述經(jīng)圖形化的金屬鋁層進行主蝕刻；采用脈沖等離子體對所述經(jīng)圖形化的金屬鋁層進行過蝕刻；去除所述底部抗反射涂層和光刻膠。根據(jù)該發(fā)明，可以在形成鋁襯墊的過程中避免所采用的蝕刻等離子體導(dǎo)致的等離子體誘導(dǎo)損傷。
[0008]該專利為最接近本發(fā)明的現(xiàn)有技術(shù)，主要解決了金屬鋁層在半導(dǎo)體制造工藝中等離子體誘導(dǎo)損傷問題，但其解決方式是通過替換工藝方法，而非改進器件結(jié)構(gòu)。


【發(fā)明內(nèi)容】

[0009]鑒于上述問題，本發(fā)明提供了一種減小鋁襯墊晶界損傷的方法；該方法包括如下步驟:
[0010]提供一具有金屬互連層的半導(dǎo)體襯底；
[0011]于所述半導(dǎo)體襯底表面按照從下自上的順序依次形成阻擋層、粘合層以及鋁襯墊層；
[0012]于所述鋁襯墊層表面沉積一層保護層；
[0013]繼續(xù)形成一抗反射層以將所述保護層的表面予以覆蓋。
[0014]所述的減小鋁襯墊晶界損傷的方法，其中，所述保護層的材質(zhì)為鈦。
[0015]所述的減小鋁襯墊晶界損傷的方法，其中，所述保護層的厚度為50-100埃。
[0016]所述的減小鋁襯墊晶界損傷的方法，其中，所述抗反射層的材質(zhì)為氮氧化硅。
[0017]所述的減小鋁襯墊晶界損傷的方法，其中，所述阻擋層的材質(zhì)為氮化鉭。
[0018]所述的減小鋁襯墊晶界損傷的方法，其中，所述阻擋層的厚度為400-600埃。
[0019]所述的減小鋁襯墊晶界損傷的方法，其中，所述粘合層的材質(zhì)為鈦與氮化鈦混合物。
[0020]所述的減小鋁襯墊晶界損傷的方法，其中，所述粘合層的厚度為400-600埃。
[0021]上述技術(shù)方案具有如下優(yōu)點或有益效果:
[0022]通過本發(fā)明的方法在鋁襯墊層表面沉積一層鈦以減少后續(xù)刻蝕對晶界的損傷，且使用S1N充當(dāng)抗反射層，從而有效減少厚鋁工藝中采用Ti+TiN作為抗反射層所帶來的高能量等離子體對柵極損傷。

【專利附圖】

【附圖說明】
[0023]參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0024]圖1是本發(fā)明方法中鋁襯底刻蝕工藝中各層的結(jié)構(gòu)示意圖；
[0025]圖2是采用傳統(tǒng)工藝刻蝕抗反射層后形成的結(jié)構(gòu)示意圖；
[0026]圖3是采用本發(fā)明的方法刻蝕抗反射層后形成的結(jié)構(gòu)示意圖。

【具體實施方式】
[0027]本發(fā)明提供一種改進鋁襯墊晶界的方法，可應(yīng)用于技術(shù)節(jié)點為65/55nm的工藝中；可應(yīng)用于以下技術(shù)平臺中:Logic以及RF。
[0028]本發(fā)明的核心思想是通過在鋁襯墊層上涂覆一層材質(zhì)易于刻蝕的保護層，材質(zhì)可優(yōu)選鈦，同時，在保護層的上方，再設(shè)置一層抗反射層，其優(yōu)選材質(zhì)為S1N，以減小在后續(xù)刻蝕保護層的工藝過程中，因刻蝕的等離子體能量太大而導(dǎo)致的鋁襯墊的晶界損傷。
[0029]下面結(jié)合附圖對本發(fā)明方法進行詳細說明。
[0030]首先，提供一半導(dǎo)體襯底，該半導(dǎo)體襯底已完成器件電路與金屬互連層的刻蝕制作，如圖1中所示結(jié)構(gòu)。
[0031]如圖1所示，上述半導(dǎo)體襯底包括:金屬互連層101、第一介質(zhì)層102、第一絕緣層103、第二介質(zhì)層104、第二絕緣層105和第三介質(zhì)層106，且上述金屬互連層101上方的第二絕緣層105和第三介質(zhì)層106已通過刻蝕工藝打開了缺口。形成該半導(dǎo)體襯底的工藝為本領(lǐng)域技術(shù)人員所公知，在此便不予贅述。
[0032]金屬互連層隨后，在上述半導(dǎo)體襯底上表面沉積一層阻擋層107，其目的是為防止后續(xù)沉積鋁襯墊的工藝中產(chǎn)生的鳥嘴效應(yīng)對金屬互連層101產(chǎn)生破壞，并防止鋁襯墊層的同向擴散。
[0033]優(yōu)選的，該阻擋層107的材質(zhì)為氮化鉭。
[0034]進一步優(yōu)選的，氮化鉭阻擋層的厚度為400-600埃(例如，400埃、430埃、或600
埃等)。
[0035]然后，于上述阻擋層107的上表面沉積一層粘合層108，其作用是黏連阻擋層107和鋁襯墊層，以保證鋁襯墊層與阻擋層之間的牢固接觸。
[0036]優(yōu)選的，該粘合層108的材質(zhì)鈦與氮化鈦的混合物。
[0037]進一步優(yōu)選的，上述粘合層108的厚度優(yōu)選為400-600埃(例如:400埃、430埃、500?；?00埃)。
[0038]進一步優(yōu)選的，粘合層108可采用鈦與氮化鈦同時沉積的工藝操作方式，使兩種材料混合均勻。
[0039]然后在粘合層108上表面沉積一層鋁襯墊層109，作為器件測試電性連接和封裝的引線端。
[0040]優(yōu)選的，鋁襯墊層109的厚度為14.5千埃。
[0041]隨后，在鋁襯墊層109上方沉積一層保護層110。設(shè)置保護層110的目的，是為在后續(xù)的刻蝕工藝中，保護鋁襯墊層109不會由于溫差而導(dǎo)致晶界損傷。
[0042]優(yōu)選的，上述保護層110的材質(zhì)為鈦。
[0043]進一步優(yōu)選的，上述保護層110的厚度為50-100埃(例如:50埃、70?；?00埃)。
[0044]進一步優(yōu)選的，上述保護層110的可通過物理沉積工藝制備。
[0045]最后，在保護層110上方設(shè)置一層抗反射層111，以保護鋁襯墊層109在后續(xù)刻蝕工藝中不會累積電荷，進而保護了器件柵極不會受到等離子體電荷的擊穿損傷。
[0046]優(yōu)選的，抗反射層111的材質(zhì)優(yōu)選為S1N。
[0047]進一步優(yōu)選的，抗反射層111材質(zhì)S1N由SiH4、N20和氦氣在射頻400攝氏度下反應(yīng)生成。
[0048]圖2是采用傳統(tǒng)工藝刻蝕抗反射層后形成的結(jié)構(gòu)示意圖，采用現(xiàn)有技術(shù)工藝處理的半導(dǎo)體襯底，因為沒有材質(zhì)為鈦保護層與抗反射層，剩余的鋁襯墊層109’的開孔處201易形成如圖所示的坑狀損傷。
[0049]圖3是采用本發(fā)明的方法刻蝕抗反射層后形成的結(jié)構(gòu)示意圖，當(dāng)完成上述實施例中個步驟之后，對上述各層進行刻蝕并填充介質(zhì)層后，剩余的鋁襯墊層109’的開孔處201即可避免傳統(tǒng)工藝對鋁襯墊層造成的晶界損傷。
[0050]綜上所述，本發(fā)明的減小鋁襯墊晶界損傷的方法，通過于鋁襯墊層上設(shè)置一層保護層，并于上述保護層上表面設(shè)置一層抗反射層，以達到減小后續(xù)工藝中受溫差影響所產(chǎn)生的晶界損傷，以及刻蝕等離子體能量過大而導(dǎo)致的刻蝕損傷。
[0051]對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應(yīng)認為仍屬本發(fā)明的意圖和范圍內(nèi)。
【權(quán)利要求】
1.一種減小鋁襯墊晶界損傷的方法，其特征在于，所述方法包括: 提供一具有金屬互連層的半導(dǎo)體襯底； 于所述半導(dǎo)體襯底表面按照從下自上的順序依次形成阻擋層、粘合層以及鋁襯墊層； 于所述鋁襯墊層表面沉積一層保護層； 繼續(xù)形成一抗反射層以將所述保護層的表面予以覆蓋。
2.如權(quán)利要求1所述的減小鋁襯墊晶界損傷的方法，其特征在于，所述保護層的材質(zhì)為鈦。
3.如權(quán)利要求1所述的減小鋁襯墊晶界損傷的方法，其特征在于，所述保護層的厚度為 50-100 埃。
4.如權(quán)利要求1所述的減小鋁襯墊晶界損傷的方法，其特征在于，所述抗反射層的材質(zhì)為氮氧化硅。
5.如權(quán)利要求1所述的減小鋁襯墊晶界損傷的方法，其特征在于，所述阻擋層的材質(zhì)為氮化鉭。
6.如權(quán)利要求1所述的減小鋁襯墊晶界損傷的方法，其特征在于，所述阻擋層的厚度為 400-600 埃。
7.如權(quán)利要求1所述的減小鋁襯墊晶界損傷的方法，其特征在于，所述粘合層的材質(zhì)為鈦與氮化鈦混合物。
8.如權(quán)利要求1所述的減小鋁襯墊晶界損傷的方法，其特征在于，所述粘合層的厚度為 400-600 埃。
【文檔編號】H01L21/02GK104465322SQ201410697339
【公開日】2015年3月25日 申請日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】俞宏俊, 黃奕仙 申請人:上海華力微電子有限公司