半導(dǎo)體器件的制作方法
【專(zhuān)利摘要】本發(fā)明提供了一種半導(dǎo)體器件和制造該半導(dǎo)體器件的方法。該半導(dǎo)體器件包括：設(shè)置為分離于漏極區(qū)的源極區(qū)、包圍源極區(qū)的第一本體區(qū)、設(shè)置在漏極區(qū)之下的深阱區(qū)、以及設(shè)置在第一本體區(qū)之下的第二本體區(qū)。第二本體區(qū)的底表面與深阱區(qū)的底表面不共面，并且第一本體區(qū)具有不同于第二本體區(qū)的導(dǎo)電類(lèi)型。
【專(zhuān)利說(shuō)明】半導(dǎo)體器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2013年8月9日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專(zhuān)利申請(qǐng)第10-2013-0095040號(hào)的權(quán)益，其全部公開(kāi)內(nèi)容通過(guò)弓I用并入本文中用于所有目的。

【技術(shù)領(lǐng)域】
[0003]下面的描述涉及半導(dǎo)體器件，并且涉及在其中沒(méi)有形成單獨(dú)的外延層或埋層的情況下具有提高的擊穿電壓的高壓橫向MOSFET半導(dǎo)體器件和制造這樣的高壓橫向MOSFET器件的方法。

【背景技術(shù)】
[0004]在傳統(tǒng)的N型橫向雙擴(kuò)散金屬氧化物半導(dǎo)體晶體管(LDMOS)中，包含源極區(qū)的本體區(qū)與地面電源連接。N型LDMOS從N+源極區(qū)到本體區(qū)的擊穿電壓在其范圍內(nèi)受到限制。例如，擊穿電壓被限制在20V或更小。
[0005]已經(jīng)提出了多種用于提高LDMOS器件的低擊穿電壓的方法。例如，已經(jīng)提出了一種形成擴(kuò)展的深阱以包圍本體區(qū)的方法和一種形成N-擴(kuò)散區(qū)以包圍N+源極區(qū)的方法。通過(guò)應(yīng)用上述方法可以在一定程度上提高擊穿電壓。然而，獲得的擊穿電壓的范圍沒(méi)有達(dá)到約100V或更大。此外，由于需要額外的制造步驟，所以用于制造MOSFET器件的成本隨著這些方法而增加。
[0006]此外，已經(jīng)提出了一種通過(guò)在襯底上形成厚的外延層并且在襯底與深阱區(qū)之間形成埋層來(lái)使本體區(qū)完全隔離于襯底的方法。不幸的是，形成埋層和厚的外延層的技術(shù)配置是不希望的，原因是需要高的單價(jià)。此外，有許多應(yīng)用不需要本體區(qū)完全隔離于襯底的技術(shù)配置。
[0007]專(zhuān)利文獻(xiàn)1:韓國(guó)公開(kāi)特許公報(bào)第10-1998-074299號(hào)。


【發(fā)明內(nèi)容】

[0008]提供本
【發(fā)明內(nèi)容】
來(lái)以簡(jiǎn)化的形式介紹在下面的【具體實(shí)施方式】中進(jìn)一步描述的一系列概念。本
【發(fā)明內(nèi)容】
既無(wú)意于確定所要求保護(hù)的主題的關(guān)鍵特征和基本特征，也無(wú)意于被用作在確定所要求保護(hù)主題的范圍時(shí)的輔助。
[0009]在一個(gè)一般性方面，半導(dǎo)體器件包括:設(shè)置為分離于漏極區(qū)的源極區(qū)、包圍源極區(qū)的第一本體區(qū)、設(shè)置在漏極區(qū)之下的深阱區(qū)、以及設(shè)置在第一本體區(qū)之下的第二本體區(qū)，其中第二本體區(qū)的底表面與深阱區(qū)的底表面不共面，并且第一本體區(qū)具有不同于第二本體區(qū)的導(dǎo)電類(lèi)型。
[0010]源極區(qū)和漏極區(qū)可以設(shè)置在襯底中。
[0011]第二本體區(qū)的深度可以比深阱區(qū)淺。
[0012]深阱區(qū)的雜質(zhì)濃度可以不同于第二本體區(qū)的雜質(zhì)濃度。
[0013]第二本體區(qū)的雜質(zhì)濃度可以低于深阱區(qū)的雜質(zhì)濃度。
[0014]在第二本體區(qū)的底表面處可以設(shè)置有至少一個(gè)下降區(qū)(或凹入?yún)^(qū)，dip)。
[0015]在另一個(gè)一般性方面，半導(dǎo)體器件包括:設(shè)置在襯底中并且包圍源極區(qū)的本體區(qū)，以及設(shè)置在襯底中并且包圍本體區(qū)和漏極區(qū)的深阱區(qū)，其中深阱區(qū)的在本體區(qū)之下的部分的深度不同于深阱區(qū)的在漏極區(qū)之下的部分的深度，并且本體區(qū)具有不同于深阱區(qū)的導(dǎo)電類(lèi)型。
[0016]深阱區(qū)的在本體區(qū)之下的部分的深度可以比深阱區(qū)的在漏極區(qū)之下的部分的深度淺。
[0017]深阱區(qū)的在本體區(qū)之下的部分和深阱區(qū)的在漏極區(qū)之下的部分可以具有彼此不問(wèn)的雜質(zhì)濃度。
[0018]深阱區(qū)的在本體區(qū)之下的部分的雜質(zhì)濃度可以低于深阱區(qū)的在漏極區(qū)之下的部分的雜質(zhì)濃度。
[0019]本體區(qū)與深阱區(qū)的在本體區(qū)之下的部分可以形成PN結(jié)區(qū)。
[0020]本體區(qū)的導(dǎo)電類(lèi)型可以不同于深阱區(qū)的導(dǎo)電類(lèi)型。
[0021]在另一個(gè)一般性方面，半導(dǎo)體器件可以包括:具有第一導(dǎo)電類(lèi)型的襯底；設(shè)置在襯底上的源極區(qū)和漏極區(qū)；包圍源極區(qū)的具有第一導(dǎo)電類(lèi)型的第一本體區(qū)；具有第二導(dǎo)電類(lèi)型并且設(shè)置在漏極區(qū)之下的深阱；以及具有第二導(dǎo)電類(lèi)型并且設(shè)置在第一本體區(qū)之下的第二本體區(qū)，其中第二本體區(qū)的深度不同于深阱的深度。
[0022]第二本體區(qū)的深度可以比深阱的深度淺。
[0023]深阱和第二本體區(qū)可以具有彼此不同的雜質(zhì)濃度。
[0024]第二本體區(qū)的雜質(zhì)濃度可以低于深阱的雜質(zhì)濃度。
[0025]半導(dǎo)體器件的一般性方面還可以包括設(shè)置在深阱中的具有第一導(dǎo)電類(lèi)型的埋層。
[0026]半導(dǎo)體器件的一般性方面還可以包括設(shè)置在第一本體區(qū)之下的具有第一導(dǎo)電類(lèi)型的埋層
[0027]埋層的雜質(zhì)濃度可以高于第一本體區(qū)的雜質(zhì)濃度。
[0028]在另一個(gè)一般性方面，提供了一種形成半導(dǎo)體器件的方法，所述半導(dǎo)體器件包括第一導(dǎo)電類(lèi)型的漏極區(qū)和源極區(qū)，源極區(qū)設(shè)置在本體區(qū)中，漏極區(qū)設(shè)置在深阱區(qū)中，該方法包括:使用具有多個(gè)開(kāi)口的掩模在襯底中形成第一導(dǎo)電類(lèi)型的深阱區(qū)，以及在深阱區(qū)中形成第二導(dǎo)電類(lèi)型的本體區(qū)，其中深阱區(qū)的在本體區(qū)之下的部分的深度比深阱區(qū)的在漏極區(qū)之下的部分的深度淺。
[0029]在深阱區(qū)的底表面處可以設(shè)置至少一個(gè)下降區(qū)。
[0030]根據(jù)下面的具體實(shí)施方案、附圖和權(quán)利要求，其他的特征和方面將是明顯的。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0031]圖1為示出半導(dǎo)體器件的實(shí)施例的圖。
[0032]圖2為示出半導(dǎo)體器件的另一實(shí)施例的圖。
[0033]圖3為示出半導(dǎo)體器件的另一實(shí)施例的圖。
[0034]圖4為示出半導(dǎo)體器件的另一實(shí)施例的圖。
[0035]圖5為示出半導(dǎo)體器件的另一實(shí)施例的圖。
[0036]圖6為示出半導(dǎo)體器件的另一實(shí)施例的圖。
[0037]圖7為示出半導(dǎo)體器件的另一實(shí)施例的圖。
[0038]圖8A、圖8B和圖8C為示出用于形成根據(jù)圖5和圖7的半導(dǎo)體器件的多種模擬結(jié)果的圖。
[0039]在整個(gè)附圖和【具體實(shí)施方式】中，除非另有說(shuō)明或規(guī)定，將認(rèn)為相同的附圖標(biāo)記指代相同的元件、特征和結(jié)構(gòu)。附圖可以不按比例繪制，為了清楚、說(shuō)明和方便起見(jiàn)，附圖中元件的相對(duì)大小、比例和描繪可以被放大。

【具體實(shí)施方式】
[0040]提供下面的【具體實(shí)施方式】以幫助讀者全面地理解本文中描述的方法、裝置和/或系統(tǒng)。然而，本文中描述的系統(tǒng)、裝置和/或方法的多種變化方案、修改方案和等同方案，對(duì)于本領(lǐng)域普通技術(shù)人員而言將是明顯的。所描述的處理步驟和/或操作的進(jìn)行是實(shí)例；然而，處理步驟和/或操作的順序不限于本文中所述，并且除了必須按照一定的順序發(fā)生的步驟和/或操作之外，處理步驟和/或操作的順序可以根據(jù)本領(lǐng)域所已知的進(jìn)行變化。同樣，為了增加清楚和簡(jiǎn)潔，可以省略本領(lǐng)域的普通技術(shù)人員所公知的功能和結(jié)構(gòu)的描述。
[0041]本文中描述的特征可以以不同的形式實(shí)現(xiàn)，并且不應(yīng)將其理解為僅限于本文中所描述的實(shí)施例。相反，提供本文中描述的實(shí)施例使得本公開(kāi)內(nèi)容更加全面和完整，并且將本公開(kāi)的全部范圍傳達(dá)給本領(lǐng)域的普通技術(shù)人員。
[0042]此外，應(yīng)該理解，盡管本文中可以使用術(shù)語(yǔ)“第一”、“第二”等來(lái)描述各種元件，但是這些元件不受這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅用于使一個(gè)元件區(qū)分于另一元件。
[0043]此外，本文中所使用的術(shù)語(yǔ)僅是為了描述具體實(shí)施方案的目的并且無(wú)意于限制本發(fā)明。除非上下文中清楚地另外指出，否則本文中使用的單數(shù)形式旨在也包括復(fù)數(shù)形式。應(yīng)該理解，在本說(shuō)明書(shū)中使用的術(shù)語(yǔ)“包括”或“包含”是為了列舉所陳述的特征、整體、步驟、操作、元件、部件或其組合的存在，但是不排除包含一個(gè)或更多個(gè)附加的特征、整體、步驟、操作、元件、部件或其組合。
[0044]此外，在本文中可以使用空間相關(guān)術(shù)語(yǔ)，例如“下”、“之下”、“下部” “上”和“上部”來(lái)簡(jiǎn)易地描述如圖中所示的一個(gè)器件或另一元件與另一器件或元件之間的相對(duì)關(guān)系。應(yīng)該理解空間相關(guān)術(shù)語(yǔ)旨在除了圖中描述的取向之外，還包含在使用或操作時(shí)的器件的不同取向。例如，如果圖中的器件被顛倒，則描述為在另一器件的“下”或“之下”的器件將被調(diào)整為在另一器件的“上”或“上部”。因此，示例性的術(shù)語(yǔ)可以包括上和下的兩個(gè)方向。除此之夕卜，可以對(duì)器件進(jìn)行取向，因此，本文中所用的空間相關(guān)術(shù)語(yǔ)可以根據(jù)該取向進(jìn)行解釋。
[0045]此外，術(shù)語(yǔ)“第一導(dǎo)電類(lèi)型”和“第二導(dǎo)電類(lèi)型”代表相反的導(dǎo)電類(lèi)型例如P型或N型，并且本文中描述的實(shí)施方案包括互補(bǔ)的實(shí)施方案。根據(jù)一個(gè)實(shí)施方案，將在下面描述第一導(dǎo)電類(lèi)型是P型，第二導(dǎo)電類(lèi)型是N型的情況。
[0046]在下文中，將參考附圖詳細(xì)描述各種實(shí)施例。根據(jù)一個(gè)實(shí)施例，描述了一種在不形成厚外延層和埋層的情況下能夠提高源極區(qū)與襯底之間的擊穿電壓的半導(dǎo)體器件。根據(jù)另一實(shí)施方案，描述了在不進(jìn)行附加的步驟的情況下(否則導(dǎo)致更高的制造成本)能夠制造的半導(dǎo)體器件。然而，本實(shí)施方案不限于此。
[0047]圖1為示出半導(dǎo)體器件的第一實(shí)施例的圖。在圖1中示出的半導(dǎo)體器件的實(shí)施例為“三重RESURF”型半導(dǎo)體器件。術(shù)語(yǔ)“RESURF”代表“降低表面電場(chǎng)”，并且該術(shù)語(yǔ)涉及在薄外延層上制造具有低導(dǎo)通電阻的高壓器件的方法。然而，本申請(qǐng)的半導(dǎo)體器件不限于三重RESURF器件，并且該概念也適用于其他類(lèi)型的橫向MOSFET，例如，沒(méi)有RESURF的標(biāo)準(zhǔn)M0SFET、單RESURF和雙重RESURF、以及超出三重RESURF的結(jié)構(gòu)。
[0048]如圖1所示出的，根據(jù)第一實(shí)施例的半導(dǎo)體器件形成在P型襯底10上。該半導(dǎo)體器件還包括:包含N+漏極25的N型深阱20 ;部分接觸N型深阱20的一個(gè)側(cè)表面并且形成在比N型深阱20較淺深度處的N型本體區(qū)30 ；以及形成在N型本體區(qū)30內(nèi)并且包括源極區(qū)45的P型本體區(qū)40。
[0049]參考圖1，N型本體區(qū)30與P型襯底10接觸。因此，P型本體區(qū)40和源極區(qū)45形成為隔離于P型襯底10。通過(guò)隔離于P型襯底10，源極區(qū)45和P型襯底10能夠保持在相互不同的電位處。此外，由于N型本體區(qū)30和P型本體區(qū)40彼此接觸，所以可以形成PN結(jié)區(qū)。
[0050]N型深阱20形成在P型襯底10上。N+漏極區(qū)25形成在N型深阱20內(nèi)，并且N型低電阻漂移漏極延伸區(qū)23可以單獨(dú)地形成在N+漏極區(qū)附近。N型深阱20和N型漂移漏極延伸區(qū)23可以具有彼此不同的雜質(zhì)濃度。例如，N型深阱20的雜質(zhì)濃度可以形成為低于N型漂移漏極延伸區(qū)23的雜質(zhì)濃度。以該方式，通過(guò)形成具有較低雜質(zhì)濃度的N型深阱20，可以提高半導(dǎo)體器件的擊穿電壓。
[0051]N+漏極25的雜質(zhì)濃度可以大于N型漂移漏極延伸區(qū)23的雜質(zhì)濃度。
[0052]P型埋層51可以形成在N型深阱20內(nèi)。也就是說(shuō)，如圖1所示出的，當(dāng)通過(guò)在N型深阱20內(nèi)設(shè)置P型埋層51形成三重RESURF結(jié)構(gòu)時(shí)，因?yàn)樵赑型埋層51之上和之下形成了多個(gè)電流溝道，所以可以減少半導(dǎo)體器件的導(dǎo)通電阻。圖1示出了在N型深阱20內(nèi)形成P型埋層51的結(jié)構(gòu)。此外，為了保留較大的電流量，可提供不止一個(gè)的P型埋層51，而且多個(gè)P型埋層形成為以一定間距垂直分開(kāi)。
[0053]盡管圖1示出了 P型埋層51形成為與襯底的上表面隔開(kāi)一定距離的實(shí)施例，但是半導(dǎo)體器件并不限于此。此外，根據(jù)半導(dǎo)體器件的特征，P型埋層51可以形成為與LOCOS區(qū)60垂直隔開(kāi)，或者形成為接觸LOCOS區(qū)60。這可形成雙重RESURF器件。
[0054]N型本體區(qū)30和N型深阱20可以由相同的擴(kuò)散一起形成，或者由不同的制造步驟形成。圖1示出了 N型本體區(qū)30和N型深阱20由不同的制造步驟形成的實(shí)施例。例如，通過(guò)使用本體掩模(未示出)，N型本體區(qū)30形成在P型本體區(qū)40之下。通過(guò)使用深阱掩模，N型深阱20形成在漏極區(qū)之下。N型本體區(qū)30形成在P型襯底10上以部分接觸N型深阱20的一個(gè)側(cè)表面，并且以不同于N型深阱20的深度形成。例如，通過(guò)利用用于N型本體區(qū)30的注入能量比用于N型深阱20的注入能量更低來(lái)使得N型本體區(qū)30可以形成在比N型深阱20的深度更淺的深度處。
[0055]參考圖1，N型本體區(qū)30的底表面與N型深阱20的底表面不共面。也就是說(shuō)，N型本體區(qū)的底表面不平行于N型深阱的底表面，并且不在同一平面內(nèi)。換句話說(shuō)，結(jié)區(qū)是通過(guò)N型本體區(qū)30和P型本體區(qū)40形成的，并且形成結(jié)區(qū)以便不與N型深阱20共面。
[0056]盡管圖1示出了 N型本體區(qū)30形成在均勻深度的半導(dǎo)體器件的實(shí)施例，但是僅提供該圖作為一個(gè)實(shí)施例。在其他實(shí)施例中，N型本體區(qū)30可以形成在不均勻的深度處，例如在圖3中所示出。
[0057]在根據(jù)本公開(kāi)內(nèi)容的實(shí)施例中，邊界下降區(qū)A形成在N型本體區(qū)30與N型深阱20之間的接觸區(qū)內(nèi)。例如，因?yàn)镹型本體區(qū)30的一個(gè)側(cè)表面部分地接觸N型深阱20，所以邊界下降區(qū)A可以形成在N型本體區(qū)30與N型深阱20之間的區(qū)域內(nèi)。
[0058]因此，N型溝道JFET構(gòu)造形成在存儲(chǔ)區(qū)之下(在本體區(qū)與漂移區(qū)之間)，并且可以使漏極與源極之間的最大電壓BVdss保持在高水平下。
[0059]在根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例中，N型深阱20和N型本體區(qū)30可以具有彼此不同的雜質(zhì)濃度。例如，N型本體區(qū)30的雜質(zhì)濃度可以低于N型深阱20的雜質(zhì)濃度。在這樣的半導(dǎo)體器件中，與P型本體區(qū)40形成在N型深阱20的延伸中的器件中的電流流動(dòng)相比，可以形成在P型本體區(qū)40之下的N型本體區(qū)30內(nèi)的電流流動(dòng)的較高阻抗的路徑。
[0060]代替前述的實(shí)施例，當(dāng)使用用于形成N型本體區(qū)30的獨(dú)立掩模時(shí)，可以使得N型本體區(qū)30的雜質(zhì)濃度高于N型深阱20的雜質(zhì)濃度。在這樣的實(shí)施例中，可以在P型本體區(qū)40之下形成較低阻抗的路徑。P型本體區(qū)40形成在N型本體區(qū)30內(nèi)。例如，P型本體區(qū)40可以形成在比N型本體區(qū)30更淺的深度處。
[0061]此外，P型本體區(qū)40可以包括N+源極45和P+提取區(qū)(pick-up reg1n)47。源極區(qū)45和P+提取區(qū)47的雜質(zhì)濃度可以大于P型本體區(qū)40和N型本體區(qū)30的雜質(zhì)濃度。
[0062]如上所描述的，在半導(dǎo)體器件的實(shí)施例中，因?yàn)镹型本體區(qū)30形成在P型襯底10與P型本體區(qū)40之間，所以向P型本體區(qū)40施加的電位可以不同于向P型襯底10施加的電位。因此，N+源極45和P+提取區(qū)47可以保持在相同的電位，使得體效應(yīng)可以最小化或消除。也就是說(shuō)，P型本體區(qū)40的電位可以高于P型襯底10的電位而不影響關(guān)鍵電學(xué)參數(shù)例如閾值電壓。
[0063]這樣的半導(dǎo)體器件能夠通過(guò)進(jìn)一步包括LOCOS氧化膜60、柵電極70和自對(duì)準(zhǔn)多晶硅區(qū)來(lái)作為N型LDMOS操作。本領(lǐng)域的技術(shù)人員應(yīng)該理解，作為N型LDMOS操作所需的處理和器件構(gòu)造以修改形式實(shí)現(xiàn)，而不脫離半導(dǎo)體器件的基本特征。
[0064]圖2為示出根據(jù)本公開(kāi)內(nèi)容的半導(dǎo)體器件的另一實(shí)施例的圖。
[0065]參考圖2，半導(dǎo)體器件還可以包括形成為與根據(jù)圖1中示出的第一實(shí)施例的半導(dǎo)體器件中的N型本體區(qū)30或P型本體區(qū)40的一部分交疊的P型埋層52。然而，P型埋層52不一定高于P型本體區(qū)40。根據(jù)實(shí)施例，P型埋層52可以高于P型本體區(qū)40，但也可以與P型本體區(qū)40相同、或者低于P型本體區(qū)40?？梢詫型埋層52附加到P型本體區(qū)40以幫助減少整個(gè)的體電阻并且提高器件的堅(jiān)固性。
[0066]在圖2所示的半導(dǎo)體器件中，P型埋層52和P型埋層51以相同深度形成在N型深阱20中。然而，在其他的實(shí)施例中，P型埋層51和52可以分別形成在不同的高度處。此夕卜，與形成在N型深阱20內(nèi)的P型埋層51相比，P型埋層52可以形成為更靠近半導(dǎo)體器件的表面。也就是說(shuō)，P型埋層52可以在比P型埋層51更高的位置處形成。在替代方案中，P型埋層52可以形成為遠(yuǎn)離半導(dǎo)體器件的表面、或者在比P型埋層51更低的位置處形成。換句話說(shuō)，區(qū)域51和52可以由相同的擴(kuò)散步驟一起形成，或者由兩個(gè)或更多不同制造步驟形成。
[0067]圖3為示出根據(jù)本公開(kāi)內(nèi)容的半導(dǎo)體器件的另一實(shí)施例的圖。
[0068]如圖3所示，半導(dǎo)體器件的N型本體區(qū)30的形狀可以不同于根據(jù)圖1所示的第一實(shí)施例的半導(dǎo)體器件內(nèi)的N型本體區(qū)30的形狀。也就是說(shuō)，在根據(jù)圖3的半導(dǎo)體器件內(nèi)的N型本體區(qū)30中，在N型本體區(qū)30的底部表面處形成至少一個(gè)下降區(qū)B。如圖3所示，下降區(qū)B是指沿著N型本體區(qū)30的底部的不均勻摻雜區(qū)域。該下降區(qū)使得沿一個(gè)平面的摻雜分布是不均勻的。
[0069]例如，圖1示出的半導(dǎo)體器件的N型本體區(qū)30以單阱的形式形成，并且因此其底表面具有U形。然而，由于在圖3中以一定間距形成多個(gè)阱，所以圖3的N型本體區(qū)30可以具有其中在其底表面處形成有一個(gè)下降區(qū)B的W形；或者可以具有其中在其底表面處形成有多個(gè)下降區(qū)B的波浪形。因此，可以提高反向偏置狀態(tài)下的N型漏極區(qū)25與源極區(qū)45之間的半導(dǎo)體器件的擊穿電壓。也就是說(shuō)，因?yàn)橛捎谛纬捎邢陆祬^(qū)的部分而導(dǎo)致P型本體區(qū)40與P型襯底10之間的距離短于在其他位置中P型本體區(qū)40與P型襯底10之間的距離，所以耗盡區(qū)容易被保留。
[0070]圖4為示出根據(jù)本公開(kāi)內(nèi)容的半導(dǎo)體器件的另一實(shí)施例的圖。參考圖4，在根據(jù)圖4的半導(dǎo)體器件中，P型埋層還可以形成為與根據(jù)圖3的半導(dǎo)體器件中的P型本體區(qū)40或N型本體區(qū)30交疊。
[0071]在下文中，根據(jù)本公開(kāi)內(nèi)容的半導(dǎo)體器件的其他可適用的實(shí)施例將參考圖5至圖7具體描述。
[0072]圖5示出了根據(jù)本公開(kāi)內(nèi)容的半導(dǎo)體器件的另一實(shí)施例的圖。
[0073]如圖5所示，N型深阱20和N型本體區(qū)30可以一體地形成。為了進(jìn)一步解釋上述構(gòu)造，圖5示出了用于形成上述構(gòu)造的深阱掩模100。在該實(shí)施例中，沒(méi)有僅用于形成N型本體區(qū)30的本體掩模。
[0074]例如，通過(guò)使用深阱掩模100，用于形成深阱的間隔C和用于形成N型本體的間隔D是開(kāi)放的。通過(guò)使用具有上述構(gòu)造的深阱掩模100，同時(shí)注入N型雜質(zhì)，例如磷(P)、砷(As)或銻(Sb)，使得N型深阱20和N型本體區(qū)30可以同時(shí)形成。因此，N型深阱20存在于漏極區(qū)之下并且也存在于P型本體區(qū)40之下。為了方便起見(jiàn)，存在于P型本體區(qū)40之下的深阱區(qū)被稱(chēng)為N型本體區(qū)30。
[0075]通過(guò)在N型深阱區(qū)20與N型本體區(qū)30之間的邊界處存在的掩模圖案來(lái)限制離子注入，并且因此在N型深阱20與N型本體區(qū)30之間的邊界處可以形成邊界下降區(qū)A。在離子注入之后的工藝中，由于兩個(gè)區(qū)域通過(guò)用于擴(kuò)散的熱處理彼此相接，靠近邊界下降區(qū)A的區(qū)域可以具有比N型深阱區(qū)20和N型本體區(qū)30的濃度相對(duì)低的濃度。
[0076]此外，如圖5所示，為了確保更加緊湊的器件面積，限定用于形成N型深阱區(qū)20的間隔C具有短于用于形成N型本體區(qū)30的間隔D的距離。因此，這些區(qū)域形成在彼此不同的深度處。盡管以相同的能量注入離子，但是離子注入受到各個(gè)間隔距離的影響。具有較窄寬度的間隔的離子注入?yún)^(qū)的深度比具有相對(duì)較寬寬度的間隔的離子注入?yún)^(qū)的深度更淺。也就是說(shuō)，當(dāng)形成為與在漏極之下的深阱區(qū)的深度不同時(shí)，從位于P型本體區(qū)40或N型本體區(qū)30之下的深阱區(qū)到襯底表面的深度可以更淺。同樣地，具有較窄寬度的間隔的離子注入?yún)^(qū)的濃度低于具有相對(duì)較寬寬度的間隔的離子注入?yún)^(qū)的濃度。盡管以相同的劑量注入離子，因?yàn)殡x子被注入到小的間隔內(nèi)，所以注入的劑量分布比大間隔的分布相對(duì)小。由于較小的分布，擴(kuò)散量也小，因而這樣小間隔具有較低的摻雜劑濃度。因此，N型本體區(qū)30的雜質(zhì)濃度可以低于N型深阱20的雜質(zhì)濃度。
[0077]當(dāng)在N型深阱區(qū)20與N型本體區(qū)30之間的邊界處不存在掩模圖案時(shí)(圖8A中的分割片(split)-l)，N型深阱區(qū)20與N型本體區(qū)30具有相同的深度。與參考圖5中描述的實(shí)施例相比，在這個(gè)實(shí)施例中，由于在P型本體區(qū)40之下的N型本體區(qū)30在P型襯底10的方向上形成得非常深，所以P型本體區(qū)40與P型襯底10之間的距離相當(dāng)大，因此在反向偏置狀態(tài)下，不能確保在從P型本體區(qū)40到N型本體區(qū)30的方向上足夠的耗盡區(qū)。由于這個(gè)原因，可能在低電壓下發(fā)生擊穿。
[0078]上面已經(jīng)描述了其他的技術(shù)配置，因此將不再提供其描述。
[0079]圖6為示出半導(dǎo)體器件的另一實(shí)施例的圖。
[0080]如圖6所示出的，半導(dǎo)體器件還可以包括P型埋層52，所述P型埋層52形成為與根據(jù)圖5的半導(dǎo)體器件中的N型本體區(qū)30或P型本體區(qū)40的一部分交疊。
[0081]盡管在圖6中已經(jīng)示出了在N型深阱20內(nèi)形成的P型埋層52和P型埋層51形成在相同的深度，但是P型埋層51和52可以分別形成在不同的高度處。如圖6所示，P型埋層52可以形成為更靠近半導(dǎo)體器件的表面，或者形成在比形成在N型深阱20內(nèi)的P型埋層51更高的位置處。在替代方案中，P型埋層52可以形成為遠(yuǎn)離半導(dǎo)體的表面、或者形成在比P型埋層51更低的位置處。
[0082]上面已經(jīng)描述了其他的技術(shù)配置，因此將不再提供其描述。
[0083]圖7為示出半導(dǎo)體器件的另一實(shí)施例的圖。
[0084]參考圖7，深阱掩模100的掩模圖案D可以具有使用狹縫110的多個(gè)小開(kāi)口來(lái)代替單個(gè)開(kāi)口。
[0085]此時(shí)，當(dāng)使用具有上述構(gòu)造的深阱掩模100進(jìn)行離子注入時(shí)，由于如圖7所示以一定間距形成有多個(gè)阱，所以N型本體區(qū)30可以具有其中在其底表面處形成有一個(gè)下降區(qū)B的W形，或者可以具有其中在其底表面處形成有多個(gè)下降區(qū)B的波浪形。當(dāng)使用許多狹縫110時(shí)，由于離子注入的間隔變窄，所以N型本體區(qū)30以低于沒(méi)有使用狹縫情況下的雜質(zhì)濃度形成。因此，N型本體區(qū)30的雜質(zhì)濃度可以低于N型深阱20的雜質(zhì)濃度。由這種形狀獲得的效果將在圖8A中進(jìn)行描述。
[0086]上面已經(jīng)描述了其他的技術(shù)配置，因此將不再提供其描述。
[0087]圖8A、圖8B和圖8C為示出用于形成根據(jù)本公開(kāi)內(nèi)容中的圖5和圖7的半導(dǎo)體器件的各種二維的模擬結(jié)果的圖。
[0088]首先，分割片-1示出了在N型深阱20與N型本體區(qū)30之間的邊界處沒(méi)有形成掩模圖案的情況(左側(cè)第一個(gè)圖)。因此，N型深阱20和N型本體區(qū)30具有相同的深度。也就是說(shuō)，N型深阱和N型本體區(qū)彼此共面。因此，在分割片-1中，參考用于電場(chǎng)的模擬結(jié)果(中間的第一個(gè)圖)，P型本體區(qū)和LOCOS區(qū)之下的區(qū)域代表非常高的電場(chǎng)。由于這個(gè)原因，如從圖8B中Vd-1d的曲線圖(右上角的圖)和圖8C中的表格(右下角的圖)中看出的，擊穿發(fā)生在非常低的電壓79V處。
[0089]分割片-2示出了在N型深阱20與N型本體區(qū)30之間的邊界處形成掩模圖案的情況(左側(cè)第二個(gè)圖)。也就是說(shuō)，示出了類(lèi)似于圖5中示出的實(shí)施例的情況。參考對(duì)于這種情況的模擬結(jié)果(中間第二個(gè)圖)，可以看出LOCOS區(qū)之下的區(qū)域代表比分割片-1中更均勻的電場(chǎng)，但是靠近P型本體區(qū)40的電場(chǎng)值仍然比其他區(qū)域的暗。因此，如從Vd-1d的曲線圖(右上角的圖)和表格(右下角的圖)中看出的，擊穿仍然發(fā)生在低于目標(biāo)值的低電壓439V處。
[0090]分割片-3至分割片-6示出了掩模圖案存在于N型深阱20與N型本體區(qū)30之間的邊界處并且在N型本體區(qū)30之上使用狹縫的情況。在分割片-3中，狹縫非常窄并且使用了若干狹縫。與此相反，在分割片-4或分割片-5中，狹縫的數(shù)量減少并且狹縫之間的距離增加。在分割片-6中，將存在于邊界處的掩模圖案進(jìn)行調(diào)整。在此，如圖7中示出的實(shí)施例中示出的，在分割片-3至分割片-6中，N型本體區(qū)30提供有按照一定間距的多個(gè)阱，并且具有其中在其底部表面處形成有一個(gè)下降區(qū)的W形或者具有其中在其底部表面上形成有多個(gè)下降區(qū)B的波浪形。
[0091]根據(jù)圖8A、圖SB和圖SC中分割片_3至分割片_6的模擬結(jié)果，可以看出半導(dǎo)體器件中電場(chǎng)值的分布是穩(wěn)定的。Wvd-1d曲線圖和表格中可以看出，與分割片-1和分割片-2相比，在分割片-3到分割片-6中，漏極與源極之間的擊穿電壓BVdss值增加至高達(dá)760V至SOOV0這是因?yàn)楫?dāng)為了形成N型本體區(qū)30而形成多個(gè)狹縫時(shí)，N型本體區(qū)形成在比沒(méi)有使用狹縫的情況更淺的深度處。此外，當(dāng)使用多個(gè)狹縫時(shí)，由于離子注入的間隔變窄，所以N型本體區(qū)30以比未使用狹縫的情況更低的雜質(zhì)濃度形成。由于深度和濃度的減少，容易確保從P型本體區(qū)40到N型本體區(qū)30的耗盡區(qū)以增加BVdss值。
[0092]如前文所述，由于根據(jù)多個(gè)實(shí)施例的半導(dǎo)體器件包括具有第二導(dǎo)電類(lèi)型的本體區(qū)，該本體區(qū)形成在不同于包括漏極區(qū)的具有第二導(dǎo)電類(lèi)型的深阱的深度處，并且形成為完全包圍包括源極區(qū)的具有第一導(dǎo)電類(lèi)型的本體區(qū)。可以在不單獨(dú)形成厚外延層和埋層的情況下提高擊穿電壓。
[0093]此外，因?yàn)樾纬闪司哂械诙?dǎo)電類(lèi)型的本體區(qū)，所以可以提高源極區(qū)與具有第一導(dǎo)電類(lèi)型的本體區(qū)之間的擊穿電壓，并且還可以使源極區(qū)和具有第一導(dǎo)電類(lèi)型的本體區(qū)隔離于具有第一導(dǎo)電類(lèi)型的襯底。因此，可以向源極區(qū)或具有第一導(dǎo)電類(lèi)型的本體區(qū)施加高于襯底區(qū)的電位或電壓。
[0094]此外，因?yàn)榫哂械诙?dǎo)電類(lèi)型的本體區(qū)形成在比具有第二導(dǎo)電類(lèi)型的深阱更淺的深度處，所以與在相同的深度下形成的結(jié)構(gòu)相比，具有第二導(dǎo)電類(lèi)型的本體區(qū)可以提供更聞阻抗的路徑。
[0095]另外，利用該結(jié)構(gòu)，可以提高本體區(qū)的電位使其高于襯底的電位，而不影響漏極與源極之間的最大電壓BVdss。
[0096]另外，可以通過(guò)連接本體區(qū)和源極區(qū)來(lái)去除本體效應(yīng)。
[0097]雖然本公開(kāi)內(nèi)容包括具體的實(shí)施例，但是對(duì)本領(lǐng)域的技術(shù)人員明顯的是在不偏離本權(quán)利要求和其等同物的精神和范圍的情況下，可以對(duì)這些實(shí)施例做出各種形式上和細(xì)節(jié)上的改變。本文中描述的實(shí)施例被認(rèn)為只在描述意義上，并非為了限制的目的。在每一個(gè)實(shí)施例中的特征和方面的描述被認(rèn)為適用于其他實(shí)施例中的相似特征和方面。在按照不同的順序執(zhí)行描述的技術(shù)的情況下，和/或在描述的系統(tǒng)、架構(gòu)、器件或電路中的部件按照不同的方式組合和/或被其他的部件及其等同物替代或補(bǔ)充的情況下，可以獲得合適的結(jié)果。因此，本公開(kāi)的范圍不受具體的描述限定，而是受權(quán)利要求和其等同物限定，并且在本權(quán)利要求和其等同物的范圍內(nèi)的所有變化被解釋為包含在本公開(kāi)內(nèi)容內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 設(shè)置為分離于漏極區(qū)的源極區(qū)； 包圍所述源極區(qū)的第一本體區(qū)； 設(shè)置在所述漏極區(qū)下的深阱區(qū)；以及 設(shè)置在所述第一本體區(qū)下的第二本體區(qū)， 其中所述第二本體區(qū)的底表面與所述深阱區(qū)的底表面不共面；并且 所述第一本體區(qū)具有不同于所述第二本體區(qū)的導(dǎo)電類(lèi)型。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述源極區(qū)和所述漏極區(qū)設(shè)置在襯底中。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二本體區(qū)的深度比所述深阱區(qū)淺。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述深阱區(qū)的雜質(zhì)濃度不同于所述第二本體區(qū)的雜質(zhì)濃度。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二本體區(qū)的雜質(zhì)濃度低于所述深阱區(qū)的雜質(zhì)濃度。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在所述第二本體區(qū)的所述底表面處設(shè)置有至少一個(gè)下降區(qū)。
7.一種半導(dǎo)體器件，包括: 設(shè)置在襯底中并且包圍源極區(qū)的本體區(qū)，以及 設(shè)置在所述襯底中并且包圍所述本體區(qū)和漏極區(qū)的深阱區(qū)， 其中所述深阱區(qū)的在所述本體區(qū)之下的部分的深度不同于所述深阱區(qū)的在所述漏極區(qū)之下的部分的深度；以及 所述本體區(qū)具有不同于所述深阱區(qū)的導(dǎo)電類(lèi)型。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述深阱區(qū)的在所述本體區(qū)之下的部分的深度比所述深阱區(qū)的在所述漏極區(qū)之下的部分的深度淺。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述深阱區(qū)的在所述本體區(qū)之下的部分和所述深阱區(qū)的在所述漏極區(qū)之下的部分具有彼此不同的雜質(zhì)濃度。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述深阱區(qū)的在所述本體區(qū)之下的部分的雜質(zhì)濃度低于所述深阱區(qū)的在所述漏極區(qū)之下的部分的雜質(zhì)濃度。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述本體區(qū)與所述深阱區(qū)的在所述本體區(qū)之下的部分形成PN結(jié)區(qū)。
12.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述本體區(qū)的導(dǎo)電類(lèi)型不同于所述深阱區(qū)的導(dǎo)電類(lèi)型。
13.一種半導(dǎo)體器件，包括: 具有第一導(dǎo)電類(lèi)型的襯底； 設(shè)置在所述襯底上的源極區(qū)和漏極區(qū)； 包圍所述源極區(qū)的具有第一導(dǎo)電類(lèi)型的第一本體區(qū)； 具有第二導(dǎo)電類(lèi)型并且設(shè)置在所述漏極區(qū)之下的深阱；以及 具有第二導(dǎo)電類(lèi)型并且設(shè)置在所述第一本體區(qū)之下的第二本體區(qū)， 其中所述第二本體區(qū)的深度不同于所述深阱的深度。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中所述第二本體區(qū)的深度比所述深阱的深度淺。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中所述深阱和所述第二本體區(qū)具有彼此不問(wèn)的雜質(zhì)濃度。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中所述第二本體區(qū)的雜質(zhì)濃度低于所述深阱的雜質(zhì)濃度。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，還包括: 設(shè)置在所述深阱中的具有第一導(dǎo)電類(lèi)型的埋層。
18.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，還包括: 設(shè)置在所述第一本體區(qū)之下并且具有第一導(dǎo)電類(lèi)型的埋層。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述埋層的雜質(zhì)濃度高于所述第一本體區(qū)的雜質(zhì)濃度。
20.一種形成半導(dǎo)體器件的方法，所述半導(dǎo)體器件包括第一導(dǎo)電類(lèi)型的漏極區(qū)和源極區(qū)，所述源極區(qū)設(shè)置在本體區(qū)中，并且所述漏極區(qū)設(shè)置在深阱區(qū)中，所述方法包括: 使用具有多個(gè)開(kāi)口的掩模在襯底中形成第一導(dǎo)電類(lèi)型的所述深阱區(qū)；以及 在所述深阱區(qū)中形成第二導(dǎo)電類(lèi)型的所述本體區(qū)， 其中所述深阱區(qū)的在所述本體區(qū)之下的部分的深度比所述深阱區(qū)的在所述漏極區(qū)之下的部分的深度淺。
21.根據(jù)權(quán)利要求20所述的方法，其中在所述深阱區(qū)的底表面處設(shè)置至少一個(gè)下降區(qū)。
【文檔編號(hào)】H01L29/06GK104347683SQ201410280558
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2014年6月20日 優(yōu)先權(quán)日:2013年8月9日
【發(fā)明者】赫伯特·弗朗索瓦, 孫一山, 金寧培, 金榮珠, 金光佚, 吳仁澤, 文振宇 申請(qǐng)人:美格納半導(dǎo)體有限公司