用于提升走線資源的集成電路結(jié)構(gòu)及方法
【專利摘要】本發(fā)明公開了一種用于提升走線資源的集成電路結(jié)構(gòu)及方法，該方法包括：步驟A：提供包括有若干單元塊的單元庫，單元塊具有沿至少兩個方向延伸的單元塊區(qū)域，單元塊區(qū)域的底層包括具有有源區(qū)域、擴散區(qū)域及柵極帶區(qū)域的MOS管區(qū)域；的單元塊區(qū)域的導體層包括若干導體、電源線、地線；步驟B：于版圖中設(shè)定第一區(qū)域、第二區(qū)域，并于第一方向布設(shè)單元塊于第一區(qū)域，于第二方向布設(shè)單元塊于第二區(qū)域，其中，第一、第二區(qū)域分別設(shè)置有結(jié)構(gòu)上相互對應(yīng)的電性連接部，進行匹配的電性連接。通過本發(fā)明的技術(shù)方案，可以增加20％左右的走線資源，同時也可以增加電源線和地線連接的靈活性。
【專利說明】用于提升走線資源的集成電路結(jié)構(gòu)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計領(lǐng)域，尤其是一種能夠提升走線資源的集成電路結(jié)構(gòu)及方法。
【背景技術(shù)】
[0002]目前，集成電路(IC)正在向高速化、小型化以及低功耗化的方向發(fā)展。在集成電路制造過程中，很多的IC制造企業(yè)會向IC設(shè)計企業(yè)提供符合其工藝標準的標準單元庫電路，以便于IC設(shè)計企業(yè)使用。這些由IC制造企業(yè)提供的單元庫電路往往具有較大的面積，不利于減小晶圓的面積，并導致IC的生產(chǎn)成本提升。
[0003]另外，在集成電路版圖的布局中，一般遵循“L”形布局的規(guī)則?，F(xiàn)有技術(shù)中，第一金屬層在L形數(shù)字布局布線中的走線方向基本上均是水平方向，類似地，第三、五等奇數(shù)金屬層的走線方向也與第一金屬層的走線方向一致。同樣，第二金屬層的走線方向垂直水平方向，類似地，第四、六等偶數(shù)層的金屬走線方向也一致，并且奇數(shù)層的金屬走線方向垂直于偶數(shù)層的金屬走線方向。大多數(shù)的集成電路僅會用到3-4層的金屬，且第四金屬層的布線較少，因此，在偶數(shù)層的走線資源基本上取決于第二金屬層，并且這種布線方法雖然可以使得集成電路獲得較佳的信號傳輸?shù)钠ヅ湫?，但在?shù)字后端做布局布線時，容易造成走線資源緊張。
[0004]因此，如何基于現(xiàn)有的工藝標準，并且不影響電路性能，對集成電路的版圖布局、結(jié)構(gòu)進行改進，從而增加走線資源，是當前亟需解決的一個技術(shù)問題。
【發(fā)明內(nèi)容】
[0005]基于以上考慮，如果提出一種能夠保證電路布局的匹配性且提高電路走線資源的方法與電路結(jié)構(gòu)，將是非常有利的。
[0006]根據(jù)本發(fā)明的一方面，提出了一種基于單元庫的集成電路設(shè)計方法，包括:步驟A:提供包括有若干單元塊的單元庫，所述單元塊具有沿至少兩個方向延伸的單元塊區(qū)域，所述單元塊區(qū)域的底層包括具有有源區(qū)域、擴散區(qū)域及柵極帶區(qū)域的MOS管區(qū)域；所述的單元塊區(qū)域的導體層包括若干導體、電源線、地線；步驟B:于版圖中設(shè)定第一區(qū)域、第二區(qū)域，并于第一方向布設(shè)所述單元塊于所述第一區(qū)域，于第二方向布設(shè)所述單元塊于所述第二區(qū)域，其中，所述第一、第二區(qū)域分別設(shè)置有結(jié)構(gòu)上相互對應(yīng)的電性連接部，進行匹配的電性連接。
[0007]根據(jù)本發(fā)明的一個實施例，所述步驟B中還包括:于版圖中設(shè)定第三區(qū)域，并于所述第三區(qū)域布設(shè)電性連通所述第一區(qū)域與第二區(qū)域的輔助單元塊。
[0008]根據(jù)本發(fā)明的一個實施例，所述輔助單元塊設(shè)置有:包括有源區(qū)域、擴散區(qū)域的底層區(qū)域，所述底層區(qū)域與所述MOS管區(qū)域銜接；所述輔助單元塊還設(shè)置有:電源極與地極，其與所述導體層相接。
[0009]根據(jù)本發(fā)明的一個實施例，所述步驟B中，還包括通過預(yù)設(shè)的網(wǎng)表對所述單元塊于版圖中進行布局。
[0010]根據(jù)本發(fā)明的一個實施例，所述第一方向與第二方向之間的角度為:45度至135度。
[0011]根據(jù)本發(fā)明的一個實施例，所述單元塊的內(nèi)部的導體層存在至少一條電性連通所有單元塊的金屬走線，所述金屬走線為信號線、電源線、地線之一。
[0012]根據(jù)本發(fā)明的一個實施例，所述若干單元塊為:組合邏輯門或時序邏輯門。
[0013]本發(fā)明的另一方面提出了一種基于單元庫形成的集成電路結(jié)構(gòu)，其包括:若干單元塊，所述單元塊包括沿至少兩個方向延伸的單元塊區(qū)域，所述單元塊區(qū)域的底層包括具有有源區(qū)域、擴散區(qū)域及柵極帶區(qū)域的MOS管區(qū)域，所述單元塊區(qū)域的導體層包括有若干導體、電源線、地線；第一區(qū)域，包括于第一方向設(shè)置的至少一個單元塊；第二區(qū)域，包括于第二方向設(shè)置的至少一個單元塊；其中，所述第一區(qū)域與第二區(qū)域分別設(shè)置有:結(jié)構(gòu)上相互對應(yīng)的電性連接部，進行匹配的電性連接。
[0014]根據(jù)本發(fā)明的一個實施例，所述集成電路結(jié)構(gòu)還包括:第三區(qū)域，其包括電性連通第一區(qū)域與第二區(qū)域的輔助單元塊。
[0015]根據(jù)本發(fā)明的一個實施例，所述的輔助單元塊設(shè)置有:包括有源區(qū)域、擴散區(qū)域的底層區(qū)域，所述底層區(qū)域與所述MOS管區(qū)域銜接；所述輔助單元塊還設(shè)置有:電源極與地極，其與所述導體層銜接。
[0016]根據(jù)本發(fā)明的一個實施例，所述單元塊基于預(yù)設(shè)的網(wǎng)表布局于所述版圖中。
[0017]根據(jù)本發(fā)明的一個實施例，所述第一方向與第二方向之間的角度為:45度至135度。
[0018]根據(jù)本發(fā)明的一個實施例，所述單元塊的內(nèi)部的導體層存在至少一條電性連通所有單元塊的金屬走線，所述金屬走線包括信號線、電源線、地線中的一個或多個。
[0019]根據(jù)本發(fā)明的一個實施例，所述單元塊為:組合邏輯門或時序邏輯門。
[0020]根據(jù)本發(fā)明的一個實施例，所述單元塊定義于半導體襯底中，其分別具有相同的高度。
[0021]本發(fā)明通過改變集成電路中各單元塊的布局，能夠在確保電路性能的情況下，提升走線資源，極大地方便了數(shù)字后端的布線，并且降低了成本。利用本發(fā)明的技術(shù)方案，可以增加20%左右的走線資源，同時也可以增加電源線和地線連接的靈活性。
[0022]本發(fā)明的各個方面將通過下文中的具體實施例的說明而更加清晰。
【專利附圖】
【附圖說明】
[0023]通過參照附圖并閱讀以下所作的對非限制性實施例的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯。
[0024]圖1是依據(jù)本發(fā)明實施例的集成電路設(shè)計方法的流程圖；
[0025]圖2為依據(jù)本發(fā)明實施例的第一金屬層在L形數(shù)字布局布線中的示意圖；
[0026]圖3為依據(jù)本發(fā)明實施例的輔助單元塊的示意圖；
[0027]圖4為依據(jù)本發(fā)明實施例的另一種類型的輔助單元塊的示意圖；
[0028]圖5為依據(jù)本發(fā)明實施例的輔助單元塊在集成電路版圖中的應(yīng)用示意圖。
[0029]在圖中，貫穿不同的示圖，相同或類似的附圖標記表示相同或相似的裝置(模塊)或步驟。
【具體實施方式】
[0030]在以下優(yōu)選的實施例的具體描述中，將參考構(gòu)成本發(fā)明一部分的所附的附圖。所附的附圖通過示例的方式示出了能夠?qū)崿F(xiàn)本發(fā)明的特定的實施例。示例的實施例并不旨在窮盡根據(jù)本發(fā)明的所有實施例?？梢岳斫?，在不偏離本發(fā)明的范圍的前提下，可以利用其他實施例，也可以進行結(jié)構(gòu)性或者邏輯性的修改。因此，以下的具體描述并非限制性的，且本發(fā)明的范圍由所附的權(quán)利要求所限定。
[0031]圖1是依據(jù)本發(fā)明實施例的集成電路設(shè)計方法的流程圖。
[0032]首先，執(zhí)行步驟Sll:提供包括有若干單元塊的單元庫。
[0033]在該步驟中，單元塊(Cell)的區(qū)域沿至少兩個方向延伸(譬如，矩形)，每個單元塊區(qū)域的底層包括MOS管區(qū)域和導體層，其中，MOS管區(qū)域包括有源區(qū)域、擴散區(qū)域及柵極帶區(qū)域，導體層包括若干導體、電源線、地線。
[0034]接著，執(zhí)行步驟S12:在版圖中設(shè)定第一、第二區(qū)域。
[0035]在該步驟中，第一、第二區(qū)域分別對應(yīng)著走線方向的第一、二方向，以供布設(shè)相應(yīng)的單元塊。
[0036]然后，執(zhí)行步驟S13:分別于第一、二方向布設(shè)單元塊于第一、二區(qū)域。
[0037]在該步驟中，將把單元塊分別以第一、第二方向進行布設(shè)，具體地，在第一方向布設(shè)單元塊于第一區(qū)域，在第二方向布設(shè)單元塊于第二區(qū)域。相較于現(xiàn)有技術(shù)，本實施例中連接單元塊的金屬線將不再只是具有一個走線方向，而是具有兩個走線方向。
[0038]最后，執(zhí)行步驟S14:于版圖中設(shè)置第三區(qū)域，并于第三區(qū)域設(shè)置輔助單元塊。
[0039]在該步驟中，輔助單元塊包括有源區(qū)域、擴散區(qū)域的底層區(qū)域，該底層區(qū)域與上述的MOS管區(qū)域銜接；輔助單元塊還設(shè)置有:電源極與地極，其與上述的導體層銜接。通過輔助單元塊，可以使得第一、二區(qū)域的各層對應(yīng)地連接，使得電路具有更好的匹配性。
[0040]可以理解的是，上述的第一方向與第二方向之間的角度為:45度至135度，譬如，90度。優(yōu)選的，單元塊的內(nèi)部的導體層存在至少一條電性連通所有單元塊的金屬走線，該金屬走線為信號線、電源線、地線之一?？梢岳斫獾氖?，單元塊可以為組合邏輯門或時序邏輯門。
[0041]圖2為依據(jù)本發(fā)明實施例的第一金屬層在L形數(shù)字布局布線中的示意圖。
[0042]如圖所示，單元塊在第一區(qū)域Al、第二區(qū)域A2的分布方向的夾角呈90度。多個單元塊分別以兩個方向進行排列，從而使得單元塊中的第一金屬層在整個版圖中呈現(xiàn)L形布局。類似的，第二、三金屬層也呈現(xiàn)L形布局。第二金屬層的一部分的走線呈水平方向，與該區(qū)域的第一金屬層的走線方向一致；同樣，第二金屬層的另一部分的走線呈垂直方向，與該區(qū)域的第一金屬層走線方向一致。因此，采用本發(fā)明實施例的布局方法，能夠在增大各金屬的走線資源時，保證各金屬層間的匹配性。
[0043]因此，通過改變單元塊的布局，可以保證各金屬層之間的匹配，并且增加走線資源。
[0044]由于同一金屬層在第一、第二區(qū)域上的布線方向不同，因此，需要增加輔助單元塊，以增加各單元塊之間的匹配性。[0045]圖3為依據(jù)本發(fā)明實施例的輔助單元塊的示意圖。
[0046]如圖所示，輔助單元塊30包括有源區(qū)域31和33、擴散區(qū)域32、N阱323以及第一金屬層331和332，其中，有源區(qū)域、擴散區(qū)域分別與單元塊中的MOS管區(qū)域中對應(yīng)的區(qū)域相接，也就是說，有源區(qū)域31與單元塊中的有源區(qū)域相接，擴散區(qū)域32與單元塊中的擴散區(qū)域相接。輔助單元塊還設(shè)置有:電源極與地極，其與上述的導體層銜接。通過輔助單元塊，可以使得第一、二區(qū)域的各層對應(yīng)地連接，使得電路具有更好的匹配性。
[0047]可以理解的是，由于單元塊中存在兩種類型的MOS管，且版圖中的地線、電源線為間隔地分布，因此，也需要存在兩種類型的輔助單元塊。因此，圖中的第一金屬層331將接高電位，第一金屬層332將接低電位。
[0048]在一些實施例中，輔助單元塊30還包含N型注入?yún)^(qū)(SN) 321和P型注入?yún)^(qū)(SP)322。
[0049]圖4為依據(jù)本發(fā)明實施例的另一種類型的輔助單元塊的示意圖。
[0050]如圖所示，輔助單元塊40包括有源區(qū)域41和43、擴散區(qū)域42、N阱423以及第一金屬層431和432，其中，有源、擴散區(qū)域分別與單元塊中的MOS管區(qū)域中對應(yīng)的區(qū)域相接，也就是說，有源區(qū)域41與單元塊中的有源區(qū)域相接，擴散區(qū)域42與單元塊中的擴散區(qū)域相接。同樣，輔助單元塊還設(shè)置有電源極與地極，其與單元塊中的導體層銜接。
[0051]與圖3中的示例性的輔助單元塊類似，圖中的第一金屬層431將接高電位，第一金屬層432將接低電位。從而實現(xiàn)兩種類型的輔助單元塊之間能夠相互匹配，保證了電路的性能。
[0052]在一些實施例中，輔助單元塊還可以包含N型注入?yún)^(qū)(SN)421和P型注入?yún)^(qū)(SP)422。
[0053]圖5為依據(jù)本發(fā)明實施例的輔助單元塊的應(yīng)用示意圖。
[0054]由于版圖中的地線VSS和電源線VDD通常是間隔地布局，因此，在第一區(qū)域的同一行和第二區(qū)域的同一列中的每個單元塊中，設(shè)置第一種類型的輔助單元塊(譬如，N型輔助單元塊)，在該行和列的相鄰的行和列中，設(shè)置第二種類型的輔助單元塊(譬如，P型輔助單元塊)。
[0055]如圖中所示，第一區(qū)域的第一行Rl對應(yīng)于第二區(qū)域的第一列Cl，第一區(qū)域的第二行R2對應(yīng)于第二區(qū)域的第二列C2，相鄰的兩行Rl、R2之間為電源線VDD，與電源線VDD相鄰的則為地線VSS。因此，在第三區(qū)域A3，即第一區(qū)域與第二區(qū)域的交接處，設(shè)置的輔助單元塊的類型也隨著行列的變化而變化。在本實施例中，第一行Rl/第一列Cl對應(yīng)著N型輔助單元塊，第二行R2/第二列C2對應(yīng)著P型輔助單元塊，第三行R3/第三列C3對應(yīng)著N型輔助單元塊，以此類推。
[0056]通過采用輔助單元塊，可以使得單元塊在改變布局的方向后，仍然能夠保持優(yōu)異的匹配性，減少不利于電路性能的寄生效應(yīng)的產(chǎn)生。
[0057]本發(fā)明還提出了 一種基于單元庫形成的集成電路結(jié)構(gòu)。請再參照圖2-5，該集成電路結(jié)構(gòu)包括:若干單元塊，該單元塊包括沿至少兩個方向延伸的單元塊區(qū)域。單元塊區(qū)域的底層包括具有有源區(qū)域、擴散區(qū)域及柵極帶區(qū)域的MOS管區(qū)域；單元塊區(qū)域的導體層包括有若干導體(即第一至三金屬層)、電源線、地線。
[0058]該集成電路結(jié)構(gòu)還包括第一、二區(qū)域，其中，第一區(qū)域包括沿第一方向設(shè)置的至少一個單元塊，第二區(qū)域包括沿第二方向設(shè)置的至少一個單元塊。第一區(qū)域與第二區(qū)域分別設(shè)置有:結(jié)構(gòu)上相互對應(yīng)的電性連接部，進行匹配的電性連接，該電性連接部即為兩個區(qū)域相接的區(qū)域。
[0059]優(yōu)選的，集成電路結(jié)構(gòu)還包括第三區(qū)域，其包括電性連通第一區(qū)域與第二區(qū)域的輔助單元塊。輔助單元塊用于將第一、第二區(qū)域中的單元塊的電源線VDD、地線VSS以及相應(yīng)的MOS管區(qū)域相連，以使各部分具有相應(yīng)的電位。
[0060]進一步，輔助單元塊設(shè)置有與MOS管區(qū)域相似的底層區(qū)域，該底層區(qū)域包括有源區(qū)域、擴散區(qū)域，且該底層區(qū)域與MOS管區(qū)域中的底層區(qū)域相接?？梢岳斫獾氖?，輔助單元塊還設(shè)置有電源極與地極，其與單元塊的導體層銜接，用于將屬于同一行/同一列的電源線或地線相接。
[0061]優(yōu)選的，該集成電路結(jié)構(gòu)中的單元塊是基于預(yù)設(shè)的網(wǎng)表布局于版圖中，因此，可以快速地形成該集成電路結(jié)構(gòu)。可以理解的是，上述的第一方向與第二方向之間的角度不僅限于90度，其可以為45度至135度之間的任意角度。
[0062]優(yōu)選的，該集成電路結(jié)構(gòu)中的單元塊內(nèi)部的導體層存在至少一條電性連通所有單元塊的金屬走線，所述金屬走線包括信號線、電源線、地線中的一個或多個。
[0063]優(yōu)選的，單元塊為組合邏輯門或時序邏輯門，且其形成于半導體襯底中，分別具有相同的高度。
[0064]對于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實施例的細節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實現(xiàn)本發(fā)明。因此，無論如何來看，均應(yīng)將實施例看作是示范性的，而且是非限制性的。此外，明顯的，“包括”一詞不排除其他元素和步驟，并且措辭“一個”不排除復(fù)數(shù)。裝置權(quán)利要求中陳述的多個元件也可以由一個元件來實現(xiàn)。第一，第二等詞語用來表示名稱，而并不表示任何特定的順序。
【權(quán)利要求】
1.一種基于單元庫的集成電路設(shè)計方法，其特征在于，包括如下步驟: A:提供包括有若干單元塊的單元庫，所述單元塊具有沿至少兩個方向延伸的單元塊區(qū)域，所述單元塊區(qū)域的底層包括具有有源區(qū)域、擴散區(qū)域及柵極帶區(qū)域的MOS管區(qū)域；所述的單元塊區(qū)域的導體層包括若干導體、電源線、地線； B:于版圖中設(shè)定第一區(qū)域、第二區(qū)域，并于第一方向布設(shè)所述單元塊于所述第一區(qū)域，于第二方向布設(shè)所述單元塊于所述第二區(qū)域，其中，所述第一、第二區(qū)域分別設(shè)置有結(jié)構(gòu)上相互對應(yīng)的電性連接部，進行匹配的電性連接。
2.根據(jù)權(quán)利要求1所述的集成電路設(shè)計方法，其特征在于，所述步驟B中還包括:于版圖中設(shè)定第三區(qū)域，并于所述第三區(qū)域布設(shè)電性連通所述第一區(qū)域與第二區(qū)域的輔助單元塊。
3.根據(jù)權(quán)利要求2所述的集成電路設(shè)計方法，其特征在于，所述輔助單元塊設(shè)置有:包括有源區(qū)域、擴散區(qū)域的底層區(qū)域，所述底層區(qū)域與所述MOS管區(qū)域銜接；所述輔助單元塊還設(shè)置有:電源極與地極，其與所述導體層相接。
4.根據(jù)權(quán)利要求1所述的集成電路設(shè)計方法，其特征在于，所述步驟B中，還包括通過預(yù)設(shè)的網(wǎng)表對所述單元塊于版圖中進行布局。
5.根據(jù)權(quán)利要求1所述的集成電路設(shè)計方法，其特征在于，所述第一方向與第二方向之間的角度為:45度至135度。
6.根據(jù)權(quán)利要求5所述的測試系統(tǒng)，其特征在于，所述單元塊的內(nèi)部的導體層存在至少一條電性連通所有單元塊的金屬走線，所述金屬走線為信號線、電源線、地線之一。
7.根據(jù)權(quán)利要求1所述的集成電路設(shè)計方法，其特征在于，所述若干單元塊為:組合邏輯門或時序邏輯門。
8.一種基于單元庫形成的集成電路結(jié)構(gòu)，其特征在于，其包括: 若干單元塊，所述單元塊包括沿至少兩個方向延伸的單元塊區(qū)域，所述單元塊區(qū)域的底層包括具有有源區(qū)域、擴散區(qū)域及柵極帶區(qū)域的MOS管區(qū)域，所述單元塊區(qū)域的導體層包括有若干導體、電源線、地線； 第一區(qū)域，包括于第一方向設(shè)置的至少一個單元塊； 第二區(qū)域，包括于第二方向設(shè)置的至少一個單元塊； 其中，所述第一區(qū)域與第二區(qū)域分別設(shè)置有:結(jié)構(gòu)上相互對應(yīng)的電性連接部，進行匹配的電性連接。
9.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其特征在于，所述集成電路結(jié)構(gòu)還包括: 第三區(qū)域，其包括電性連通第一區(qū)域與第二區(qū)域的輔助單元塊。
10.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)，其特征在于，所述的輔助單元塊設(shè)置有:包括有源區(qū)域、擴散區(qū)域的底層區(qū)域，所述底層區(qū)域與所述MOS管區(qū)域銜接；所述輔助單元塊還設(shè)置有:電源極與地極，其與所述導體層銜接。
11.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其特征在于，所述單元炔基于預(yù)設(shè)的網(wǎng)表布局于所述版圖中。
12.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其特征在于，所述第一方向與第二方向之間的角度為:45度至135度。
13.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其特征在于，所述單元塊的內(nèi)部的導體層存在至少一條電性連通所有單元塊的金屬走線，所述金屬走線包括信號線、電源線、地線中的一個或多個。
14.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其特征在于，所述單元塊為:組合邏輯門或時序邏輯門。
15.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其特征在于，所述單元塊定義于半導體襯底中，其分別具有相同的高度。
【文檔編號】H01L27/02GK103956332SQ201410187053
【公開日】2014年7月30日 申請日期:2014年5月5日 優(yōu)先權(quán)日:2014年5月5日
【發(fā)明者】趙立新, 俞大立, 柳雅琳, 莊群峰 申請人:格科微電子（上海）有限公司