一種可調(diào)恒流源集成芯片及制造方法
【專利摘要】本發(fā)明涉及一種可調(diào)恒流源集成芯片及制造方法，它包括作為N-摻雜區(qū)的單晶硅N-型拋光片，在所述N-摻雜區(qū)的背面設(shè)置有N+重?fù)诫s區(qū)，在所述N-摻雜區(qū)的正面設(shè)置有三極管Q2、恒流二極管CRD、三極管Q1和電阻R，所述電阻R的N+摻雜區(qū)的一端與三極管Q2的N+摻雜區(qū)相連，同時(shí)作為恒流源集成芯片的陰極，另一端分別與三極管Q1的N+摻雜區(qū)、三極管Q2的P摻雜區(qū)相連；所述三極管Q1的P摻雜區(qū)分別與恒流二極管CRD的P摻雜區(qū)、三極管Q2的P摻雜區(qū)、三極管Q2的N摻雜區(qū)相連；所述恒流二極管CRD的N摻雜區(qū)分別與恒流二極管CRD的P摻雜區(qū)、第二N+摻雜區(qū)相連；所述N+重?fù)诫s區(qū)作為恒流源集成芯片的陽極。
【專利說明】一種可調(diào)恒流源集成芯片及制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成芯片，特別涉及一種可調(diào)恒流源集成芯片及制造方法。屬于集成芯片【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]恒流源是能夠向負(fù)載提供恒定電流的電源，廣泛用于電子線路中，特別是近年來的LED照明的興起，其恒流驅(qū)動(dòng)方案更是推動(dòng)了低成本、高可靠的恒流源器件發(fā)展。目前按照恒流源電路主要組成器件的不同，可分為三類:晶體管恒流源(參見圖14)、結(jié)型場(chǎng)效應(yīng)管恒流源(參見圖15 )、集成運(yùn)放恒流源。三種方案有各自不同的優(yōu)缺點(diǎn)，晶體管恒流源恒流電流可調(diào)，但動(dòng)態(tài)電阻相對(duì)較小，恒流性能較差；場(chǎng)效應(yīng)恒流管恒流性能較好，但芯片面積利用率低(恒流電流大小與芯片面積比)，恒流電流不可調(diào)，芯片成品率低(對(duì)制造工藝的工藝水平要求較高)；集成運(yùn)放恒流源雖然性能較好，但制造工藝復(fù)雜，成本較高，并且晶體管恒流源與集成運(yùn)放恒流源通常為獨(dú)立元器件組成的電路，可靠性相對(duì)較低。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于克服上述不足，提供一種可調(diào)恒流源集成芯片及制造方法，提高恒流性能，實(shí)現(xiàn)恒流電流大小的線性調(diào)整，同時(shí)制造工藝相對(duì)簡(jiǎn)單，且因各組件均集成在一枚芯片上，因此實(shí)現(xiàn)了高可靠性、低成本。
[0004]本發(fā)明的目的是這樣實(shí)現(xiàn)的:一種可調(diào)恒流源集成芯片，它包括作為N_摻雜區(qū)的硅襯底單晶N_型拋光片；在所述N_摻雜區(qū)的背面設(shè)置有N+重?fù)诫s區(qū)；在所述N_摻雜區(qū)的正面設(shè)置有三極管Q2的第一 P—摻雜區(qū)與恒流二極管CRD的第二 P—摻雜區(qū)；在所述第一
摻雜區(qū)上摻雜形成第一 N摻雜區(qū)，在所述第二 摻雜區(qū)上摻雜形成述第二 N摻雜區(qū)；在所述第一 N摻雜區(qū)上形成第一 P摻雜區(qū)，在第一 P_摻雜區(qū)上形成第二 P摻雜區(qū)，在所述第二P_摻雜區(qū)上形成第三P摻雜區(qū)和第四P摻雜區(qū)，在硅襯底的N_摻雜區(qū)上分別形成三極管Ql的第五P摻雜區(qū)與電阻R的第六P摻雜區(qū)；在所述第一 P摻雜區(qū)上形成第一 N+摻雜區(qū)，在硅襯底的N—摻雜區(qū)上形成第二 N+摻雜區(qū)，在第五P摻雜區(qū)上形成第三N+摻雜區(qū)，在電阻R的第六P摻雜區(qū)上形成第四N+摻雜區(qū)；所述電阻R的第四N+摻雜區(qū)的一端與第一 N+摻雜區(qū)相連，同時(shí)作為恒流源集成芯片的陰極；所述第四N+摻雜區(qū)的另一端分別與第三N+摻雜區(qū)、第一 P摻雜區(qū)相連；所述第五P摻雜區(qū)分別與第四P摻雜區(qū)、第二 P摻雜區(qū)、第一 N摻雜區(qū)相連；所述第二 N摻雜區(qū)分別與第三P摻雜區(qū)、第二 N+摻雜區(qū)相連；所述N+重?fù)诫s區(qū)作為恒流源集成芯片的陽極。
[0005]對(duì)摻雜區(qū)的摻雜類型N、P型進(jìn)行互換，即N型變?yōu)镻型，P型變?yōu)镹型，所述硅襯底正面為陽極，背面為陰極。
[0006]在所述電阻R正面SiO2薄膜上設(shè)置有一多晶硅條，使得多晶硅條形成電阻R，采用多晶硅電阻可以方便的調(diào)節(jié)其電阻阻值的溫度特性。
[0007]—種上述可調(diào)恒流源集成芯片的制造方法，所述方法包括以下步驟: 步驟一、取一片單晶硅N_型拋光片，作為N_摻雜區(qū)硅襯底；
步驟二、在N_摻雜區(qū)硅襯底的背面重?fù)诫s形成N+重?fù)诫s區(qū)；
步驟三、在N_摻雜區(qū)上同步形成三極管Q2的第一 P_摻雜區(qū)與恒流二極管CRD的第二 P_摻雜區(qū)；
步驟四、在三極管Q2的第一 P_摻雜區(qū)上摻雜形成第一 N摻雜區(qū)，在恒流二極管CRD的第二 P.摻雜區(qū)上摻雜形成第二 N摻雜區(qū)；
步驟五、在三極管Q2的第一 N摻雜區(qū)上形成第一 P摻雜區(qū)，在第一 P—摻雜區(qū)上形成第二 P摻雜區(qū)；在恒流二極管CRD的第二 P_摻雜區(qū)上形成第三P摻雜區(qū)及第四P摻雜區(qū)，在硅襯底的N_摻雜區(qū)上分別形成三極管Ql的第五P摻雜區(qū)與電阻R的第六P摻雜區(qū)；
步驟六、在三極管Q2的第一 P摻雜區(qū)上形成第一 N+摻雜區(qū)，在硅襯底的N—摻雜區(qū)上形成第二 N+摻雜區(qū)；在三極管Ql的第五P摻雜區(qū)上形成第三N+摻雜區(qū)；在電阻R的第六P摻雜區(qū)上形成第四N+摻雜區(qū)；
步驟七、在第一 N摻雜區(qū)、第二 N摻雜區(qū)、第一 P摻雜區(qū)、第二 P摻雜區(qū)、第三P摻雜區(qū)、第四P摻雜區(qū)、第五P摻雜區(qū)、第一 N+摻雜區(qū)、第二 N+摻雜區(qū)、第三N+摻雜區(qū)的SiO2上刻蝕出引線孔窗口，在電阻R的第四N+摻雜區(qū)的SiO2上刻蝕出兩個(gè)引線孔窗口作為電阻R的兩個(gè)端口，電阻R的第四N+摻雜區(qū)的其中一個(gè)引線孔與三極管Q2的第一 N+摻雜區(qū)相連，同時(shí)作為恒流源集成芯片的陰極；電阻R的第四N+摻雜區(qū)的另一個(gè)引線孔與三極管Ql的第三N+摻雜區(qū)、三極管Q2的第一 P摻雜區(qū)相連；三極管Ql的第五P摻雜區(qū)與恒流二極管CRD的第四P摻雜區(qū)、三極管Q2的第二 P摻雜區(qū)、三極管Q2的第一 N摻雜區(qū)相連；恒流二極管CRD的第二 N摻雜區(qū)與恒流二極管CRD的第三P摻雜區(qū)、第二 N+摻雜區(qū)相連；N_摻雜區(qū)硅襯底的背面N+重?fù)诫s區(qū)做為恒流源集成芯片的陽極。
[0008]在步驟六與步驟七之間添加一步，在所述電阻R正面的SiO2薄膜上淀積一層多晶硅薄膜并進(jìn)行摻雜，再蝕刻形成需要的多晶硅條，然后再淀積一層SiO2薄膜作為多晶硅與下步金屬連線間的絕緣介質(zhì)層，最后使得多晶硅條形成電阻R，采用多晶硅電阻可以方便的調(diào)節(jié)其電阻阻值的溫度特性。
[0009]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果:
電路設(shè)計(jì)上:
1、常規(guī)的晶體管恒流源，其三極管Ql基極驅(qū)動(dòng)采用電阻驅(qū)動(dòng)方案，由于電阻電流與電壓的線性關(guān)系，使得恒流電流調(diào)整電阻Rl上的電壓鉗位效果不佳，使得恒流特性較差，另一方面三極管Ql的基極驅(qū)動(dòng)電阻R2上的電阻電流更進(jìn)一步的使得恒流特性變差；而在本發(fā)明中，三極管Ql基極驅(qū)動(dòng)采用了電流較小的恒流二極管CRD進(jìn)行驅(qū)動(dòng)，由于恒流二極管本身電流固定不變，因此電流調(diào)整電阻Rl上的電壓鉗位效果較佳，恒流二極管自身的恒流電流也不會(huì)對(duì)總的恒流動(dòng)態(tài)電阻產(chǎn)生不利影響，因此本發(fā)明采用的電路方案具有更大的恒流動(dòng)態(tài)電阻，恒流特性更好。
[0010]2、本發(fā)明的恒流電流大小基本由電阻R的阻值大小決定，因此可通過調(diào)整阻值的大小調(diào)整恒流電流大小，并且可通過外接電阻與電阻R并聯(lián)的方式改變阻值大小，從而實(shí)現(xiàn)對(duì)恒流電流大小的線性調(diào)整，這是常規(guī)結(jié)型場(chǎng)效應(yīng)恒流二極管所不具備的能力。
[0011]集成工藝上:
1、恒流二極管CRD采用了結(jié)型場(chǎng)效應(yīng)結(jié)構(gòu)，并且工藝結(jié)構(gòu)上與雙極性三極管工藝兼容，極大的簡(jiǎn)化了工藝過程，并可通過降低p-摻雜區(qū)的表面摻雜濃度其工作電壓，進(jìn)而提高本發(fā)明的電壓工作范圍；
2、整個(gè)芯片的設(shè)計(jì)都是在同一硅襯底的【摻雜區(qū)上形成，工藝步驟簡(jiǎn)單，對(duì)制造工藝的加工能力要求不高，4、5吋硅芯片生產(chǎn)線工藝能力即可滿足批量生產(chǎn)要求；
3、從本發(fā)明的恒流源電路原理上，恒流二極管CRD的恒流電流只要大于三極管Ql的基極電流，電路即可正常工作，因此只要三極管Ql的hFE夠大，恒流二極管CRD的芯片面積可以較小。而常規(guī)的結(jié)型場(chǎng)效應(yīng)管結(jié)構(gòu)恒流二極管，由于要獲得較佳的恒流電流溫度系數(shù)，溝道的厚度不能過大，在相同的恒流電流下，結(jié)型場(chǎng)效應(yīng)管結(jié)構(gòu)恒流二極管芯片面積遠(yuǎn)大于本發(fā)明的芯片面積，實(shí)際流片實(shí)驗(yàn)數(shù)據(jù)是兩三倍以上。而本發(fā)明恒流電流大小的能力主要由三極管Ql決定，恒流溫度系數(shù)可通過調(diào)整電阻Rl為負(fù)溫度系數(shù)與三極管Q2的發(fā)射極與基極正向?qū)妷旱呢?fù)溫度系數(shù)相匹配，從而減小恒流溫度系數(shù)。因此本發(fā)明在芯片面積上遠(yuǎn)小于常規(guī)結(jié)型場(chǎng)效應(yīng)恒流二極管，極大的降低了芯片成本；
4、本發(fā)明可直接采用硅單晶拋光片加工，硅片材料成本上大幅低于采用外延工藝制造的場(chǎng)效應(yīng)恒流二極管結(jié)構(gòu)(硅外延材料價(jià)格一般是硅單晶拋光片的2~3倍)；
5、常規(guī)結(jié)型場(chǎng)效應(yīng)恒流二極管的恒流電流大小由溝道厚度控制，而溝道厚度嚴(yán)重受制于外延層厚度均勻性、柵區(qū)結(jié)深均勻性，對(duì)制造的工藝能力要求非常高，在4、5吋的硅芯片生產(chǎn)線的工藝水平下，成品率一般不足60%，而本發(fā)明的恒流電流大小基本上由電阻R的阻值大小決定，工藝控制較為簡(jiǎn)單，相同的制造工藝水平下成品率可輕松達(dá)到90%以上。
【專利附圖】

【附圖說明】
[0012]圖1為本發(fā)明中實(shí)施例一涉及的一種可調(diào)恒流源集成芯片的結(jié)構(gòu)示意圖。
[0013]圖疒圖8為本發(fā)明中實(shí)施例一涉及的一種可調(diào)恒流源集成芯片的制造工藝流程圖。
[0014]圖9為本發(fā)明中實(shí)施例一涉及的一種可調(diào)恒流源集成芯片的應(yīng)用示意圖。
[0015]圖10為本發(fā)明中實(shí)施例二涉及的一種可調(diào)恒流源集成芯片的結(jié)構(gòu)示意圖。
[0016]圖11~圖12為本發(fā)明中實(shí)施例三涉及的一種可調(diào)恒流源集成芯片的制造工藝流程圖。
[0017]圖13為本發(fā)明一種可調(diào)恒流源集成芯片的電路原理圖。
[0018]圖14為典型晶體管恒流源電路原理圖。
[0019]圖15為典型結(jié)型場(chǎng)效應(yīng)恒流源剖面結(jié)構(gòu)圖。
[0020]其中:
N_摻雜區(qū)I N+重?fù)诫s區(qū)2 第一 P_摻雜區(qū)3 第二 P_摻雜區(qū)4 第一N摻雜區(qū)5 第二N摻雜區(qū)6 第一 P摻雜區(qū)7 第二 P摻雜區(qū)8第三P摻雜區(qū)9 第四P摻雜區(qū)10 第五P摻雜區(qū)11 第六P摻雜區(qū)12 第一 N+摻雜區(qū)13 第二 N+摻雜區(qū)14 第三N+摻雜區(qū)15 第四N+摻雜區(qū)16 多晶硅條17。
【具體實(shí)施方式】
[0021]下面結(jié)合具體的實(shí)例對(duì)本發(fā)明提出的可調(diào)恒流源集成芯片及其制造方法作進(jìn)一步的詳細(xì)說明。并且需要說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精確的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0022]實(shí)施例一:
參見圖1，本發(fā)明涉及一種可調(diào)恒流源集成芯片，它包括作為N_摻雜區(qū)I的單晶硅N—型拋光片；在所述N_摻雜區(qū)I的背面設(shè)置有N+重?fù)诫s區(qū)2 ;在所述N_摻雜區(qū)I的正面設(shè)置有三極管Q2的第一 P—摻雜區(qū)3與恒流二極管CRD的第二 P—摻雜區(qū)4 ;在所述第一 P—摻雜區(qū)3上摻雜形成第一 N摻雜區(qū)5，在所述第二 P_摻雜區(qū)4上摻雜形成述第二 N摻雜區(qū)6 ;在所述第一 N摻雜區(qū)5上形成第一 P摻雜區(qū)7，在第一 P_摻雜區(qū)3上形成第二 P摻雜區(qū)8，在所述第二 P-摻雜區(qū)4上形成第三P摻雜區(qū)9和第四P摻雜區(qū)10，在硅襯底的N—摻雜區(qū)I上分別形成三極管Ql的第五P摻雜區(qū)11與電阻R的第六P摻雜區(qū)12 ;在所述第一 P摻雜區(qū)7上形成第一 N+摻雜區(qū)13，在硅襯底的N_摻雜區(qū)I上形成第二 N+摻雜區(qū)14，在第五P摻雜區(qū)11上形成第三N+摻雜區(qū)15，在電阻R的第六P摻雜區(qū)12上形成第四N+摻雜區(qū)16 ;所述電阻R的第四N+摻雜區(qū)16的一端與第一 N+摻雜區(qū)13相連，同時(shí)作為恒流源集成芯片的陰極；所述第四N+摻雜區(qū)16的另一端分別與第三N+摻雜區(qū)15、第一 P摻雜區(qū)7相連；所述第五P摻雜區(qū)11分別與第四P摻雜區(qū)10、第二 P摻雜區(qū)8、第一 N摻雜區(qū)5相連；所述第二 N摻雜區(qū)6分別與第三P摻雜區(qū)9、第二 N+摻雜區(qū)14相連；所述N+重?fù)诫s區(qū)2作為恒流源集成芯片的陽極。
[0023]本發(fā)明涉及一種恒流源集成芯片的制造方法，所述方法包括如下步驟: 步驟一、如圖2所示，取一塊單晶硅N—型拋光片，形成硅襯底的【摻雜區(qū)1，將【摻雜區(qū)I硅襯底置于氧化爐管內(nèi)，在正面(拋光面)生長(zhǎng)厚度為0.5 μm-1.5 μ m的SiO2保護(hù)層；步驟二、如圖3所示，采用注入磷或者三氯氧磷預(yù)淀積的方式在【摻雜區(qū)I硅襯底背面形成磷預(yù)摻雜層，即N+重?fù)诫s區(qū)2，然后在擴(kuò)散爐管內(nèi)進(jìn)行雜質(zhì)再分布擴(kuò)散，要求再分布擴(kuò)散后表面摻雜濃度在lE18/cm3以上，以利于電極金屬與硅形成歐姆接觸，再擴(kuò)散結(jié)深根據(jù)背面金屬化工藝確定，通常只要在5 μ m以上就可滿足要求，同時(shí)需要保證再擴(kuò)散后的N_層厚度在20 μ m以上，以便于硅片正面結(jié)構(gòu)的形成；
步驟三、如圖4所示，在N—摻雜區(qū)I硅襯底正面的SiO2上刻蝕出第一 P—摻雜區(qū)3與第二 P—摻雜區(qū)4的摻雜窗口，采用注入硼的方式進(jìn)行摻雜，注入劑量在5E121E14，然后在擴(kuò)散爐管中進(jìn)行雜質(zhì)再分布擴(kuò)散，結(jié)深控制在5?20 U m之間，摻雜濃度與結(jié)深主要根據(jù)CRD的擊穿電壓要求進(jìn)行確定，再分布擴(kuò)散的過程中同步生長(zhǎng)0.5 y m左右的SiO2,作為下步雜質(zhì)摻雜的掩蔽層；
步驟四、如圖5所示，在三極管Q2的第一 P—摻雜區(qū)3的SiO2上刻蝕出第一 N摻雜區(qū)5的摻雜窗口 ；在恒流二極管CRD的第二 P_摻雜區(qū)4的SiO2上刻蝕出第二 N摻雜區(qū)6的摻雜窗口，然后采用注入磷的方式進(jìn)行摻雜，注入劑量在1E141E15，然后在擴(kuò)散爐管中進(jìn)行雜質(zhì)再分布擴(kuò)散，結(jié)深最終控制使得N摻雜區(qū)與P—摻雜區(qū)兩者的結(jié)深差在f 5 u m之間，具體主要依據(jù)恒流二極管CRD的恒流電流大小進(jìn)行控制，在再分布擴(kuò)散的過程中同步生長(zhǎng)
0.5 iim左右的SiO2，作為下步雜質(zhì)摻雜的掩蔽層；
步驟五、如圖6所示，在三極管Q2的第一 N摻雜區(qū)5的SiO2上刻蝕出第一 P摻雜區(qū)7的摻雜窗口，在三極管Q2的第一 P—摻雜區(qū)的SiO2上刻蝕出第二 P摻雜區(qū)8的摻雜窗口，在恒流二極管CRD的第二 P_摻雜區(qū)4的SiO2上刻蝕出第三P摻雜區(qū)9和第四P摻雜區(qū)10的摻雜窗口 ；在N—摻雜區(qū)I硅襯底的SiO2上刻蝕出三極管Ql的第五P摻雜區(qū)11與電阻R的第六P摻雜區(qū)12的摻雜窗口 ；然后采用注入硼的方式進(jìn)行雜質(zhì)預(yù)摻雜，注入劑量可在lEir3E15之間；然后在擴(kuò)散爐管中家進(jìn)行雜質(zhì)再分布擴(kuò)散，結(jié)深最終控制使得三極管Q2的第一 P摻雜區(qū)與第一 N摻雜區(qū)兩者的結(jié)深差在2飛u m之間，再分布擴(kuò)散的過程中同步生長(zhǎng)0.5 iim左右的SiO2，作為下步雜質(zhì)摻雜的掩蔽層；
步驟六、如圖7所示，在三極管Q2的第一 P摻雜區(qū)7的氧化層SiO2上刻蝕出第一 N+摻雜區(qū)13的摻雜窗口，在N_摻雜區(qū)I硅襯底的SiO2上刻蝕出在第二 N+摻雜區(qū)14的摻雜窗口，在三極管Ql的第五P摻雜區(qū)711的SiO2上刻蝕出第三N+摻雜區(qū)15的摻雜窗口，在電阻R的第六P摻雜區(qū)12的SiO2上刻蝕出第四N+摻雜區(qū)16的摻雜窗口 ；然后采用注入磷的方式進(jìn)行雜質(zhì)預(yù)摻雜，注入劑量可在5E151E16之間，然后在擴(kuò)散爐管中家進(jìn)行雜質(zhì)再分布擴(kuò)散，結(jié)深最終控制使得三極管Ql、三極管Q2的hFE在100飛00之間，再分布擴(kuò)散的過程中同步生長(zhǎng)0.5 ii m左右的SiO2,所述SiO2薄膜作為下步金屬連線的絕緣介質(zhì)層；
步驟七、如圖8所示，在第一 N摻雜區(qū)5、第二 N摻雜區(qū)6、第一 P摻雜區(qū)7、第二 P摻雜區(qū)8、第三P摻雜區(qū)9、第四P摻雜區(qū)10、第五P摻雜區(qū)11、第一 N+摻雜區(qū)13、第二 N+摻雜區(qū)14、第三N+摻雜區(qū)15的SiO2上分別刻蝕出引線孔窗口，在電阻R的第四N+摻雜區(qū)16的SiO2上刻蝕出兩個(gè)引線孔窗口作為電阻R的兩個(gè)端口，然后采用電子束蒸發(fā)Al或者濺射Al的方式淀積金屬Al，最后光刻刻蝕金屬Al形成各組件的金屬連線，具體連接關(guān)系為:電阻R的第四N+摻雜區(qū)16的其中一個(gè)引線孔與三極管Q2的第一 N+摻雜區(qū)13相連，同時(shí)作為恒流源集成芯片的陰極；電阻R的第四N+摻雜區(qū)16的另一個(gè)引線孔與三極管Ql的第三N+摻雜區(qū)15、三極管Q2的第一 P摻雜區(qū)7相連；三極管Ql的第五P摻雜區(qū)11與恒流二極管CRD的第四P摻雜區(qū)10、三極管Q2的第第二 P摻雜區(qū)8、三極管Q2的第一 N摻雜區(qū)5相連；恒流二極管CRD的第二 N摻雜區(qū)6與恒流二極管CRD的第二 P摻雜區(qū)9、第二 N+摻雜區(qū)14相連；N_摻雜區(qū)I硅襯底的背面N+重?fù)诫s區(qū)2最后采用電子束蒸發(fā)或者濺射的方式淀積背面電極金屬，如鈦、鎳、銀等采用多層金屬結(jié)構(gòu)做為恒流源集成芯片的陽極。至此，本實(shí)施例一恒流源集成芯片的芯片制造過程結(jié)束。
[0024]如圖9所示為本發(fā)明典型的芯片平面布局應(yīng)用示意圖。對(duì)于本發(fā)明，在芯片封裝后可對(duì)電阻R的兩端電極進(jìn)行單獨(dú)封裝引線管腳，在外部外接電阻，邏輯上與電阻R形成并聯(lián)，從而通過調(diào)整外接電阻的大小，實(shí)現(xiàn)恒流源集成芯片恒流電流的線性調(diào)節(jié)。
[0025]實(shí)施例二、如圖10所示，本實(shí)施例與實(shí)施例一的區(qū)別在于，對(duì)摻雜區(qū)摻雜類型N、P型進(jìn)行互換，即N型變?yōu)镻型，P型變?yōu)镹型，結(jié)構(gòu)上仍然相同，最終實(shí)現(xiàn)的功能也相同，只是相應(yīng)的電極極性相反，即硅襯底的正面為陽極，背面為陰極。對(duì)應(yīng)于制造方法，也僅是摻雜雜質(zhì)類型與實(shí)施例一進(jìn)行互換，工藝要求相同。
[0026]實(shí)施例三、本實(shí)例與實(shí)例一及實(shí)例二的主要區(qū)別為，對(duì)其中的組件電阻R采用的是多晶硅電阻，而實(shí)例一及實(shí)例三采用的是硅N阱或者P阱電阻，采用多晶硅電阻，可以方便的調(diào)節(jié)其電阻阻值的溫度特性，從而最終獲得符合要求的恒流源恒流溫度特性。此種情況，理應(yīng)是本發(fā)明權(quán)利要求的等同特征。對(duì)應(yīng)于制造方法，本實(shí)例與實(shí)例一的前步驟一~步驟六相同，區(qū)別在于:
步驟七、如圖11所示，在娃襯底的正面SiO2上采用化學(xué)氣相淀積方式淀積一層0.6 μ m厚度的多晶硅薄膜，厚度可依據(jù)所需多晶硅電阻阻值大小、阻值溫度特性改變，然后采用注入磷的方式對(duì)多晶硅進(jìn)行摻雜，注入劑量可在1Ε14~1Ε16之間，具體可依據(jù)所需多晶硅電阻阻值大小、阻值溫度特性實(shí)際確定，然后對(duì)多晶硅進(jìn)行刻蝕，刻蝕出需要的多晶硅條(Poly) 17，然后再采用化學(xué)氣相淀積方式淀積一層厚度在0.2 μ m~1? μ m之間的SiO2薄膜作為多晶硅與下步金屬連線間的絕緣介質(zhì)層，最后采用擴(kuò)散爐管對(duì)多晶硅電阻進(jìn)行退火激活，退火溫度可在800°C~1150°C之間，退火時(shí)間可在10mirTl20min，具體的溫度與時(shí)間可依據(jù)所需多晶硅電阻阻值大小、阻值溫度特性需求實(shí)際確定。
[0027]步驟八、如圖12所示，在第一 N摻雜區(qū)5、第二 N摻雜區(qū)6、第一 P摻雜區(qū)7、第二P摻雜區(qū)8、第三P摻雜區(qū)9、第四P摻雜區(qū)10、第五P摻雜區(qū)11、第一 N+摻雜區(qū)13、第二 N+摻雜區(qū)14、第三N+摻雜區(qū)15的SiO2上分別刻蝕出引線孔窗口，在多晶硅條17的SiO2上刻蝕出兩個(gè)引線孔作為電阻R的兩個(gè)端口，然后采用電子束蒸發(fā)Al或者濺射Al的方式淀積金屬Al，最后光刻刻蝕Al形成各組件的金屬連線，具體連接關(guān)系為:電阻R的多晶硅條17的其中一個(gè)引線孔與三極管Q2的第一N+摻雜區(qū)13相連，同時(shí)作為恒流源集成芯片的陰極；電阻R的多晶硅條17的另一個(gè)引線孔與三極管Ql的第三N+摻雜區(qū)15、三極管Q2的第一P摻雜區(qū)7相連；三極管Ql的第五P摻雜區(qū)11與恒流二極管CRD的第四P摻雜區(qū)10、三極管Q2的第第二 P摻雜區(qū)8、三極管Q2的第一 N摻雜區(qū)5相連；恒流二極管CRD的第二 N摻雜區(qū)6與恒流二極管CRD的第二 P摻雜區(qū)9、第二 N+摻雜區(qū)14相連；硅襯底的背面N+重?fù)诫s區(qū)2最后采用電子束蒸發(fā)或者濺射的方式淀積背面電極金屬，如鈦、鎳、銀等采用多層金屬結(jié)構(gòu)做為恒流源集成芯片的陽極。至此，本實(shí)施例三恒流源集成芯片的芯片制造過程結(jié)束。
【權(quán)利要求】
1.一種可調(diào)恒流源集成芯片，其特征在于它包括作為N_摻雜區(qū)(I)的單晶硅N_型拋光片，在所述N_摻雜區(qū)(I)的背面設(shè)置有N+重?fù)诫s區(qū)(2)，在所述N_摻雜區(qū)(I)的正面設(shè)置有三極管Q2的第一 P—摻雜區(qū)(3)與恒流二極管CRD的第二 P—摻雜區(qū)(4)，在所述第一 P—摻雜區(qū)(3)上摻雜形成第一 N摻雜區(qū)(5)，在所述第二 P_摻雜區(qū)(4)上摻雜形成述第二 N摻雜區(qū)(6)，在所述第一 N摻雜區(qū)(5)上形成第一 P摻雜區(qū)(7)，在第一 P_摻雜區(qū)(3)上形成第二P摻雜區(qū)(8)，在所述第二 P—摻雜區(qū)(4)上形成第三P摻雜區(qū)(9)和第四P摻雜區(qū)(10)，在硅襯底的N—摻雜區(qū)(I)上分別形成三極管(Ql)的第五P摻雜區(qū)(11)與電阻R的第六P摻雜區(qū)(12)，在所述第一 P摻雜區(qū)(7)上形成第一 N+摻雜區(qū)(13);在硅襯底的N_摻雜區(qū)(I)上形成第二 N+摻雜區(qū)(14);在第五P摻雜區(qū)(11)上形成第三N+摻雜區(qū)(15);在電阻R的第六P摻雜區(qū)(12)上形成第四N+摻雜區(qū)(16)，所述電阻R的第四N+摻雜區(qū)(16)的一端與第一 N+摻雜區(qū)(13)相連，同時(shí)作為恒流源集成芯片的陰極；所述第四N+摻雜區(qū)(16)的另一端分別與第三N+摻雜區(qū)(15)、第一 P摻雜區(qū)(7)相連；所述第五P摻雜區(qū)(11)分別與第四P摻雜區(qū)(1210)、第二 P摻雜區(qū)(8)、第一 N摻雜區(qū)(5)相連；所述第二 N摻雜區(qū)(6)分別與第三P摻雜區(qū)(9)、第二 N+摻雜區(qū)(14)相連；所述N+重?fù)诫s區(qū)(2)作為恒流源集成芯片的陽極。
2.根據(jù)權(quán)利要求1所述的一種可調(diào)恒流源集成芯片，其特征在于對(duì)摻雜區(qū)摻雜類型N、P型進(jìn)行互換，即N型變?yōu)镻型，P型變?yōu)镹型，所述硅襯底的正面為陽極，背面為陰極。
3.根據(jù)權(quán)利要求1或2所述的一種可調(diào)恒流源集成芯片，其特征在于在所述電阻R正面的SiO2薄膜上設(shè)置有一多晶硅條(17)，使得多晶硅條形成電阻R，采用多晶硅電阻可以方便的調(diào)節(jié)其電阻阻值的溫度特性。
4.一種如權(quán)利要求1所述的可調(diào)恒流源集成芯片的制造方法，其特征在于所述方法包括以下步驟: 步驟一、取一片單晶硅N_型拋光片，作為N_摻雜區(qū)硅襯底； 步驟二、在N_摻雜區(qū)硅襯底的背面重?fù)诫s形成N+重?fù)诫s區(qū)； 步驟三、在N_摻雜區(qū)上同步形成三極管Q2的第一 P_摻雜區(qū)與恒流二極管CRD的第二P_摻雜區(qū)； 步驟四、在三極管Q2的第一 P—摻雜區(qū)上摻雜形成第一 N摻雜區(qū)，在恒流二極管CRD的第二摻雜區(qū)上摻雜形成第二 N摻雜區(qū)； 步驟五、在三極管Q2的第一 N摻雜區(qū)上形成第一 P摻雜區(qū)，在第一 P—摻雜區(qū)上形成第二 P摻雜區(qū)；在恒流二極管CRD的第二 P_摻雜區(qū)上形成第三P摻雜區(qū)及第四P摻雜區(qū)，在硅襯底的N_摻雜區(qū)上分別形成三極管Ql的第五P摻雜區(qū)與電阻R的第六P摻雜區(qū)； 步驟六、在三極管Q2的第一 P摻雜區(qū)上形成第一 N+摻雜區(qū)，在硅襯底的N—摻雜區(qū)上形成第二 N+摻雜區(qū)；在三極管Ql的第五P摻雜區(qū)上形成第三N+摻雜區(qū)；在電阻R的第六P摻雜區(qū)上形成第四N+摻雜區(qū)； 步驟七、在第一 N摻雜區(qū)、第二 N摻雜區(qū)、第一 P摻雜區(qū)、第二 P摻雜區(qū)、第三P摻雜區(qū)、第四P摻雜區(qū)、第五P摻雜區(qū)、第一 N+摻雜區(qū)、第二 N+摻雜區(qū)、第三N+摻雜區(qū)的SiO2上刻蝕出引線孔窗口，其中電阻R的第四N+摻雜區(qū)刻蝕出兩個(gè)引線孔窗口作為電阻R的兩個(gè)端口，電阻R的第四N+摻雜區(qū)的其中一個(gè)引線孔與三極管Q2的第一 N+摻雜區(qū)相連，同時(shí)作為恒流源集成芯片的陰極；電阻R的第四N+摻雜區(qū)的另一個(gè)引線孔與三極管Ql的第三N+摻雜區(qū)、三極管Q2的第一 P摻雜區(qū)相連；三極管Ql的第五P摻雜區(qū)與恒流二極管CRD的第四P摻雜區(qū)、三極管Q2的第二 P摻雜區(qū)、三極管Q2的第一 N摻雜區(qū)相連；恒流二極管CRD的第二 N摻雜區(qū)與恒流二極管CRD的第二 P摻雜區(qū)、第二 N+摻雜區(qū)相連；N_摻雜區(qū)硅襯底的背面N+重?fù)诫s區(qū)做為恒流源集成芯片的陽極。
5.根據(jù)權(quán)利要求4所述的一種可調(diào)恒流源集成芯片的制造方法，其特征在于在步驟六與步驟七之間添加一步，在所述電阻R正面的SiO2薄膜上刻蝕出需要的多晶硅條，然后淀積一層SiO2薄膜作為多晶硅與下步金屬連線間的絕緣介質(zhì)層，使得多晶硅條形成電阻R，采用多晶硅電阻可以方便的調(diào)節(jié)其電阻阻值的溫度特性。
【文檔編號(hào)】H01L27/06GK103811491SQ201410064490
【公開日】2014年5月21日 申請(qǐng)日期:2014年2月26日 優(yōu)先權(quán)日:2014年2月26日
【發(fā)明者】陳曉倫, 葉新民, 李建立, 馮東明, 王新潮 申請(qǐng)人:江陰新順微電子有限公司