碳化硅半導(dǎo)體裝置及其制造方法
碳化硅半導(dǎo)體裝置及其制造方法
【專利摘要】SiC半導(dǎo)體裝置具備以埋入溝槽(5a)內(nèi)的方式具有低濃度區(qū)域(5b)和高濃度區(qū)域(5c)的p型區(qū)域(5)，該溝槽(5a)形成在單元區(qū)域中，由低濃度區(qū)域(5b)構(gòu)成p型柱，并且由高濃度區(qū)域(5c)構(gòu)成p+型深層。由此，能夠由基于低濃度區(qū)域(5b)的p型柱和基于n型漂移層(2)的n型柱構(gòu)成SJ構(gòu)造，所以實(shí)現(xiàn)了導(dǎo)通電阻的降低。此外，通過(guò)基于高濃度區(qū)域(5c)的p+型深層在截止時(shí)阻斷漏極電位，所以能夠緩和對(duì)柵極絕緣膜(8)施加的電場(chǎng)，能夠防止柵極絕緣膜(8)被破壞。因此，SiC半導(dǎo)體裝置能夠?qū)崿F(xiàn)降低導(dǎo)通電阻和防止柵極絕緣膜(8)破壞這雙方。
【專利說(shuō)明】碳化硅半導(dǎo)體裝置及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)基于2012年6月13日申請(qǐng)的日本申請(qǐng)?zhí)?012 — 134031號(hào)以及2013年3月12日申請(qǐng)的日本申請(qǐng)?zhí)?013 — 49229號(hào)，此處引用其記載內(nèi)容。
【技術(shù)領(lǐng)域】
[0003]本申請(qǐng)涉及具有溝槽柵(trench gate)構(gòu)造的半導(dǎo)體開(kāi)關(guān)元件的碳化娃(以下稱為SiC)半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0004]以往，在專利文獻(xiàn)I中，提出了能夠?qū)崿F(xiàn)防止溝槽柵構(gòu)造的MOSFET中的柵極絕緣膜的破壞、并且提高元件的浪涌(surge)耐量(雪崩耐量)的SiC半導(dǎo)體裝置。具體而言，在溝槽柵構(gòu)造之間具備P+型深(de印)層直到比構(gòu)成溝槽柵構(gòu)造的溝槽的底面更深的位置，在單元區(qū)域的中央使P+型深層更深。像這樣，通過(guò)形成P+型深層，緩和MOSFET截止時(shí)在溝槽的底部處的電場(chǎng)集中，防止柵極絕緣膜的破壞，且通過(guò)使得P+型深層在單元區(qū)域的中央更深，從而提高元件的浪涌耐量。
[0005]此外，以往，在專利文獻(xiàn)2中，提出能夠降低溝槽柵構(gòu)造的MOSFET中的導(dǎo)通電阻的Si半導(dǎo)體裝置。具體而言，在溝槽柵構(gòu)造的下方，具備將構(gòu)成η型漂移(drift)層的η型柱(column)和p型柱反復(fù)交替地配置而成的超結(jié)(super junct1n)(以下稱為SJ)構(gòu)造。像這樣，通過(guò)具備SJ構(gòu)造，在MOSFET截止時(shí)在SJ內(nèi)均等地施加電場(chǎng)而抑制電場(chǎng)集中，在導(dǎo)通時(shí)構(gòu)成經(jīng)過(guò)SJ構(gòu)造內(nèi)的電流路徑，從而實(shí)現(xiàn)低導(dǎo)通電阻化。
[0006]現(xiàn)有技術(shù)文獻(xiàn)
[0007]專利文獻(xiàn)
[0008]專利文獻(xiàn)1:(日本)特開(kāi)2009 — 302091號(hào)公報(bào)
[0009]專利文獻(xiàn)2:(日本)特開(kāi)2004 - 241768號(hào)公報(bào)
【發(fā)明內(nèi)容】
[0010]但是，在如專利文獻(xiàn)I所示那樣具備P+型深層的構(gòu)造中還期望更進(jìn)一步降低導(dǎo)通電阻。此外，雖然還能夠如專利文獻(xiàn)2所示那樣將應(yīng)用于Si半導(dǎo)體裝置的SJ構(gòu)造對(duì)SiC半導(dǎo)體裝置應(yīng)用，但由于SiC的破壞電場(chǎng)強(qiáng)度與Si相比非常高，所以在截止時(shí)柵極絕緣膜上施加的電場(chǎng)強(qiáng)度大，可能產(chǎn)生柵極絕緣膜破壞。
[0011]本申請(qǐng)鑒于上述方面，其目的在于，提供能夠?qū)崿F(xiàn)降低導(dǎo)通電阻和防止柵極絕緣膜的破壞這雙方的SiC半導(dǎo)體裝置及其制造方法。
[0012]根據(jù)本申請(qǐng)的第一方式，SiC半導(dǎo)體裝置中，在從源極區(qū)域的表面形成到比基極區(qū)域更深的第一溝槽內(nèi)形成柵極絕緣膜和柵極電極從而構(gòu)成溝槽柵構(gòu)造，且在比第一溝槽深的第二溝槽內(nèi)形成具有第二導(dǎo)電型的第一低濃度區(qū)域以及第二導(dǎo)電型的第一高濃度區(qū)域而構(gòu)成的第二導(dǎo)電型區(qū)域，其中，所述第二導(dǎo)電型的第一低濃度區(qū)域的第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得比較低，所述第二導(dǎo)電型的第一高濃度區(qū)域在第一低濃度區(qū)域的表面形成且第二導(dǎo)電型雜質(zhì)濃度與第一低濃度區(qū)域相比被設(shè)定得高，并且比第一溝槽深從而構(gòu)成深層，作為經(jīng)由源極區(qū)域以及第二導(dǎo)電型區(qū)域?qū)⒒鶚O區(qū)域與源極電極電連接的構(gòu)造，且構(gòu)成通過(guò)第一低濃度區(qū)域以及漂移層之中的與第一低濃度區(qū)域?qū)χ玫牟糠址磸?fù)交替地構(gòu)成PN柱的超結(jié)構(gòu)造。
[0013]像這樣，構(gòu)成為具備以埋入第二溝槽內(nèi)的方式具有第一低濃度區(qū)域和第一高濃度區(qū)域的第二導(dǎo)電型區(qū)域。由此，能夠由第一低濃度區(qū)域構(gòu)成第二導(dǎo)電型柱，且由第一高濃度區(qū)域構(gòu)成深層。
[0014]從而，由于能夠由低濃度區(qū)域、漂移層、PN柱構(gòu)成SJ構(gòu)造，所以能夠?qū)崿F(xiàn)導(dǎo)通電阻的降低。此外，由于能夠通過(guò)基于高濃度區(qū)域的深層在截止時(shí)阻斷漏極電位，所以能夠緩和柵極絕緣膜上施加的電場(chǎng)，能夠防止柵極絕緣膜被破壞。因此，能夠設(shè)為能實(shí)現(xiàn)降低導(dǎo)通電阻和防止柵極絕緣膜的破壞這雙方的SiC半導(dǎo)體裝置。
[0015]根據(jù)本申請(qǐng)的第二方式，SiC半導(dǎo)體裝置具備外周耐壓構(gòu)造，以形成了半導(dǎo)體開(kāi)關(guān)元件的區(qū)域作為單元區(qū)域，外周耐壓構(gòu)造在包圍該單元區(qū)域的周圍的外周區(qū)域中構(gòu)成。外周耐壓構(gòu)造是雜質(zhì)埋入層，該雜質(zhì)埋入層配置在第三溝槽內(nèi)，且具有第二導(dǎo)電型雜質(zhì)濃度與第一低濃度區(qū)域相等的第二導(dǎo)電型的第二低濃度區(qū)域，該第三溝槽形成在外周區(qū)域中的漂移層之中的通過(guò)在外周區(qū)域形成的凹部去除了源極區(qū)域以及基極區(qū)域而露出的部分，且從該漂移層的表面形成。
[0016]像這樣，構(gòu)成為在外周區(qū)域中，也具備與單元區(qū)域的第二導(dǎo)電型區(qū)域相同的結(jié)構(gòu)的雜質(zhì)埋入層，將該雜質(zhì)埋入層埋入第三溝槽內(nèi)。因此，能夠通過(guò)雜質(zhì)埋入層實(shí)現(xiàn)保護(hù)環(huán)的功能。并且，關(guān)于這樣的雜質(zhì)埋入層，由于能夠與單元區(qū)域的第二導(dǎo)電型區(qū)域同時(shí)形成，所以能夠使其制造工序公共化，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0017]根據(jù)本申請(qǐng)的第三方式，一種具備半導(dǎo)體開(kāi)關(guān)元件的SiC半導(dǎo)體裝置的制造方法，其特征在于，具有:準(zhǔn)備半導(dǎo)體襯底的工序，其中，所述半導(dǎo)體襯底為:在碳化硅襯底的主表面上形成漂移層，且在該漂移層上形成基極區(qū)域，進(jìn)而在該基極區(qū)域之上形成源極區(qū)域；使用半導(dǎo)體襯底之中的第二溝槽的形成預(yù)定區(qū)域開(kāi)口的掩膜來(lái)進(jìn)行蝕刻，從而形成第二溝槽的工序；在第二溝槽內(nèi)使第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得比較低的第二導(dǎo)電型的第一層外延成長(zhǎng)且使第二導(dǎo)電型雜質(zhì)濃度與該第一層相比被設(shè)定得比較高的第二導(dǎo)電型的第二層外延成長(zhǎng)的工序；以及以源極區(qū)域露出的方式部分地去除第一層、第二層，由第二溝槽內(nèi)殘留的第一層、第二層構(gòu)成第一低濃度區(qū)域以及第一高濃度區(qū)域的工序。
[0018]像這樣，通過(guò)在相同的第二溝槽內(nèi)按順序埋入不同的雜質(zhì)濃度的第一層、第二層來(lái)構(gòu)成第一低濃度區(qū)域和第一高濃度區(qū)域。從而，與通過(guò)獨(dú)立的工序分別形成用于構(gòu)成第二導(dǎo)電型柱的第一低濃度區(qū)域和用于構(gòu)成深層的第一高濃度區(qū)域的情況相比，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0019]根據(jù)本申請(qǐng)的第四方式，在具備半導(dǎo)體開(kāi)關(guān)元件的SiC半導(dǎo)體裝置的制造方法中，以形成了半導(dǎo)體開(kāi)關(guān)元件的區(qū)域作為單元區(qū)域，設(shè)為具備在包圍該單元區(qū)域的周圍的外周區(qū)域中構(gòu)成的外周耐壓構(gòu)造，與形成第二溝槽的工序同時(shí)進(jìn)行在外周區(qū)域中形成第三溝槽的工序；與在第二溝槽內(nèi)形成第一層、第二層的工序同時(shí)進(jìn)行在第三溝槽中形成第一層、第二層的工序；與部分地去除第一層、第二層而構(gòu)成第一低濃度區(qū)域以及第一高濃度區(qū)域的工序同時(shí)，進(jìn)行通過(guò)第三溝槽內(nèi)殘留的第一層、第二層形成第二導(dǎo)電型雜質(zhì)濃度與第一低濃度區(qū)域相等的第二導(dǎo)電型的第二低濃度區(qū)域，并且形成第二導(dǎo)電型雜質(zhì)濃度比第二低濃度區(qū)域高、且比第一溝槽深的第二導(dǎo)電型的第二高濃度區(qū)域，從而形成雜質(zhì)埋入?yún)^(qū)域的工序；之后，進(jìn)行在外周區(qū)域之中的形成雜質(zhì)埋入?yún)^(qū)域的區(qū)域中形成凹部，從而在形成了凹部的區(qū)域中使漂移層露出的工序。
[0020]像這樣，由雜質(zhì)埋入?yún)^(qū)域構(gòu)成外周區(qū)域中具備的外周耐壓構(gòu)造，使構(gòu)成雜質(zhì)埋入?yún)^(qū)域的第二低濃度區(qū)域和第二高濃度區(qū)域的形成工序與構(gòu)成單元區(qū)域中具備的第二導(dǎo)電型區(qū)域的第一低濃度區(qū)域和第一高濃度區(qū)域的形成工序公共化。由此，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
【專利附圖】
【附圖說(shuō)明】
[0021]本申請(qǐng)的上述目的以及其他目的、特征或優(yōu)點(diǎn)通過(guò)一邊參照附圖一邊進(jìn)行下述的詳細(xì)記述而變得更為明確。在附圖中，
[0022]圖1是本申請(qǐng)的第一實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0023]圖2是圖1的II 一 II線上的SiC半導(dǎo)體裝置的剖面圖。
[0024]圖3中(a)?(f)是表示圖1所示的SiC半導(dǎo)體裝置的制造工序的剖面圖。
[0025]圖4是本申請(qǐng)的第二實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0026]圖5是本申請(qǐng)的第三實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0027]圖6是本申請(qǐng)的第四實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0028]圖7是第四實(shí)施方式的變形例所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0029]圖8是本申請(qǐng)的第五實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0030]圖9是本申請(qǐng)的第六實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0031]圖10是本申請(qǐng)的第七實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0032]圖11是本申請(qǐng)的第八實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0033]圖12是本申請(qǐng)的第九實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0034]圖13是圖12的XIII — XIII線上的SiC半導(dǎo)體裝置的剖面圖。
[0035]圖14是本申請(qǐng)的第十實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0036]圖15中(a)?(f)是表示圖14所示的SiC半導(dǎo)體裝置的制造工序的剖面圖。
[0037]圖16是其他實(shí)施方式中說(shuō)明的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0038]圖17是其他實(shí)施方式中說(shuō)明的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0039]圖18是其他實(shí)施方式中說(shuō)明的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
【具體實(shí)施方式】
[0040]以下，基于【專利附圖】
/[文檔編號(hào)].gif)
【附圖說(shuō)明】本申請(qǐng)的實(shí)施方式。另外，在以下的各實(shí)施方式之間，對(duì)相互相同或等同的部分賦予相同標(biāo)記而進(jìn)行說(shuō)明。
[0041](第一實(shí)施方式)
[0042]說(shuō)明本申請(qǐng)的第一實(shí)施方式。在此，以作為溝槽柵構(gòu)造的半導(dǎo)體開(kāi)關(guān)元件形成了反轉(zhuǎn)型的MOSFET而成的SiC半導(dǎo)體裝置為例進(jìn)行說(shuō)明。
[0043]圖1所示的SiC半導(dǎo)體裝置構(gòu)成為具有形成半導(dǎo)體元件的單元區(qū)域和外周區(qū)域(終端構(gòu)造區(qū)域)，其中，所述外周區(qū)域具備包圍該單元區(qū)域的外周耐壓構(gòu)造。在本實(shí)施方式中，具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET作為半導(dǎo)體元件。
[0044]如圖2所示，將在由SiC構(gòu)成的η.型襯底I的主表面上使由SiC構(gòu)成的η型漂移層2和P型基極區(qū)域3、以及η+型源極區(qū)域4按順序外延成長(zhǎng)而成的結(jié)構(gòu)用作半導(dǎo)體襯底，來(lái)形成SiC半導(dǎo)體裝置。
[0045]關(guān)于η+型襯底I, η型雜質(zhì)濃度例如被設(shè)為1.0X 1019/cm3,厚度被設(shè)為300 μ m左右。η型漂移層2在下層部2a和上層部2b中η型雜質(zhì)濃度改變，下層部2a例如被設(shè)為1.5?6.0 X 11Vcm3且厚度6.0 μ m，上層部2b被設(shè)為比下層部低的濃度，例如被設(shè)為0.5?2.0X 11Vcm3且厚度2.0 μ m。下層部2a成為構(gòu)成η型柱的部分,考慮與后述的P型柱的電荷平衡而設(shè)定雜質(zhì)濃度或?qū)挾鹊取?br> [0046]此夕卜，P型基極區(qū)域3構(gòu)成為P型雜質(zhì)濃度例如為1.5?6.0X 1016/cm3,厚度
0.5 μ m左右。n+型源極區(qū)域4構(gòu)成為表層部中的η型雜質(zhì)濃度例如2.5 X 118?1.0 X 119/cm3,厚度0.5 μ m左右。
[0047]在單元區(qū)域中，在半導(dǎo)體襯底的表面?zhèn)葰埩鬚型基極區(qū)域3以及η.型源極區(qū)域4，以貫通該η+型源極區(qū)域4以及P型基極區(qū)域3而到達(dá)η型漂移層2的方式形成了 ρ型區(qū)域5。
[0048]ρ型區(qū)域5以埋入溝槽5a內(nèi)的方式形成，構(gòu)成為具有P型雜質(zhì)濃度不同的兩個(gè)區(qū)域5b、5c,其中，溝槽5a以到達(dá)n+型襯底I的方式形成。具體而言，P型區(qū)域5由溝槽5a的內(nèi)壁面即在底面以及側(cè)面上形成的低濃度區(qū)域5b、和ρ型雜質(zhì)濃度被設(shè)為比低濃度區(qū)域5b高的濃度的高濃度區(qū)域5c構(gòu)成。
[0049]低濃度區(qū)域5b是構(gòu)成ρ型柱的部分，構(gòu)成為例如P型雜質(zhì)濃度為4.15 X 116?
1.65 X 117Cm3,寬度為0.8 μ m，厚度為8 μ m。具體而言，由低濃度區(qū)域5b之中的在溝槽5a的底面上形成的部分構(gòu)成P型柱，該部分的厚度與下層部2a大致相等。考慮與η型柱的電荷平衡而設(shè)定低濃度區(qū)域5b的寬度(即溝槽5a的寬度)以及ρ型雜質(zhì)濃度。
[0050]高濃度區(qū)域5c是構(gòu)成ρ+型深層的部分。高濃度區(qū)域5c的底部形成到比用于構(gòu)成后述的溝槽柵構(gòu)造的溝槽6的底部更深的位置，構(gòu)成為在高濃度區(qū)域5c的底部?jī)?yōu)先產(chǎn)生體擊穿(body break)。設(shè)定高濃度區(qū)域5c的ρ型雜質(zhì)濃度和寬度以使在體擊穿時(shí)不會(huì)完全耗盡，構(gòu)成為例如P型雜質(zhì)濃度為2.5 X 118?1.0 X 11Vcm3,深度為3 μ m。例如，在η型漂移層2的上層部2b的η型雜質(zhì)濃度被設(shè)定為1.0XlOlfVcm3的情況下，若設(shè)想為在截止時(shí)施加1200V的漏極電壓，則只要高濃度區(qū)域5c的ρ型雜質(zhì)濃度以及寬度為上述值，即使到達(dá)破壞電場(chǎng)強(qiáng)度也留有不耗盡的區(qū)域。由此，能夠有效地引出擊穿(break down)電流。
[0051]這樣構(gòu)成的ρ型區(qū)域5如圖1所示那樣，以包圍單元區(qū)域的外緣的方式被布局為角部被倒圓的四方形，并且在其內(nèi)側(cè)將一個(gè)方向設(shè)為長(zhǎng)度方向的線狀的區(qū)域被并排多根從而布局為條紋狀。
[0052]此外，以貫通ρ型基極區(qū)域3以及n+型源極區(qū)域4而到達(dá)η型漂移層2的方式，形成例如寬度為0.8 μ m，深度為2.0 μ m的溝槽6。以與該溝槽6的側(cè)面相接的方式配置了上述的P型基極區(qū)域3以及n+型源極區(qū)域4。溝槽6通過(guò)將圖2的紙面左右方向設(shè)為寬度方向，將紙面垂直方向設(shè)為長(zhǎng)度方向，將紙面上下方向設(shè)為深度方向的線狀的布局而形成。
[0053]此外，溝槽6通過(guò)多根平行地等間隔排列從而成為條紋狀。并且，在各溝槽6之間，上述的P型區(qū)域5之中的成為線狀的部分逐根被配置。各溝槽6的側(cè)面與P型區(qū)域5相離規(guī)定距離，在P型基極區(qū)域3之中的與溝槽6的側(cè)面相接的部分形成溝道，流過(guò)電流。此外，如圖1所示，相對(duì)于各溝槽6的前端，ρ型區(qū)域5的前端突出距離a而配置。距離a比η型漂移層2的下層部2a的厚度大，換言之比高濃度區(qū)域5c的下表面與η型漂移層2的下表面的距離大，比起高濃度區(qū)域5c的前端，各溝槽6的前端被配置在內(nèi)側(cè)。
[0054]進(jìn)而，溝槽6的內(nèi)壁面被柵極絕緣膜8覆蓋。柵極絕緣膜8例如由對(duì)溝槽6的內(nèi)壁面進(jìn)行了熱氧化而成的熱氧化膜等構(gòu)成，柵極絕緣膜8的厚度在溝槽6的側(cè)面?zhèn)群偷撞總?cè)都為75nm左右。在圖1以及圖2中，柵極絕緣膜8的底部以及兩前端部的角部成為有棱角的形狀，但還能夠預(yù)先對(duì)溝槽6進(jìn)行倒角處理而成為圓角的形狀。這樣，能夠?qū)艠O絕緣膜8整體地以均勻的膜厚構(gòu)成，能夠使得在溝槽6的角部不變薄。并且，在該柵極絕緣膜8的表面，以埋入溝槽6的方式形成了柵極電極9。
[0055]此外，在n+型源極區(qū)域4以及ρ型區(qū)域5的表面和柵極電極9的表面，經(jīng)由層間絕緣膜10形成了源極電極11和柵極布線(未圖示)。源極電極11以及柵極布線由多個(gè)金屬(例如Ni/Al等)構(gòu)成，至少與η型SiC(具體而言n+型源極區(qū)域4)接觸的部分由能夠與η型SiC歐姆接觸的金屬構(gòu)成,至少與P型SiC(具體而言ρ型區(qū)域5)接觸的部分由能夠與P型SiC歐姆接觸的金屬構(gòu)成。另外，這些源極電極11以及柵極布線通過(guò)在層間絕緣膜10上形成而被電絕緣，通過(guò)在層間絕緣膜10上形成的接觸孔，源極電極11經(jīng)由η+型源極區(qū)域4以及ρ型區(qū)域5與ρ型基極區(qū)域3電接觸，柵極布線與柵極電極9電接觸。
[0056]并且，在η+型襯底I的背面?zhèn)刃纬闪伺cη+型襯底I電連接的漏極電極12。通過(guò)這樣的構(gòu)造，構(gòu)成η溝道型的反轉(zhuǎn)型的溝槽柵構(gòu)造的M0SFET。并且，這樣的MOSFET通過(guò)被配置在各P型區(qū)域5之間而構(gòu)成單元區(qū)域。
[0057]另一方面，在外周區(qū)域中，以貫通η+型源極區(qū)域4以及ρ型基極區(qū)域3而到達(dá)η型漂移層2的方式形成凹部20從而成為臺(tái)面(mesa)構(gòu)造。為此，在離開(kāi)單元區(qū)域的位置上去除P型基極區(qū)域3，使η型漂移層2露出。
[0058]此外，在位于凹部20下方的η型漂移層2的表層部上，以包圍單元區(qū)域的方式，具備多根(圖1中記載為3根)P型雜質(zhì)埋入層21。P型雜質(zhì)埋入層21與上述的P型區(qū)域5相同，成為在溝槽21a內(nèi)具備低濃度區(qū)域21b和高濃度區(qū)域21c的構(gòu)造。使ρ型雜質(zhì)埋入層21之中的高濃度區(qū)域21c作為保護(hù)環(huán)(guard ring)而發(fā)揮作用。該P(yáng)型雜質(zhì)埋入層21以能夠作為保護(hù)環(huán)而發(fā)揮作用的濃度以及深度構(gòu)成即可，但在本實(shí)施方式中，設(shè)為低濃度區(qū)域21b和高濃度區(qū)域21c分別是與ρ型區(qū)域5的低濃度區(qū)域5b相同的濃度。并且，在低濃度區(qū)域21b之中的在溝槽21a的底面形成的部分的厚度與下層部2a大致相等。
[0059]并且，雖未圖示，根據(jù)需要通過(guò)在ρ型雜質(zhì)埋入層21的更外周具備EQR構(gòu)造，從而構(gòu)成具備包圍單元區(qū)域的外周耐壓構(gòu)造的外周區(qū)域。
[0060]通過(guò)以上那樣的構(gòu)造，構(gòu)成本實(shí)施方式所涉及的SiC半導(dǎo)體裝置。接下來(lái)，參照?qǐng)D3說(shuō)明本實(shí)施方式所涉及的SiC半導(dǎo)體裝置的制造方法。
[0061]〔圖3(a)所示的工序〕
[0062]首先，作為半導(dǎo)體襯底，準(zhǔn)備在由SiC構(gòu)成的n+型襯底I的主表面上使由SiC構(gòu)成的η型漂移層2和ρ型基極區(qū)域3、以及η+型源極區(qū)域4按順序外延成長(zhǎng)而成的三重外延襯底。
[0063]〔圖3(b)所示的工序〕
[0064]在η.型源極區(qū)域4的表面配置了掩膜件(未圖示)之后，通過(guò)光刻法使掩膜件之中的P型區(qū)域5以及P型雜質(zhì)埋入層21的形成預(yù)定位置開(kāi)口。并且，在配置了掩膜件的狀態(tài)下進(jìn)行RIE (反應(yīng)離子蝕刻，Reactive 1n Etching)等的各向異性蝕刻,從而在ρ型區(qū)域5以及ρ型雜質(zhì)埋入層21的形成預(yù)定位置上形成溝槽5a、21a。之后，去除掩膜件。
[0065]〔圖3(c)所示的工序〕
[0066]使用外延成長(zhǎng)裝置，包含溝槽5a、21a內(nèi)而在n+型源極區(qū)域4的表面整個(gè)面上對(duì)用于形成低濃度區(qū)域5b、21b的被設(shè)定為比較低的雜質(zhì)濃度的P型層(第一層)31a進(jìn)行成膜。接著，改變P型摻雜劑的導(dǎo)入量而進(jìn)行外延成長(zhǎng)，在P型層31a之上對(duì)用于形成高濃度區(qū)域5c、21c的以比較高的雜質(zhì)濃度構(gòu)成的ρ+型層(第二層)31b進(jìn)行成膜。由這些ρ型層31a以及ρ+型層31b埋入溝槽5a、21a內(nèi)。
[0067]〔圖3(d)所示的工序〕
[0068]通過(guò)基于研磨或CMP (化學(xué)機(jī)械拋光，Chemical Mechanical Polishing)等的平坦化，使η.型源極區(qū)域4的表面露出。由此，ρ型層31a以及p+型層31b僅殘留于溝槽5a、21a內(nèi)。這樣，由ρ型層31a構(gòu)成低濃度區(qū)域5b、21b,且由p+型層31b構(gòu)成高濃度區(qū)域5c、21c,從而ρ型區(qū)域5以及ρ型雜質(zhì)埋入層21被構(gòu)成。
[0069]另外，若通過(guò)CMP那樣的平坦化研磨來(lái)進(jìn)行該工序，則能表面狀態(tài)好地進(jìn)行平坦化，所以在之后進(jìn)行的用于構(gòu)成溝槽柵構(gòu)造的溝槽6的形成中，也能夠?qū)崿F(xiàn)尺寸精度高的溝槽形狀。因此，微細(xì)化的元件變得能夠容易實(shí)現(xiàn)。此外，由于通過(guò)外延成長(zhǎng)而構(gòu)成P型區(qū)域5以及ρ型雜質(zhì)埋入層21，所以與離子注入不同，能夠構(gòu)成沒(méi)有離子注入損傷的PN節(jié)。此外，由于能夠形成通過(guò)離子注入不可能實(shí)現(xiàn)的長(zhǎng)寬比大的層，所以單元尺寸的微細(xì)化變得容易。
[0070]〔圖3(e)所示的工序〕
[0071]在η.型源極區(qū)域4、ρ型區(qū)域5以及ρ型雜質(zhì)埋入層21的表面配置了掩膜件(未圖示)之后，通過(guò)光刻法使掩膜件之中的溝槽6以及凹部20的形成預(yù)定位置開(kāi)口。并且，通過(guò)在配置了掩膜件的狀態(tài)下進(jìn)行RIE等的各向異性蝕刻，在單元區(qū)域中形成溝槽6且在外周區(qū)域中形成凹部20。之后，去除掩膜件。
[0072]并且，根據(jù)需要，實(shí)施基于1600度以上的減壓下的氫氣、例如1625 °C、
2.7X104Pa(200Torr)的高溫氫氣氣氛下的熱處理的氫蝕刻。通過(guò)該氫蝕刻進(jìn)行溝槽6的內(nèi)壁面的倒角處理，溝槽6的開(kāi)口入口和角部被倒角，且進(jìn)行溝槽蝕刻的損傷去除。
[0073]〔圖3(f)所示的工序〕
[0074]在通過(guò)基于濕氣氛的熱氧化而形成了柵極絕緣膜8之后，在柵極絕緣膜8的表面對(duì)摻雜的(doped)Poly — Si層進(jìn)行成膜,對(duì)該摻雜的Poly — Si層進(jìn)行構(gòu)圖(patterning)從而殘留于溝槽6內(nèi)，形成柵極電極9。關(guān)于之后的工序，與以往相同，進(jìn)行層間絕緣膜10的形成工序、基于光蝕刻(photo-etching)的接觸孔形成工序、沉積(deposit1n) 了電極材料之后進(jìn)行構(gòu)圖從而形成源極電極11和柵極布線層的工序、在n+型襯底I的背面形成漏極電極12的工序等。由此，在單元區(qū)域中具備圖2所示的溝槽柵構(gòu)造的MOSFET且在外周區(qū)域具備包圍單元區(qū)域的外周耐壓構(gòu)造的SiC半導(dǎo)體裝置完成。
[0075]如上說(shuō)明，在本實(shí)施方式中，構(gòu)成為在單元區(qū)域中具備以埋入溝槽5a內(nèi)的方式具有低濃度區(qū)域5b和高濃度區(qū)域5c的ρ型區(qū)域5，其中，所述溝槽5a形成為到達(dá)n+型襯底
I。由此，能夠通過(guò)低濃度區(qū)域5b構(gòu)成ρ型柱,且通過(guò)高濃度區(qū)域5c構(gòu)成ρ+型深層。
[0076]從而，能夠通過(guò)基于低濃度區(qū)域5b的ρ型柱和基于η型漂移層2的η型柱構(gòu)成SJ構(gòu)造，所以能夠?qū)崿F(xiàn)導(dǎo)通電阻的降低。此外，由于能夠通過(guò)基于高濃度區(qū)域5c的ρ+型深層在截止時(shí)阻斷漏極電位，所以能夠緩和對(duì)柵極絕緣膜8施加的電場(chǎng)，能夠防止柵極絕緣膜8被破壞。同樣，由于能夠通過(guò)基于高濃度區(qū)域5c的ρ+型深層在截止時(shí)阻斷漏極電位，所以能夠使P型基極區(qū)域3的電場(chǎng)不上升。因此，即使在使P型基極區(qū)域3的雜質(zhì)濃度成為低濃度而得到高的溝道移動(dòng)度的情況下，也能夠抑制穿通(punch through)現(xiàn)象的產(chǎn)生,能夠得到高的漏極耐壓。進(jìn)而，由于將高濃度區(qū)域5c直接連接到源極電極11，所以還能夠?qū)崿F(xiàn)浪涌耐量高的元件。由此，能夠成為能實(shí)現(xiàn)降低導(dǎo)通電阻和防止柵極絕緣膜8的破壞這雙方的SiC半導(dǎo)體裝置。
[0077]此外，使得ρ型區(qū)域5的前端相對(duì)于各溝槽6的前端突出距離a而配置，使距離a比η型漂移層2的下層部2a的厚度、換言之高濃度區(qū)域5c的下表面與η型漂移層2的下表面之間的距離大。由于設(shè)為這樣的布局，能夠使得各高濃度區(qū)域5c的前端一定比各溝槽6的前端突出，在溝槽6的前端也能夠緩和對(duì)柵極絕緣膜8施加的電場(chǎng)，能夠防止柵極絕緣膜8被破壞。
[0078]并且，通過(guò)在相同的溝槽5a內(nèi)按順序埋入不同的雜質(zhì)濃度的P型層而構(gòu)成這種構(gòu)造的SiC半導(dǎo)體裝置中的低濃度區(qū)域5b和高濃度區(qū)域5c。從而，與通過(guò)獨(dú)立的工序分別形成用于構(gòu)成P柱的低濃度區(qū)域5b和用于構(gòu)成ρ+型深層的高濃度區(qū)域5c的情況相比，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0079]此外，在外周區(qū)域中，也具備與單元區(qū)域的P型區(qū)域5相同的結(jié)構(gòu)的ρ型雜質(zhì)埋入層21，構(gòu)成為具備以將ρ型雜質(zhì)埋入層21埋入以到達(dá)η.型襯底I的方式形成的溝槽21a內(nèi)的低濃度區(qū)域21b和高濃度區(qū)域21c。因此，能夠通過(guò)高濃度區(qū)域21c實(shí)現(xiàn)保護(hù)環(huán)的功能。并且，能夠?qū)⑦@樣的P型雜質(zhì)埋入層21與單元區(qū)域的ρ型區(qū)域5同時(shí)形成，所以能夠使其制造工序公共化，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0080](第二實(shí)施方式)
[0081]說(shuō)明本申請(qǐng)的第二實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式改變了溝槽6和凹部20的深度的實(shí)施方式，關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0082]如圖4所示，在本實(shí)施方式中，改變溝槽6和凹部20的深度。具體而言，使得凹部20變得比溝槽6深。像這樣，通過(guò)將溝槽6和凹部20的深度分別設(shè)定，能夠分別進(jìn)行耐壓設(shè)計(jì)，例如，能夠使得在外周區(qū)域中產(chǎn)生擊穿等，適當(dāng)?shù)卣{(diào)整耐壓。
[0083]另外，這樣的構(gòu)造的SiC半導(dǎo)體裝置只要將溝槽6的形成工序和凹部20的形成工序作為不同的工序來(lái)實(shí)施即可，關(guān)于其他工序與第一實(shí)施方式相同。
[0084](第三實(shí)施方式)
[0085]說(shuō)明本申請(qǐng)的第三實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了 P型雜質(zhì)埋入層21的結(jié)構(gòu)的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0086]如圖5所示，在本實(shí)施方式中，改變溝槽2Ia以及ρ型雜質(zhì)埋入層21的深度，設(shè)為隨著從單元區(qū)域向外周方向遠(yuǎn)離而溝槽21a以及ρ型雜質(zhì)埋入層21的深度依次變淺的構(gòu)造。像這樣，通過(guò)使P型雜質(zhì)埋入層21的深度逐漸變化，從而能夠以沿著外周區(qū)域上的等電位線分布的形狀構(gòu)成P型雜質(zhì)埋入層21，能夠使終端構(gòu)造所需的區(qū)域變小。由此，能夠?qū)崿F(xiàn)SiC半導(dǎo)體裝置的尺寸的小型化。
[0087]另外，要構(gòu)成這樣的深度不同的ρ型雜質(zhì)埋入層21，還存在通過(guò)將溝槽21a以不同的工序形成從而使深度變化的方法，但能夠使用將溝槽21a的寬度隨著從單元區(qū)域遠(yuǎn)離而變窄的方法。由于溝槽21a的寬度越窄則蝕刻氣體越難以進(jìn)入，蝕刻速率變慢。因此，通過(guò)使溝槽21a的寬度隨著從單元區(qū)域遠(yuǎn)離而變窄，即使同時(shí)形成用于形成各P型雜質(zhì)埋入層21的溝槽21a，也使得各溝槽21a的深度變化。從而，只要采用這樣的方法，就能夠同時(shí)形成一個(gè)個(gè)溝槽21a，而不是以不同的工序形成，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0088](第四實(shí)施方式)
[0089]說(shuō)明本申請(qǐng)的第四實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式而成為具備P型降低表面電場(chǎng)(RESURF)層的構(gòu)造的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同,所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0090]如圖6所示，將在外周區(qū)域上形成的凹部20設(shè)為深度變化的帶階梯形狀，隨著從單元區(qū)域向外周方向遠(yuǎn)離而階段性地深度變深。在凹部20之中的單元區(qū)域側(cè)的階梯處，其底部被設(shè)定為比P型基極區(qū)域3的底部淺，成為ρ型基極區(qū)域3殘留的狀態(tài)。此外，在凹部20之中的從單元區(qū)域遠(yuǎn)離的階梯處，其底部被設(shè)定為比P型基極區(qū)域3的底部深，成為ρ型基極區(qū)域3沒(méi)有殘留的狀態(tài)。
[0091]在這樣的構(gòu)造的SiC半導(dǎo)體裝置中，能夠使凹部20之中的單元區(qū)域側(cè)的階梯的底部殘留的P型基極區(qū)域3作為P型降低表面電場(chǎng)層22而發(fā)揮作用。P+型降低表面電場(chǎng)層22包圍單元區(qū)域且被配置在ρ型雜質(zhì)埋入層21的內(nèi)側(cè)，與ρ型雜質(zhì)埋入層21相同，例如形成為各角部被倒圓的四方形的布局。
[0092]像這樣，能夠設(shè)為不僅具備ρ型雜質(zhì)埋入層21還具備ρ型降低表面電場(chǎng)層22的構(gòu)造，能夠更有效地實(shí)現(xiàn)電場(chǎng)緩和，所以能夠使得對(duì)單元區(qū)域不做貢獻(xiàn)的終端構(gòu)造的面積變小。從而，能夠?qū)崿F(xiàn)SiC半導(dǎo)體裝置的尺寸(芯片尺寸)的小型化，進(jìn)而能夠?qū)崿F(xiàn)制造成本的削減。
[0093](第四實(shí)施方式的變形例)
[0094]具備上述第四實(shí)施方式那樣的ρ型降低表面電場(chǎng)層22的構(gòu)造也能夠如圖7所示那樣，通過(guò)在η型漂移層2的表層部形成ρ型降低表面電場(chǎng)層22來(lái)實(shí)現(xiàn)。例如能夠在形成了凹部20之后，通過(guò)使用了掩膜的ρ型雜質(zhì)的離子注入來(lái)形成P型降低表面電場(chǎng)層22。
[0095](第五實(shí)施方式)
[0096]說(shuō)明本申請(qǐng)的第五實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了 P型區(qū)域5的周圍的結(jié)構(gòu)的實(shí)施方式，關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0097]如圖8所示，以包圍ρ型區(qū)域5的周圍的方式，具備由η—型層或I型層構(gòu)成的周邊區(qū)域23。該周邊區(qū)域23通過(guò)以覆蓋溝槽5a的內(nèi)壁面的方式以規(guī)定厚度外延成長(zhǎng)而形成，在其內(nèi)側(cè)形成低濃度區(qū)域5b以及高濃度區(qū)域5c，從而構(gòu)成被周邊區(qū)域23包圍的ρ型區(qū)域5。
[0098]像這樣，通過(guò)具備周邊區(qū)域23，能夠使導(dǎo)通時(shí)的漏極一源極間電容變小，能夠降低SJ構(gòu)造特有的急劇的漏極一源極間電容，所以能夠進(jìn)一步提高開(kāi)關(guān)特性。
[0099](第六實(shí)施方式)
[0100]說(shuō)明本申請(qǐng)的第六實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了 P型雜質(zhì)埋入層21的結(jié)構(gòu)的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0101]如圖9所示，P型雜質(zhì)埋入層21也可以沒(méi)有高濃度區(qū)域21c而僅由低濃度區(qū)域21b構(gòu)成。像這樣，通過(guò)自外周區(qū)域起沒(méi)有高濃度區(qū)域21c，能夠?qū)崿F(xiàn)進(jìn)一步的耐壓提高。
[0102]這樣的構(gòu)造能夠由例如以下那樣的方法來(lái)制造。例如，通過(guò)將溝槽5a、21a分別形成，使得溝槽21a的深度比溝槽5a的深度淺，從而能夠使高濃度區(qū)域21c與高濃度區(qū)域21c相比底部的位置更高。因此，在形成凹部20時(shí)，能夠?qū)⒏邼舛葏^(qū)域21c全部去除，能夠?qū)崿F(xiàn)圖9的構(gòu)造。此外，例如，通過(guò)將溝槽6和凹部20分別形成，使得凹部20的深度加深而全部去除在溝槽21a內(nèi)成膜的高濃度區(qū)域21c的部分，從而也能夠?qū)崿F(xiàn)圖9的構(gòu)造。此外，通過(guò)使溝槽21a的寬度比溝槽5a的寬度窄，溝槽21a比溝槽5a蝕刻速率慢，從而使得高濃度區(qū)域21c與高濃度區(qū)域5c相比底部的位置成為更高的位置。這樣，能夠在同時(shí)形成溝槽6以及凹部20時(shí)去除全部高濃度區(qū)域21c，能夠?qū)崿F(xiàn)圖9的構(gòu)造。
[0103](第七實(shí)施方式)
[0104]說(shuō)明本申請(qǐng)的第七實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了外周區(qū)域中的外周耐壓構(gòu)造的實(shí)施方式，關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0105]如圖10所示，將外周區(qū)域所具備的ρ型雜質(zhì)埋入層21布局為點(diǎn)狀。點(diǎn)的間隔也可以為一定，但優(yōu)選如圖10所示那樣隨著從單元區(qū)域向外周方向遠(yuǎn)離而變寬。通過(guò)這樣，能夠使電場(chǎng)緩和所需的范圍變窄，能夠?qū)崿F(xiàn)SiC半導(dǎo)體裝置的尺寸的小型化。
[0106]另外，在圖中雙點(diǎn)劃線所示的部分的截面形狀成為與圖2相同的形狀，即使ρ型雜質(zhì)埋入層21被設(shè)為點(diǎn)狀的布局，也作為與第一實(shí)施方式相同的構(gòu)造而構(gòu)成。當(dāng)然，也可以如圖5那樣ρ型雜質(zhì)埋入層21的深度逐漸變淺，也可以如圖9那樣僅由低濃度區(qū)域21b構(gòu)成。進(jìn)而，也可以如圖6以及圖7那樣具備ρ型降低表面電場(chǎng)層22。
[0107](第八實(shí)施方式)
[0108]說(shuō)明本申請(qǐng)的第八實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了外周區(qū)域中的外周耐壓構(gòu)造的實(shí)施方式，關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0109]如圖11所示，設(shè)為在外周區(qū)域也具備ρ型區(qū)域5來(lái)代替ρ型雜質(zhì)埋入層21作為外周區(qū)域的外周耐壓構(gòu)造的構(gòu)造。即，關(guān)于外周區(qū)域，也具備與單元區(qū)域相同地配置為條紋狀的P型區(qū)域5，具備SJ構(gòu)造。像這樣，還能夠具備SJ構(gòu)造作為外周耐壓構(gòu)造。并且，在這樣外周耐壓構(gòu)造也設(shè)為SJ構(gòu)造的情況下，由于能夠與單元區(qū)域所具備的SJ構(gòu)造以相同的構(gòu)造構(gòu)成，即P型區(qū)域5以相同的間距、相同的深度相同的濃度構(gòu)成，所以外周區(qū)域上的電荷平衡設(shè)計(jì)變得容易，制造工序也變得容易。
[0110]此外，此時(shí)，在本實(shí)施方式中設(shè)為還具備P型降低表面電場(chǎng)層22，沿著P型降低表面電場(chǎng)層22的外側(cè)的輪廓而使ρ型區(qū)域5的前端終止。像這樣，如果具備ρ型降低表面電場(chǎng)層22，能夠?qū)崿F(xiàn)外周區(qū)域上的電場(chǎng)進(jìn)一步緩和，實(shí)現(xiàn)耐壓提高。
[0111](第九實(shí)施方式)
[0112]說(shuō)明本申請(qǐng)的第九實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式，代替外周區(qū)域，或與外周區(qū)域一并具備結(jié)勢(shì)魚(yú)肖特基二極管(Junct1n barrier Schottky d1de)(以下稱為JBS)的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同,所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0113]如圖12以及圖13所示，在本實(shí)施方式中，設(shè)為在單元區(qū)域的外緣部具備肖特基電極24的構(gòu)造。具體而言，在單元區(qū)域的外緣部也形成凹部20，在該凹部20內(nèi)去除層間絕緣膜10而使η型漂移層2露出。肖特基電極24在該η型漂移層2被露出的部分的表面上形成，通過(guò)與η型漂移層2肖特基接觸而構(gòu)成。此外，在單元區(qū)域的外緣部中也形成ρ型區(qū)域5，使得P型區(qū)域5與肖特基電極24接觸。
[0114]通過(guò)這樣的構(gòu)造，構(gòu)成具備通過(guò)肖特基電極24和η型漂移層2的接觸而構(gòu)成的肖特基勢(shì)魚(yú)二極管(Schottky barrier d1de, SBD)、以及通過(guò)ρ型區(qū)域5和η型漂移層2而構(gòu)成的PN 二極管的JBS。像這樣，還能夠設(shè)為不僅具備溝槽柵構(gòu)造的MOSFET還具備JBS的SiC半導(dǎo)體裝置。
[0115]這樣的構(gòu)造相對(duì)于第一實(shí)施方式的構(gòu)造的SiC半導(dǎo)體裝置，僅形成肖特基電極24就能夠?qū)崿F(xiàn)。從而，僅追加肖特基電極24的成膜工序，就能夠?qū)崿F(xiàn)本實(shí)施方式的構(gòu)造的SiC半導(dǎo)體裝置。
[0116](第十實(shí)施方式)
[0117]說(shuō)明本申請(qǐng)的第十實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式改變了溝槽5a、21a內(nèi)的結(jié)構(gòu)的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0118]如圖14所示，在本實(shí)施方式中，設(shè)為不僅低濃度區(qū)域5b以及高濃度區(qū)域5c而且源極電極11也部分地進(jìn)入溝槽5a內(nèi)，在溝槽5a內(nèi)使得高濃度區(qū)域5c與源極電極11接觸的構(gòu)造。此外，設(shè)為不僅低濃度區(qū)域21b以及高濃度區(qū)域21c而且層間絕緣膜10 (或柵極絕緣膜8)也部分地進(jìn)入溝槽21a內(nèi)的構(gòu)造。
[0119]像這樣，在溝槽5a、21a中，都不需要完全被埋入低濃度區(qū)域5b、21b以及高濃度區(qū)域5c、21c，也可以是部分被埋入的構(gòu)造。并且，設(shè)為在其沒(méi)有被埋入的部分中，源極電極11部分地進(jìn)入溝槽5a，或?qū)娱g絕緣膜10部分地進(jìn)入溝槽21a的構(gòu)造。
[0120]特別是，在設(shè)為源極電極11部分地進(jìn)入溝槽5a內(nèi)的構(gòu)造的情況下，與溝槽5a內(nèi)全部以低濃度區(qū)域5b以及高濃度區(qū)域5c埋入的情況相比，能夠降低從高濃度區(qū)域5c的底部到達(dá)源極電極11的內(nèi)部電阻。從而，能夠在實(shí)質(zhì)上實(shí)現(xiàn)由高濃度區(qū)域5c構(gòu)成的ρ+型深層的低電阻化。
[0121]另外，在圖14中，列舉了溝槽5a之中的沒(méi)有被低濃度區(qū)域5b以及高濃度區(qū)域5c埋入的部分的底部比構(gòu)成溝槽柵構(gòu)造的溝槽6的底部深的例子，但也可以比其淺。此時(shí)，也可以是僅溝槽5a沒(méi)有完全被低濃度區(qū)域5b以及高濃度區(qū)域5c埋入的構(gòu)造，而溝槽21a是被低濃度區(qū)域21b以及高濃度區(qū)域21c埋入的構(gòu)造。
[0122]接下來(lái)，參照?qǐng)D15說(shuō)明本實(shí)施方式所涉及的SiC半導(dǎo)體裝置的制造方法。
[0123]首先，在圖15(a)?(C)所示的工序中，進(jìn)行與第一實(shí)施方式中說(shuō)明的圖3 (a)?(C)相同的工序。其中，在圖15(c)所示的工序中，溝槽5a、21a沒(méi)有被構(gòu)成低濃度區(qū)域5b、21b以及高濃度區(qū)域5c、21c的ρ型層31a和p+型層31b完全埋入，而是部分地殘留間隙。
[0124]之后，在圖15(d)、(e)所示的工序中，進(jìn)行與第一實(shí)施方式中說(shuō)明的圖3(d)、(e)相同的工序。并且，在圖15(f)所示的工序中，在通過(guò)與圖3(f)相同的工序而在溝槽6內(nèi)形成了溝槽柵構(gòu)造之后，進(jìn)行層間絕緣膜10的形成工序。
[0125]此時(shí)，成為與形成層間絕緣膜10 (或柵極絕緣膜8)同時(shí)絕緣膜進(jìn)入溝槽5a、21a之中的沒(méi)有被低濃度區(qū)域5b、21b以及高濃度區(qū)域5c、21c埋入的部分的狀態(tài)。因此，在之后的對(duì)層間絕緣膜10形成接觸孔的接觸孔形成工序時(shí)，對(duì)溝槽柵構(gòu)造和凹部20內(nèi)施加掩膜而保護(hù)，且同時(shí)去除進(jìn)入溝槽5a內(nèi)的絕緣膜。之后，若進(jìn)行源極電極11的形成工序，則成為源極電極11也部分地進(jìn)入溝槽5a內(nèi)的狀態(tài)。
[0126]這樣，能夠形成本實(shí)施方式所涉及的SiC半導(dǎo)體裝置。像這樣，相對(duì)于第一實(shí)施方式僅變更對(duì)層間絕緣膜10進(jìn)行構(gòu)圖時(shí)的掩膜，而其他通過(guò)與第一實(shí)施方式相同的制造工序，能夠制造本實(shí)施方式所涉及的SiC半導(dǎo)體裝置。
[0127](其他實(shí)施方式)
[0128]在上述各實(shí)施方式中，說(shuō)明了應(yīng)用了本申請(qǐng)的情況的一例，但能夠適當(dāng)?shù)剡M(jìn)行設(shè)計(jì)變更等。例如，在上述各實(shí)施方式中，列舉了基于熱氧化的氧化膜作為柵極絕緣膜8的例子，但也可以是包含不依賴于熱氧化的氧化膜或氮化膜等的膜。此外，關(guān)于漏極電極12的形成工序，也可以設(shè)為在源極電極11的形成前等。
[0129]此外，在上述各實(shí)施方式中，在使得ρ型區(qū)域5和ρ型雜質(zhì)埋入層21的深度相同的情況下，也可以使它們的寬度不相等而成為不同的寬度。例如，如圖16所示，能夠使得ρ型雜質(zhì)埋入層21的寬度比ρ型區(qū)域5的寬度寬。此外，也可以如圖17所示那樣，使ρ型雜質(zhì)埋入層21的寬度隨著向單元區(qū)域的外側(cè)而逐漸變窄。進(jìn)而，也可以如圖18所示那樣，既與上述第一實(shí)施方式同樣地設(shè)為在單元區(qū)域中使P型區(qū)域5為條紋狀的部分和以包圍單元區(qū)域的外緣的方式角部被倒圓的四方形的布局，而且設(shè)為不是將它們分離的構(gòu)造而是將它們連結(jié)的構(gòu)造。
[0130]此外，作為半導(dǎo)體襯底，也可以不使用三重外延襯底。例如，也可以將通過(guò)對(duì)在n+型襯底I上外延成長(zhǎng)的η—型漂移層2的表層部離子注入ρ型雜質(zhì)而形成ρ型基極區(qū)域3，對(duì)P型基極區(qū)域3的表層部離子注入η型雜質(zhì)而形成η+型源極區(qū)域4的襯底，用作半導(dǎo)體襯底。
[0131]此外，在上述的各實(shí)施方式的相互間，能夠適當(dāng)?shù)剡M(jìn)行組合。例如，還能夠?qū)⑷绲谌龑?shí)施方式中說(shuō)明的那樣隨著從單元區(qū)域遠(yuǎn)離而使得溝槽21a的深度逐漸變淺的構(gòu)造應(yīng)用于第二、第四?第九實(shí)施方式等。同樣，還能夠?qū)⑷绲诰艑?shí)施方式那樣具備JBS的構(gòu)造應(yīng)用于第二?第八實(shí)施方式等。進(jìn)而，在第一、第七?第九、其他實(shí)施方式中，參照?qǐng)D1、圖10?圖12以及圖18說(shuō)明了 SiC半導(dǎo)體裝置的布局的一例，但對(duì)第二?第六實(shí)施方式、圖16以及圖17所示的構(gòu)造的任一個(gè)，都能夠應(yīng)用該各布局。
[0132]此外，在上述各實(shí)施方式中，列舉將第一導(dǎo)電型設(shè)為η型，將第二導(dǎo)電型設(shè)為P型的η溝道類型的MOSFET為例進(jìn)行了說(shuō)明，但對(duì)于使各結(jié)構(gòu)要素的導(dǎo)電型反轉(zhuǎn)的ρ溝道類型的MOSFET也能夠應(yīng)用本申請(qǐng)。此外，在上述說(shuō)明中，列舉溝槽柵構(gòu)造的MOSFET為例進(jìn)行了說(shuō)明，但對(duì)于同樣的溝槽柵構(gòu)造的IGBT也能夠應(yīng)用本申請(qǐng)。IGBT中，相對(duì)于上述各實(shí)施方式僅將襯底I的導(dǎo)電型從η型變更為ρ型，關(guān)于其他構(gòu)造和制造方法與上述各實(shí)施方式相同。
[0133]本申請(qǐng)遵照實(shí)施例而記述，但應(yīng)該理解為本申請(qǐng)不限定于該實(shí)施例或構(gòu)造。本申請(qǐng)還包含各種變形例或等同范圍內(nèi)的變形。此外，各種組合和方式、進(jìn)而包含這些之中僅一個(gè)要素、其以上或其以下的其他組合和方式也包含于本申請(qǐng)的范疇和思想范圍。
【權(quán)利要求】
1.一種碳化硅半導(dǎo)體裝置，其特征在于，具備: 第一導(dǎo)電型或第二導(dǎo)電型的襯底(I)，由碳化硅構(gòu)成； 漂移層(2)，被設(shè)置在所述襯底之上，由雜質(zhì)濃度比所述襯底低的第一導(dǎo)電型的碳化硅構(gòu)成； 基極區(qū)域(3)，由被設(shè)置在所述漂移層之上的第二導(dǎo)電型的碳化硅構(gòu)成； 源極區(qū)域(4)，被設(shè)置在所述基極區(qū)域的上層部，由雜質(zhì)濃度比所述漂移層高的第一導(dǎo)電型的碳化硅構(gòu)成； 溝槽柵構(gòu)造，被設(shè)置在從所述源極區(qū)域的表面形成到比所述基極區(qū)域更深的第一溝槽(6)內(nèi)，構(gòu)成為具有柵極絕緣膜(8)以及柵極電極(9)，所述柵極絕緣膜(8)被設(shè)置在該第一溝槽的內(nèi)壁面，所述柵極電極(9)被設(shè)置在所述柵極絕緣膜之上； 第二導(dǎo)電型區(qū)域(5)，被設(shè)置在從所述源極區(qū)域的表面貫通所述基極區(qū)域到達(dá)所述漂移層并且比所述第一溝槽深的第二溝槽(5a)內(nèi)，構(gòu)成為具有第二導(dǎo)電型的第一低濃度區(qū)域(5b)以及第二導(dǎo)電型的第一高濃度區(qū)域(5c)，所述第二導(dǎo)電型的第一低濃度區(qū)域(5b)的第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較低，所述第二導(dǎo)電型的第一高濃度區(qū)域(5c)被設(shè)置在所述第一低濃度區(qū)域的表面，與所述第一低濃度區(qū)域相比第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較高，并且比所述第一溝槽深從而構(gòu)成深層； 源極電極(11)，經(jīng)由所述源極區(qū)域以及所述第二導(dǎo)電型區(qū)域而電連接到所述基極區(qū)域；以及 漏極電極(12)，被設(shè)置在所述襯底的背面?zhèn)龋? 所述碳化硅半導(dǎo)體裝置具有: 反轉(zhuǎn)型的溝槽柵構(gòu)造的半導(dǎo)體開(kāi)關(guān)元件，通過(guò)控制對(duì)所述柵極電極的施加電壓從而在位于所述第一溝槽的側(cè)面的所述基極區(qū)域的表面部形成反轉(zhuǎn)型的溝道區(qū)域，經(jīng)由所述源極區(qū)域以及所述漂移層，在所述源極電極及所述漏極電極之間流過(guò)電流，并且通過(guò)所述第一低濃度區(qū)域以及所述漂移層之中的與所述第一低濃度區(qū)域?qū)χ玫牟糠謽?gòu)成反復(fù)交替地構(gòu)成PN柱而成的超結(jié)構(gòu)造。
2.如權(quán)利要求1所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述第一溝槽以及所述第二溝槽構(gòu)成為以同方向作為長(zhǎng)度方向并且被并排配置，從而所述溝槽柵構(gòu)造與所述超結(jié)構(gòu)造中的低濃度區(qū)域被并排配置， 所述第二溝槽的前端與所述第一溝槽的前端相比更突出地布局，并且所述第二溝槽的前端比所述第一溝槽的前端突出的距離(a)比所述第一高濃度區(qū)域(5c)的下表面與所述漂移層(2)的下表面之間的距離大。
3.如權(quán)利要求1或2所述的碳化硅半導(dǎo)體裝置，其特征在于， 以設(shè)有所述半導(dǎo)體開(kāi)關(guān)元件的區(qū)域作為單元區(qū)域，具備在包圍該單元區(qū)域的周圍的外周區(qū)域構(gòu)成的外周耐壓構(gòu)造， 所述外周耐壓構(gòu)造是雜質(zhì)埋入層(21)，該雜質(zhì)埋入層(21)被配置在第三溝槽(21a)內(nèi)，且具有第二導(dǎo)電型雜質(zhì)濃度與所述第一低濃度區(qū)域相等的第二導(dǎo)電型的第二低濃度區(qū)域(21b)而成，所述第三溝槽(21a)被設(shè)置在所述外周區(qū)域的所述漂移層之中的、通過(guò)在所述外周區(qū)域形成的凹部(20)去除了所述源極區(qū)域以及所述基極區(qū)域而露出的部分，且從該漂移層的表面形成。
4.如權(quán)利要求3所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述雜質(zhì)埋入層具備: 第二導(dǎo)電型的第二高濃度區(qū)域(21c)，被設(shè)置在所述第二低濃度區(qū)域的表面，并且與該第二低濃度區(qū)域都被埋入所述第三溝槽內(nèi)，與所述第二低濃度區(qū)域相比第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較高，并且比所述第一溝槽深。
5.如權(quán)利要求3或4所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述凹部以與所述第一溝槽相同的深度構(gòu)成。
6.如權(quán)利要求3或4所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述凹部以與所述第一溝槽不同的深度構(gòu)成。
7.如權(quán)利要求3至6的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述第三溝槽隨著從所述單元區(qū)域向外周方向遠(yuǎn)離而深度變淺。
8.如權(quán)利要求3至7的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 在所述外周區(qū)域中的所述雜質(zhì)埋入層的內(nèi)側(cè)，具備在所述漂移層之上配置為包圍所述單元區(qū)域的第二導(dǎo)電型的降低表面電場(chǎng)層(22)。
9.如權(quán)利要求8所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述凹部被設(shè)為深度變化的帶階梯形狀，隨著從所述單元區(qū)域向外周方向遠(yuǎn)離而階段性地深度變深，在所述凹部之中的所述單元區(qū)域側(cè)的階梯的底部殘留所述基極區(qū)域，由該基極區(qū)域構(gòu)成所述降低表面電場(chǎng)層。
10.如權(quán)利要求3至9的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述雜質(zhì)埋入層配置為包圍所述單元區(qū)域的周圍。
11.如權(quán)利要求3至9的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述雜質(zhì)埋入層在所述單元區(qū)域的周圍以點(diǎn)狀配置。
12.如權(quán)利要求1至11的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 在所述第二溝槽的內(nèi)壁，具備第一導(dǎo)電型或I型的周邊區(qū)域(23)，在該周邊區(qū)域之上設(shè)置有所述第一低濃度區(qū)域以及所述第一高濃度區(qū)域。
13.如權(quán)利要求1至12的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 在所述單元區(qū)域中，設(shè)有與通過(guò)形成凹部(20)來(lái)去除所述源極區(qū)域以及所述基極區(qū)域從而露出的所述漂移層的表面進(jìn)行肖特基接觸的肖特基電極(24)，并且在該肖特基電極的下方配置所述第一低濃度區(qū)域以及所述第一高濃度區(qū)域從而具備構(gòu)成有PN 二極管的結(jié)勢(shì)壘肖特基二極管。
14.如權(quán)利要求1至13的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述源極電極的一部分進(jìn)入所述第二溝槽內(nèi)，在所述第二溝槽內(nèi)所述源極電極與所述高濃度區(qū)域接觸。
15.一種碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 所述碳化硅半導(dǎo)體裝置具備半導(dǎo)體開(kāi)關(guān)元件，且所述碳化硅半導(dǎo)體裝置為:使用了如下半導(dǎo)體襯底:在第一導(dǎo)電型或第二導(dǎo)電型的碳化硅襯底(I)的主表面上設(shè)置的由碳化硅構(gòu)成的第一導(dǎo)電型的漂移層(2)上，設(shè)置了由碳化硅構(gòu)成的第二導(dǎo)電型的基極區(qū)域(3)，并且在所述基極區(qū)域之上設(shè)置了由碳化硅構(gòu)成的第一導(dǎo)電型的源極區(qū)域(4)，在比所述基極區(qū)域深的第一溝槽￠)內(nèi)設(shè)置了柵極絕緣膜(8)，并且在該柵極絕緣膜上設(shè)置柵極電極(9)，從而構(gòu)成溝槽柵構(gòu)造， 而且，在從所述源極區(qū)域的表面貫通所述基極區(qū)域到達(dá)所述漂移層并且比所述第一溝槽深的第二溝槽(5a)內(nèi)，構(gòu)成具有第二導(dǎo)電型的第一低濃度區(qū)域(5b)以及第二導(dǎo)電型的第一高濃度區(qū)域(5c)的第二導(dǎo)電型區(qū)域(5)，所述第二導(dǎo)電型的第一低濃度區(qū)域(5b)的第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較低，所述第二導(dǎo)電型的第一高濃度區(qū)域(5c)被設(shè)置在所述第一低濃度區(qū)域的表面，與所述第一低濃度區(qū)域相比第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較高，并且比所述第一溝槽深從而構(gòu)成深層， 具有經(jīng)由所述源極區(qū)域、所述第二導(dǎo)電型區(qū)域與所述基極區(qū)域電連接的源極電極(11)以及與所述碳化硅襯底的背面電連接的漏極電極(12)， 所述碳化硅半導(dǎo)體裝置的制造方法具有: 準(zhǔn)備在所述碳化硅襯底的主表面上形成有漂移層、并且在該漂移層上形成有所述基極區(qū)域、進(jìn)而在該基極區(qū)域之上形成有源極區(qū)域的半導(dǎo)體襯底的工序； 使用所述半導(dǎo)體襯底之中的所述第二溝槽的形成預(yù)定區(qū)域開(kāi)口的掩膜來(lái)進(jìn)行蝕刻，從而形成所述第二溝槽的工序； 在所述第二溝槽內(nèi)形成第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較低的第二導(dǎo)電型的第一層(31a)并且形成與該第一層相比第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較高的第二導(dǎo)電型的第二層(31b)的工序；以及 以所述源極區(qū)域露出的方式部分地去除所述第一層、第二層，通過(guò)所述第二溝槽內(nèi)殘留的所述第一層、第二層構(gòu)成所述第一低濃度區(qū)域以及所述第一高濃度區(qū)域的工序。
16.權(quán)利要求15所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 以形成有所述半導(dǎo)體開(kāi)關(guān)元件的區(qū)域作為單元區(qū)域，設(shè)為具備在包圍該單元區(qū)域的周圍的外周區(qū)域構(gòu)成的外周耐壓構(gòu)造， 與形成所述第二溝槽的工序同時(shí)進(jìn)行在所述外周區(qū)域形成第三溝槽(21a)的工序， 與在所述第二溝槽內(nèi)形成所述第一層、第二層的工序同時(shí)進(jìn)行在所述第三溝槽中形成所述第一層、第二層的工序， 與部分地去除所述第一層、第二層來(lái)構(gòu)成所述第一低濃度區(qū)域以及所述第一高濃度區(qū)域的工序同時(shí)地，進(jìn)行通過(guò)所述第三溝槽內(nèi)殘留的所述第一層、第二層形成第二導(dǎo)電型雜質(zhì)濃度與所述第一低濃度區(qū)域相等的第二導(dǎo)電型的第二低濃度區(qū)域(21b)，并且形成與所述第二低濃度區(qū)域相比第二導(dǎo)電型雜質(zhì)濃度較高、且比所述第一溝槽深的第二導(dǎo)電型的第二高濃度區(qū)域(21c)，從而形成雜質(zhì)埋入?yún)^(qū)域(21)的工序， 之后，進(jìn)行在所述外周區(qū)域之中的形成所述雜質(zhì)埋入?yún)^(qū)域的區(qū)域形成凹部(20)，從而在形成有所述凹部的區(qū)域中使所述漂移層露出的工序。
17.如權(quán)利要求16所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 與形成所述第一溝槽同時(shí)形成所述凹部。
18.如權(quán)利要求15至17的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 在所述第二溝槽內(nèi)形成所述第一層以及所述第二層時(shí)，使得在所述第二溝槽內(nèi)形成了所述第一層以及所述第二層的情況下也部分地在所述第二溝槽內(nèi)殘留間隙， 在形成所述源極電極時(shí)，在所述第二溝槽內(nèi)，使所述源極電極與由所述第二層構(gòu)成的所述第一高濃度區(qū)域接觸。
【文檔編號(hào)】H01L29/861GK104380471SQ201380031045
【公開(kāi)日】2015年2月25日 申請(qǐng)日期:2013年6月6日 優(yōu)先權(quán)日:2012年6月13日
【發(fā)明者】杉本雅裕, 高谷秀史, 添野明高, 森本淳, 竹內(nèi)有一, 鈴木巨裕, 副島成雅, 渡邊行彥 申請(qǐng)人:株式會(huì)社電裝, 豐田自動(dòng)車株式會(huì)社
【專利摘要】SiC半導(dǎo)體裝置具備以埋入溝槽(5a)內(nèi)的方式具有低濃度區(qū)域(5b)和高濃度區(qū)域(5c)的p型區(qū)域(5)，該溝槽(5a)形成在單元區(qū)域中，由低濃度區(qū)域(5b)構(gòu)成p型柱，并且由高濃度區(qū)域(5c)構(gòu)成p+型深層。由此，能夠由基于低濃度區(qū)域(5b)的p型柱和基于n型漂移層(2)的n型柱構(gòu)成SJ構(gòu)造，所以實(shí)現(xiàn)了導(dǎo)通電阻的降低。此外，通過(guò)基于高濃度區(qū)域(5c)的p+型深層在截止時(shí)阻斷漏極電位，所以能夠緩和對(duì)柵極絕緣膜(8)施加的電場(chǎng)，能夠防止柵極絕緣膜(8)被破壞。因此，SiC半導(dǎo)體裝置能夠?qū)崿F(xiàn)降低導(dǎo)通電阻和防止柵極絕緣膜(8)破壞這雙方。
【專利說(shuō)明】碳化硅半導(dǎo)體裝置及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)基于2012年6月13日申請(qǐng)的日本申請(qǐng)?zhí)?012 — 134031號(hào)以及2013年3月12日申請(qǐng)的日本申請(qǐng)?zhí)?013 — 49229號(hào)，此處引用其記載內(nèi)容。
【技術(shù)領(lǐng)域】
[0003]本申請(qǐng)涉及具有溝槽柵(trench gate)構(gòu)造的半導(dǎo)體開(kāi)關(guān)元件的碳化娃(以下稱為SiC)半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0004]以往，在專利文獻(xiàn)I中，提出了能夠?qū)崿F(xiàn)防止溝槽柵構(gòu)造的MOSFET中的柵極絕緣膜的破壞、并且提高元件的浪涌(surge)耐量(雪崩耐量)的SiC半導(dǎo)體裝置。具體而言，在溝槽柵構(gòu)造之間具備P+型深(de印)層直到比構(gòu)成溝槽柵構(gòu)造的溝槽的底面更深的位置，在單元區(qū)域的中央使P+型深層更深。像這樣，通過(guò)形成P+型深層，緩和MOSFET截止時(shí)在溝槽的底部處的電場(chǎng)集中，防止柵極絕緣膜的破壞，且通過(guò)使得P+型深層在單元區(qū)域的中央更深，從而提高元件的浪涌耐量。
[0005]此外，以往，在專利文獻(xiàn)2中，提出能夠降低溝槽柵構(gòu)造的MOSFET中的導(dǎo)通電阻的Si半導(dǎo)體裝置。具體而言，在溝槽柵構(gòu)造的下方，具備將構(gòu)成η型漂移(drift)層的η型柱(column)和p型柱反復(fù)交替地配置而成的超結(jié)(super junct1n)(以下稱為SJ)構(gòu)造。像這樣，通過(guò)具備SJ構(gòu)造，在MOSFET截止時(shí)在SJ內(nèi)均等地施加電場(chǎng)而抑制電場(chǎng)集中，在導(dǎo)通時(shí)構(gòu)成經(jīng)過(guò)SJ構(gòu)造內(nèi)的電流路徑，從而實(shí)現(xiàn)低導(dǎo)通電阻化。
[0006]現(xiàn)有技術(shù)文獻(xiàn)
[0007]專利文獻(xiàn)
[0008]專利文獻(xiàn)1:(日本)特開(kāi)2009 — 302091號(hào)公報(bào)
[0009]專利文獻(xiàn)2:(日本)特開(kāi)2004 - 241768號(hào)公報(bào)
【發(fā)明內(nèi)容】
[0010]但是，在如專利文獻(xiàn)I所示那樣具備P+型深層的構(gòu)造中還期望更進(jìn)一步降低導(dǎo)通電阻。此外，雖然還能夠如專利文獻(xiàn)2所示那樣將應(yīng)用于Si半導(dǎo)體裝置的SJ構(gòu)造對(duì)SiC半導(dǎo)體裝置應(yīng)用，但由于SiC的破壞電場(chǎng)強(qiáng)度與Si相比非常高，所以在截止時(shí)柵極絕緣膜上施加的電場(chǎng)強(qiáng)度大，可能產(chǎn)生柵極絕緣膜破壞。
[0011]本申請(qǐng)鑒于上述方面，其目的在于，提供能夠?qū)崿F(xiàn)降低導(dǎo)通電阻和防止柵極絕緣膜的破壞這雙方的SiC半導(dǎo)體裝置及其制造方法。
[0012]根據(jù)本申請(qǐng)的第一方式，SiC半導(dǎo)體裝置中，在從源極區(qū)域的表面形成到比基極區(qū)域更深的第一溝槽內(nèi)形成柵極絕緣膜和柵極電極從而構(gòu)成溝槽柵構(gòu)造，且在比第一溝槽深的第二溝槽內(nèi)形成具有第二導(dǎo)電型的第一低濃度區(qū)域以及第二導(dǎo)電型的第一高濃度區(qū)域而構(gòu)成的第二導(dǎo)電型區(qū)域，其中，所述第二導(dǎo)電型的第一低濃度區(qū)域的第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得比較低，所述第二導(dǎo)電型的第一高濃度區(qū)域在第一低濃度區(qū)域的表面形成且第二導(dǎo)電型雜質(zhì)濃度與第一低濃度區(qū)域相比被設(shè)定得高，并且比第一溝槽深從而構(gòu)成深層，作為經(jīng)由源極區(qū)域以及第二導(dǎo)電型區(qū)域?qū)⒒鶚O區(qū)域與源極電極電連接的構(gòu)造，且構(gòu)成通過(guò)第一低濃度區(qū)域以及漂移層之中的與第一低濃度區(qū)域?qū)χ玫牟糠址磸?fù)交替地構(gòu)成PN柱的超結(jié)構(gòu)造。
[0013]像這樣，構(gòu)成為具備以埋入第二溝槽內(nèi)的方式具有第一低濃度區(qū)域和第一高濃度區(qū)域的第二導(dǎo)電型區(qū)域。由此，能夠由第一低濃度區(qū)域構(gòu)成第二導(dǎo)電型柱，且由第一高濃度區(qū)域構(gòu)成深層。
[0014]從而，由于能夠由低濃度區(qū)域、漂移層、PN柱構(gòu)成SJ構(gòu)造，所以能夠?qū)崿F(xiàn)導(dǎo)通電阻的降低。此外，由于能夠通過(guò)基于高濃度區(qū)域的深層在截止時(shí)阻斷漏極電位，所以能夠緩和柵極絕緣膜上施加的電場(chǎng)，能夠防止柵極絕緣膜被破壞。因此，能夠設(shè)為能實(shí)現(xiàn)降低導(dǎo)通電阻和防止柵極絕緣膜的破壞這雙方的SiC半導(dǎo)體裝置。
[0015]根據(jù)本申請(qǐng)的第二方式，SiC半導(dǎo)體裝置具備外周耐壓構(gòu)造，以形成了半導(dǎo)體開(kāi)關(guān)元件的區(qū)域作為單元區(qū)域，外周耐壓構(gòu)造在包圍該單元區(qū)域的周圍的外周區(qū)域中構(gòu)成。外周耐壓構(gòu)造是雜質(zhì)埋入層，該雜質(zhì)埋入層配置在第三溝槽內(nèi)，且具有第二導(dǎo)電型雜質(zhì)濃度與第一低濃度區(qū)域相等的第二導(dǎo)電型的第二低濃度區(qū)域，該第三溝槽形成在外周區(qū)域中的漂移層之中的通過(guò)在外周區(qū)域形成的凹部去除了源極區(qū)域以及基極區(qū)域而露出的部分，且從該漂移層的表面形成。
[0016]像這樣，構(gòu)成為在外周區(qū)域中，也具備與單元區(qū)域的第二導(dǎo)電型區(qū)域相同的結(jié)構(gòu)的雜質(zhì)埋入層，將該雜質(zhì)埋入層埋入第三溝槽內(nèi)。因此，能夠通過(guò)雜質(zhì)埋入層實(shí)現(xiàn)保護(hù)環(huán)的功能。并且，關(guān)于這樣的雜質(zhì)埋入層，由于能夠與單元區(qū)域的第二導(dǎo)電型區(qū)域同時(shí)形成，所以能夠使其制造工序公共化，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0017]根據(jù)本申請(qǐng)的第三方式，一種具備半導(dǎo)體開(kāi)關(guān)元件的SiC半導(dǎo)體裝置的制造方法，其特征在于，具有:準(zhǔn)備半導(dǎo)體襯底的工序，其中，所述半導(dǎo)體襯底為:在碳化硅襯底的主表面上形成漂移層，且在該漂移層上形成基極區(qū)域，進(jìn)而在該基極區(qū)域之上形成源極區(qū)域；使用半導(dǎo)體襯底之中的第二溝槽的形成預(yù)定區(qū)域開(kāi)口的掩膜來(lái)進(jìn)行蝕刻，從而形成第二溝槽的工序；在第二溝槽內(nèi)使第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得比較低的第二導(dǎo)電型的第一層外延成長(zhǎng)且使第二導(dǎo)電型雜質(zhì)濃度與該第一層相比被設(shè)定得比較高的第二導(dǎo)電型的第二層外延成長(zhǎng)的工序；以及以源極區(qū)域露出的方式部分地去除第一層、第二層，由第二溝槽內(nèi)殘留的第一層、第二層構(gòu)成第一低濃度區(qū)域以及第一高濃度區(qū)域的工序。
[0018]像這樣，通過(guò)在相同的第二溝槽內(nèi)按順序埋入不同的雜質(zhì)濃度的第一層、第二層來(lái)構(gòu)成第一低濃度區(qū)域和第一高濃度區(qū)域。從而，與通過(guò)獨(dú)立的工序分別形成用于構(gòu)成第二導(dǎo)電型柱的第一低濃度區(qū)域和用于構(gòu)成深層的第一高濃度區(qū)域的情況相比，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0019]根據(jù)本申請(qǐng)的第四方式，在具備半導(dǎo)體開(kāi)關(guān)元件的SiC半導(dǎo)體裝置的制造方法中，以形成了半導(dǎo)體開(kāi)關(guān)元件的區(qū)域作為單元區(qū)域，設(shè)為具備在包圍該單元區(qū)域的周圍的外周區(qū)域中構(gòu)成的外周耐壓構(gòu)造，與形成第二溝槽的工序同時(shí)進(jìn)行在外周區(qū)域中形成第三溝槽的工序；與在第二溝槽內(nèi)形成第一層、第二層的工序同時(shí)進(jìn)行在第三溝槽中形成第一層、第二層的工序；與部分地去除第一層、第二層而構(gòu)成第一低濃度區(qū)域以及第一高濃度區(qū)域的工序同時(shí)，進(jìn)行通過(guò)第三溝槽內(nèi)殘留的第一層、第二層形成第二導(dǎo)電型雜質(zhì)濃度與第一低濃度區(qū)域相等的第二導(dǎo)電型的第二低濃度區(qū)域，并且形成第二導(dǎo)電型雜質(zhì)濃度比第二低濃度區(qū)域高、且比第一溝槽深的第二導(dǎo)電型的第二高濃度區(qū)域，從而形成雜質(zhì)埋入?yún)^(qū)域的工序；之后，進(jìn)行在外周區(qū)域之中的形成雜質(zhì)埋入?yún)^(qū)域的區(qū)域中形成凹部，從而在形成了凹部的區(qū)域中使漂移層露出的工序。
[0020]像這樣，由雜質(zhì)埋入?yún)^(qū)域構(gòu)成外周區(qū)域中具備的外周耐壓構(gòu)造，使構(gòu)成雜質(zhì)埋入?yún)^(qū)域的第二低濃度區(qū)域和第二高濃度區(qū)域的形成工序與構(gòu)成單元區(qū)域中具備的第二導(dǎo)電型區(qū)域的第一低濃度區(qū)域和第一高濃度區(qū)域的形成工序公共化。由此，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
【專利附圖】
【附圖說(shuō)明】
[0021]本申請(qǐng)的上述目的以及其他目的、特征或優(yōu)點(diǎn)通過(guò)一邊參照附圖一邊進(jìn)行下述的詳細(xì)記述而變得更為明確。在附圖中，
[0022]圖1是本申請(qǐng)的第一實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0023]圖2是圖1的II 一 II線上的SiC半導(dǎo)體裝置的剖面圖。
[0024]圖3中(a)?(f)是表示圖1所示的SiC半導(dǎo)體裝置的制造工序的剖面圖。
[0025]圖4是本申請(qǐng)的第二實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0026]圖5是本申請(qǐng)的第三實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0027]圖6是本申請(qǐng)的第四實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0028]圖7是第四實(shí)施方式的變形例所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0029]圖8是本申請(qǐng)的第五實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0030]圖9是本申請(qǐng)的第六實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0031]圖10是本申請(qǐng)的第七實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0032]圖11是本申請(qǐng)的第八實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0033]圖12是本申請(qǐng)的第九實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
[0034]圖13是圖12的XIII — XIII線上的SiC半導(dǎo)體裝置的剖面圖。
[0035]圖14是本申請(qǐng)的第十實(shí)施方式所涉及的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0036]圖15中(a)?(f)是表示圖14所示的SiC半導(dǎo)體裝置的制造工序的剖面圖。
[0037]圖16是其他實(shí)施方式中說(shuō)明的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0038]圖17是其他實(shí)施方式中說(shuō)明的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的剖面圖。
[0039]圖18是其他實(shí)施方式中說(shuō)明的具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET的SiC半導(dǎo)體裝置的上表面布局圖。
【具體實(shí)施方式】
[0040]以下，基于【專利附圖】
【附圖說(shuō)明】本申請(qǐng)的實(shí)施方式。另外，在以下的各實(shí)施方式之間，對(duì)相互相同或等同的部分賦予相同標(biāo)記而進(jìn)行說(shuō)明。
[0041](第一實(shí)施方式)
[0042]說(shuō)明本申請(qǐng)的第一實(shí)施方式。在此，以作為溝槽柵構(gòu)造的半導(dǎo)體開(kāi)關(guān)元件形成了反轉(zhuǎn)型的MOSFET而成的SiC半導(dǎo)體裝置為例進(jìn)行說(shuō)明。
[0043]圖1所示的SiC半導(dǎo)體裝置構(gòu)成為具有形成半導(dǎo)體元件的單元區(qū)域和外周區(qū)域(終端構(gòu)造區(qū)域)，其中，所述外周區(qū)域具備包圍該單元區(qū)域的外周耐壓構(gòu)造。在本實(shí)施方式中，具備反轉(zhuǎn)型的溝槽柵構(gòu)造的MOSFET作為半導(dǎo)體元件。
[0044]如圖2所示，將在由SiC構(gòu)成的η.型襯底I的主表面上使由SiC構(gòu)成的η型漂移層2和P型基極區(qū)域3、以及η+型源極區(qū)域4按順序外延成長(zhǎng)而成的結(jié)構(gòu)用作半導(dǎo)體襯底，來(lái)形成SiC半導(dǎo)體裝置。
[0045]關(guān)于η+型襯底I, η型雜質(zhì)濃度例如被設(shè)為1.0X 1019/cm3,厚度被設(shè)為300 μ m左右。η型漂移層2在下層部2a和上層部2b中η型雜質(zhì)濃度改變，下層部2a例如被設(shè)為1.5?6.0 X 11Vcm3且厚度6.0 μ m，上層部2b被設(shè)為比下層部低的濃度，例如被設(shè)為0.5?2.0X 11Vcm3且厚度2.0 μ m。下層部2a成為構(gòu)成η型柱的部分,考慮與后述的P型柱的電荷平衡而設(shè)定雜質(zhì)濃度或?qū)挾鹊取?br> [0046]此夕卜，P型基極區(qū)域3構(gòu)成為P型雜質(zhì)濃度例如為1.5?6.0X 1016/cm3,厚度
0.5 μ m左右。n+型源極區(qū)域4構(gòu)成為表層部中的η型雜質(zhì)濃度例如2.5 X 118?1.0 X 119/cm3,厚度0.5 μ m左右。
[0047]在單元區(qū)域中，在半導(dǎo)體襯底的表面?zhèn)葰埩鬚型基極區(qū)域3以及η.型源極區(qū)域4，以貫通該η+型源極區(qū)域4以及P型基極區(qū)域3而到達(dá)η型漂移層2的方式形成了 ρ型區(qū)域5。
[0048]ρ型區(qū)域5以埋入溝槽5a內(nèi)的方式形成，構(gòu)成為具有P型雜質(zhì)濃度不同的兩個(gè)區(qū)域5b、5c,其中，溝槽5a以到達(dá)n+型襯底I的方式形成。具體而言，P型區(qū)域5由溝槽5a的內(nèi)壁面即在底面以及側(cè)面上形成的低濃度區(qū)域5b、和ρ型雜質(zhì)濃度被設(shè)為比低濃度區(qū)域5b高的濃度的高濃度區(qū)域5c構(gòu)成。
[0049]低濃度區(qū)域5b是構(gòu)成ρ型柱的部分，構(gòu)成為例如P型雜質(zhì)濃度為4.15 X 116?
1.65 X 117Cm3,寬度為0.8 μ m，厚度為8 μ m。具體而言，由低濃度區(qū)域5b之中的在溝槽5a的底面上形成的部分構(gòu)成P型柱，該部分的厚度與下層部2a大致相等。考慮與η型柱的電荷平衡而設(shè)定低濃度區(qū)域5b的寬度(即溝槽5a的寬度)以及ρ型雜質(zhì)濃度。
[0050]高濃度區(qū)域5c是構(gòu)成ρ+型深層的部分。高濃度區(qū)域5c的底部形成到比用于構(gòu)成后述的溝槽柵構(gòu)造的溝槽6的底部更深的位置，構(gòu)成為在高濃度區(qū)域5c的底部?jī)?yōu)先產(chǎn)生體擊穿(body break)。設(shè)定高濃度區(qū)域5c的ρ型雜質(zhì)濃度和寬度以使在體擊穿時(shí)不會(huì)完全耗盡，構(gòu)成為例如P型雜質(zhì)濃度為2.5 X 118?1.0 X 11Vcm3,深度為3 μ m。例如，在η型漂移層2的上層部2b的η型雜質(zhì)濃度被設(shè)定為1.0XlOlfVcm3的情況下，若設(shè)想為在截止時(shí)施加1200V的漏極電壓，則只要高濃度區(qū)域5c的ρ型雜質(zhì)濃度以及寬度為上述值，即使到達(dá)破壞電場(chǎng)強(qiáng)度也留有不耗盡的區(qū)域。由此，能夠有效地引出擊穿(break down)電流。
[0051]這樣構(gòu)成的ρ型區(qū)域5如圖1所示那樣，以包圍單元區(qū)域的外緣的方式被布局為角部被倒圓的四方形，并且在其內(nèi)側(cè)將一個(gè)方向設(shè)為長(zhǎng)度方向的線狀的區(qū)域被并排多根從而布局為條紋狀。
[0052]此外，以貫通ρ型基極區(qū)域3以及n+型源極區(qū)域4而到達(dá)η型漂移層2的方式，形成例如寬度為0.8 μ m，深度為2.0 μ m的溝槽6。以與該溝槽6的側(cè)面相接的方式配置了上述的P型基極區(qū)域3以及n+型源極區(qū)域4。溝槽6通過(guò)將圖2的紙面左右方向設(shè)為寬度方向，將紙面垂直方向設(shè)為長(zhǎng)度方向，將紙面上下方向設(shè)為深度方向的線狀的布局而形成。
[0053]此外，溝槽6通過(guò)多根平行地等間隔排列從而成為條紋狀。并且，在各溝槽6之間，上述的P型區(qū)域5之中的成為線狀的部分逐根被配置。各溝槽6的側(cè)面與P型區(qū)域5相離規(guī)定距離，在P型基極區(qū)域3之中的與溝槽6的側(cè)面相接的部分形成溝道，流過(guò)電流。此外，如圖1所示，相對(duì)于各溝槽6的前端，ρ型區(qū)域5的前端突出距離a而配置。距離a比η型漂移層2的下層部2a的厚度大，換言之比高濃度區(qū)域5c的下表面與η型漂移層2的下表面的距離大，比起高濃度區(qū)域5c的前端，各溝槽6的前端被配置在內(nèi)側(cè)。
[0054]進(jìn)而，溝槽6的內(nèi)壁面被柵極絕緣膜8覆蓋。柵極絕緣膜8例如由對(duì)溝槽6的內(nèi)壁面進(jìn)行了熱氧化而成的熱氧化膜等構(gòu)成，柵極絕緣膜8的厚度在溝槽6的側(cè)面?zhèn)群偷撞總?cè)都為75nm左右。在圖1以及圖2中，柵極絕緣膜8的底部以及兩前端部的角部成為有棱角的形狀，但還能夠預(yù)先對(duì)溝槽6進(jìn)行倒角處理而成為圓角的形狀。這樣，能夠?qū)艠O絕緣膜8整體地以均勻的膜厚構(gòu)成，能夠使得在溝槽6的角部不變薄。并且，在該柵極絕緣膜8的表面，以埋入溝槽6的方式形成了柵極電極9。
[0055]此外，在n+型源極區(qū)域4以及ρ型區(qū)域5的表面和柵極電極9的表面，經(jīng)由層間絕緣膜10形成了源極電極11和柵極布線(未圖示)。源極電極11以及柵極布線由多個(gè)金屬(例如Ni/Al等)構(gòu)成，至少與η型SiC(具體而言n+型源極區(qū)域4)接觸的部分由能夠與η型SiC歐姆接觸的金屬構(gòu)成,至少與P型SiC(具體而言ρ型區(qū)域5)接觸的部分由能夠與P型SiC歐姆接觸的金屬構(gòu)成。另外，這些源極電極11以及柵極布線通過(guò)在層間絕緣膜10上形成而被電絕緣，通過(guò)在層間絕緣膜10上形成的接觸孔，源極電極11經(jīng)由η+型源極區(qū)域4以及ρ型區(qū)域5與ρ型基極區(qū)域3電接觸，柵極布線與柵極電極9電接觸。
[0056]并且，在η+型襯底I的背面?zhèn)刃纬闪伺cη+型襯底I電連接的漏極電極12。通過(guò)這樣的構(gòu)造，構(gòu)成η溝道型的反轉(zhuǎn)型的溝槽柵構(gòu)造的M0SFET。并且，這樣的MOSFET通過(guò)被配置在各P型區(qū)域5之間而構(gòu)成單元區(qū)域。
[0057]另一方面，在外周區(qū)域中，以貫通η+型源極區(qū)域4以及ρ型基極區(qū)域3而到達(dá)η型漂移層2的方式形成凹部20從而成為臺(tái)面(mesa)構(gòu)造。為此，在離開(kāi)單元區(qū)域的位置上去除P型基極區(qū)域3，使η型漂移層2露出。
[0058]此外，在位于凹部20下方的η型漂移層2的表層部上，以包圍單元區(qū)域的方式，具備多根(圖1中記載為3根)P型雜質(zhì)埋入層21。P型雜質(zhì)埋入層21與上述的P型區(qū)域5相同，成為在溝槽21a內(nèi)具備低濃度區(qū)域21b和高濃度區(qū)域21c的構(gòu)造。使ρ型雜質(zhì)埋入層21之中的高濃度區(qū)域21c作為保護(hù)環(huán)(guard ring)而發(fā)揮作用。該P(yáng)型雜質(zhì)埋入層21以能夠作為保護(hù)環(huán)而發(fā)揮作用的濃度以及深度構(gòu)成即可，但在本實(shí)施方式中，設(shè)為低濃度區(qū)域21b和高濃度區(qū)域21c分別是與ρ型區(qū)域5的低濃度區(qū)域5b相同的濃度。并且，在低濃度區(qū)域21b之中的在溝槽21a的底面形成的部分的厚度與下層部2a大致相等。
[0059]并且，雖未圖示，根據(jù)需要通過(guò)在ρ型雜質(zhì)埋入層21的更外周具備EQR構(gòu)造，從而構(gòu)成具備包圍單元區(qū)域的外周耐壓構(gòu)造的外周區(qū)域。
[0060]通過(guò)以上那樣的構(gòu)造，構(gòu)成本實(shí)施方式所涉及的SiC半導(dǎo)體裝置。接下來(lái)，參照?qǐng)D3說(shuō)明本實(shí)施方式所涉及的SiC半導(dǎo)體裝置的制造方法。
[0061]〔圖3(a)所示的工序〕
[0062]首先，作為半導(dǎo)體襯底，準(zhǔn)備在由SiC構(gòu)成的n+型襯底I的主表面上使由SiC構(gòu)成的η型漂移層2和ρ型基極區(qū)域3、以及η+型源極區(qū)域4按順序外延成長(zhǎng)而成的三重外延襯底。
[0063]〔圖3(b)所示的工序〕
[0064]在η.型源極區(qū)域4的表面配置了掩膜件(未圖示)之后，通過(guò)光刻法使掩膜件之中的P型區(qū)域5以及P型雜質(zhì)埋入層21的形成預(yù)定位置開(kāi)口。并且，在配置了掩膜件的狀態(tài)下進(jìn)行RIE (反應(yīng)離子蝕刻，Reactive 1n Etching)等的各向異性蝕刻,從而在ρ型區(qū)域5以及ρ型雜質(zhì)埋入層21的形成預(yù)定位置上形成溝槽5a、21a。之后，去除掩膜件。
[0065]〔圖3(c)所示的工序〕
[0066]使用外延成長(zhǎng)裝置，包含溝槽5a、21a內(nèi)而在n+型源極區(qū)域4的表面整個(gè)面上對(duì)用于形成低濃度區(qū)域5b、21b的被設(shè)定為比較低的雜質(zhì)濃度的P型層(第一層)31a進(jìn)行成膜。接著，改變P型摻雜劑的導(dǎo)入量而進(jìn)行外延成長(zhǎng)，在P型層31a之上對(duì)用于形成高濃度區(qū)域5c、21c的以比較高的雜質(zhì)濃度構(gòu)成的ρ+型層(第二層)31b進(jìn)行成膜。由這些ρ型層31a以及ρ+型層31b埋入溝槽5a、21a內(nèi)。
[0067]〔圖3(d)所示的工序〕
[0068]通過(guò)基于研磨或CMP (化學(xué)機(jī)械拋光，Chemical Mechanical Polishing)等的平坦化，使η.型源極區(qū)域4的表面露出。由此，ρ型層31a以及p+型層31b僅殘留于溝槽5a、21a內(nèi)。這樣，由ρ型層31a構(gòu)成低濃度區(qū)域5b、21b,且由p+型層31b構(gòu)成高濃度區(qū)域5c、21c,從而ρ型區(qū)域5以及ρ型雜質(zhì)埋入層21被構(gòu)成。
[0069]另外，若通過(guò)CMP那樣的平坦化研磨來(lái)進(jìn)行該工序，則能表面狀態(tài)好地進(jìn)行平坦化，所以在之后進(jìn)行的用于構(gòu)成溝槽柵構(gòu)造的溝槽6的形成中，也能夠?qū)崿F(xiàn)尺寸精度高的溝槽形狀。因此，微細(xì)化的元件變得能夠容易實(shí)現(xiàn)。此外，由于通過(guò)外延成長(zhǎng)而構(gòu)成P型區(qū)域5以及ρ型雜質(zhì)埋入層21，所以與離子注入不同，能夠構(gòu)成沒(méi)有離子注入損傷的PN節(jié)。此外，由于能夠形成通過(guò)離子注入不可能實(shí)現(xiàn)的長(zhǎng)寬比大的層，所以單元尺寸的微細(xì)化變得容易。
[0070]〔圖3(e)所示的工序〕
[0071]在η.型源極區(qū)域4、ρ型區(qū)域5以及ρ型雜質(zhì)埋入層21的表面配置了掩膜件(未圖示)之后，通過(guò)光刻法使掩膜件之中的溝槽6以及凹部20的形成預(yù)定位置開(kāi)口。并且，通過(guò)在配置了掩膜件的狀態(tài)下進(jìn)行RIE等的各向異性蝕刻，在單元區(qū)域中形成溝槽6且在外周區(qū)域中形成凹部20。之后，去除掩膜件。
[0072]并且，根據(jù)需要，實(shí)施基于1600度以上的減壓下的氫氣、例如1625 °C、
2.7X104Pa(200Torr)的高溫氫氣氣氛下的熱處理的氫蝕刻。通過(guò)該氫蝕刻進(jìn)行溝槽6的內(nèi)壁面的倒角處理，溝槽6的開(kāi)口入口和角部被倒角，且進(jìn)行溝槽蝕刻的損傷去除。
[0073]〔圖3(f)所示的工序〕
[0074]在通過(guò)基于濕氣氛的熱氧化而形成了柵極絕緣膜8之后，在柵極絕緣膜8的表面對(duì)摻雜的(doped)Poly — Si層進(jìn)行成膜,對(duì)該摻雜的Poly — Si層進(jìn)行構(gòu)圖(patterning)從而殘留于溝槽6內(nèi)，形成柵極電極9。關(guān)于之后的工序，與以往相同，進(jìn)行層間絕緣膜10的形成工序、基于光蝕刻(photo-etching)的接觸孔形成工序、沉積(deposit1n) 了電極材料之后進(jìn)行構(gòu)圖從而形成源極電極11和柵極布線層的工序、在n+型襯底I的背面形成漏極電極12的工序等。由此，在單元區(qū)域中具備圖2所示的溝槽柵構(gòu)造的MOSFET且在外周區(qū)域具備包圍單元區(qū)域的外周耐壓構(gòu)造的SiC半導(dǎo)體裝置完成。
[0075]如上說(shuō)明，在本實(shí)施方式中，構(gòu)成為在單元區(qū)域中具備以埋入溝槽5a內(nèi)的方式具有低濃度區(qū)域5b和高濃度區(qū)域5c的ρ型區(qū)域5，其中，所述溝槽5a形成為到達(dá)n+型襯底
I。由此，能夠通過(guò)低濃度區(qū)域5b構(gòu)成ρ型柱,且通過(guò)高濃度區(qū)域5c構(gòu)成ρ+型深層。
[0076]從而，能夠通過(guò)基于低濃度區(qū)域5b的ρ型柱和基于η型漂移層2的η型柱構(gòu)成SJ構(gòu)造，所以能夠?qū)崿F(xiàn)導(dǎo)通電阻的降低。此外，由于能夠通過(guò)基于高濃度區(qū)域5c的ρ+型深層在截止時(shí)阻斷漏極電位，所以能夠緩和對(duì)柵極絕緣膜8施加的電場(chǎng)，能夠防止柵極絕緣膜8被破壞。同樣，由于能夠通過(guò)基于高濃度區(qū)域5c的ρ+型深層在截止時(shí)阻斷漏極電位，所以能夠使P型基極區(qū)域3的電場(chǎng)不上升。因此，即使在使P型基極區(qū)域3的雜質(zhì)濃度成為低濃度而得到高的溝道移動(dòng)度的情況下，也能夠抑制穿通(punch through)現(xiàn)象的產(chǎn)生,能夠得到高的漏極耐壓。進(jìn)而，由于將高濃度區(qū)域5c直接連接到源極電極11，所以還能夠?qū)崿F(xiàn)浪涌耐量高的元件。由此，能夠成為能實(shí)現(xiàn)降低導(dǎo)通電阻和防止柵極絕緣膜8的破壞這雙方的SiC半導(dǎo)體裝置。
[0077]此外，使得ρ型區(qū)域5的前端相對(duì)于各溝槽6的前端突出距離a而配置，使距離a比η型漂移層2的下層部2a的厚度、換言之高濃度區(qū)域5c的下表面與η型漂移層2的下表面之間的距離大。由于設(shè)為這樣的布局，能夠使得各高濃度區(qū)域5c的前端一定比各溝槽6的前端突出，在溝槽6的前端也能夠緩和對(duì)柵極絕緣膜8施加的電場(chǎng)，能夠防止柵極絕緣膜8被破壞。
[0078]并且，通過(guò)在相同的溝槽5a內(nèi)按順序埋入不同的雜質(zhì)濃度的P型層而構(gòu)成這種構(gòu)造的SiC半導(dǎo)體裝置中的低濃度區(qū)域5b和高濃度區(qū)域5c。從而，與通過(guò)獨(dú)立的工序分別形成用于構(gòu)成P柱的低濃度區(qū)域5b和用于構(gòu)成ρ+型深層的高濃度區(qū)域5c的情況相比，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0079]此外，在外周區(qū)域中，也具備與單元區(qū)域的P型區(qū)域5相同的結(jié)構(gòu)的ρ型雜質(zhì)埋入層21，構(gòu)成為具備以將ρ型雜質(zhì)埋入層21埋入以到達(dá)η.型襯底I的方式形成的溝槽21a內(nèi)的低濃度區(qū)域21b和高濃度區(qū)域21c。因此，能夠通過(guò)高濃度區(qū)域21c實(shí)現(xiàn)保護(hù)環(huán)的功能。并且，能夠?qū)⑦@樣的P型雜質(zhì)埋入層21與單元區(qū)域的ρ型區(qū)域5同時(shí)形成，所以能夠使其制造工序公共化，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0080](第二實(shí)施方式)
[0081]說(shuō)明本申請(qǐng)的第二實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式改變了溝槽6和凹部20的深度的實(shí)施方式，關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0082]如圖4所示，在本實(shí)施方式中，改變溝槽6和凹部20的深度。具體而言，使得凹部20變得比溝槽6深。像這樣，通過(guò)將溝槽6和凹部20的深度分別設(shè)定，能夠分別進(jìn)行耐壓設(shè)計(jì)，例如，能夠使得在外周區(qū)域中產(chǎn)生擊穿等，適當(dāng)?shù)卣{(diào)整耐壓。
[0083]另外，這樣的構(gòu)造的SiC半導(dǎo)體裝置只要將溝槽6的形成工序和凹部20的形成工序作為不同的工序來(lái)實(shí)施即可，關(guān)于其他工序與第一實(shí)施方式相同。
[0084](第三實(shí)施方式)
[0085]說(shuō)明本申請(qǐng)的第三實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了 P型雜質(zhì)埋入層21的結(jié)構(gòu)的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0086]如圖5所示，在本實(shí)施方式中，改變溝槽2Ia以及ρ型雜質(zhì)埋入層21的深度，設(shè)為隨著從單元區(qū)域向外周方向遠(yuǎn)離而溝槽21a以及ρ型雜質(zhì)埋入層21的深度依次變淺的構(gòu)造。像這樣，通過(guò)使P型雜質(zhì)埋入層21的深度逐漸變化，從而能夠以沿著外周區(qū)域上的等電位線分布的形狀構(gòu)成P型雜質(zhì)埋入層21，能夠使終端構(gòu)造所需的區(qū)域變小。由此，能夠?qū)崿F(xiàn)SiC半導(dǎo)體裝置的尺寸的小型化。
[0087]另外，要構(gòu)成這樣的深度不同的ρ型雜質(zhì)埋入層21，還存在通過(guò)將溝槽21a以不同的工序形成從而使深度變化的方法，但能夠使用將溝槽21a的寬度隨著從單元區(qū)域遠(yuǎn)離而變窄的方法。由于溝槽21a的寬度越窄則蝕刻氣體越難以進(jìn)入，蝕刻速率變慢。因此，通過(guò)使溝槽21a的寬度隨著從單元區(qū)域遠(yuǎn)離而變窄，即使同時(shí)形成用于形成各P型雜質(zhì)埋入層21的溝槽21a，也使得各溝槽21a的深度變化。從而，只要采用這樣的方法，就能夠同時(shí)形成一個(gè)個(gè)溝槽21a，而不是以不同的工序形成，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)化。
[0088](第四實(shí)施方式)
[0089]說(shuō)明本申請(qǐng)的第四實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式而成為具備P型降低表面電場(chǎng)(RESURF)層的構(gòu)造的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同,所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0090]如圖6所示，將在外周區(qū)域上形成的凹部20設(shè)為深度變化的帶階梯形狀，隨著從單元區(qū)域向外周方向遠(yuǎn)離而階段性地深度變深。在凹部20之中的單元區(qū)域側(cè)的階梯處，其底部被設(shè)定為比P型基極區(qū)域3的底部淺，成為ρ型基極區(qū)域3殘留的狀態(tài)。此外，在凹部20之中的從單元區(qū)域遠(yuǎn)離的階梯處，其底部被設(shè)定為比P型基極區(qū)域3的底部深，成為ρ型基極區(qū)域3沒(méi)有殘留的狀態(tài)。
[0091]在這樣的構(gòu)造的SiC半導(dǎo)體裝置中，能夠使凹部20之中的單元區(qū)域側(cè)的階梯的底部殘留的P型基極區(qū)域3作為P型降低表面電場(chǎng)層22而發(fā)揮作用。P+型降低表面電場(chǎng)層22包圍單元區(qū)域且被配置在ρ型雜質(zhì)埋入層21的內(nèi)側(cè)，與ρ型雜質(zhì)埋入層21相同，例如形成為各角部被倒圓的四方形的布局。
[0092]像這樣，能夠設(shè)為不僅具備ρ型雜質(zhì)埋入層21還具備ρ型降低表面電場(chǎng)層22的構(gòu)造，能夠更有效地實(shí)現(xiàn)電場(chǎng)緩和，所以能夠使得對(duì)單元區(qū)域不做貢獻(xiàn)的終端構(gòu)造的面積變小。從而，能夠?qū)崿F(xiàn)SiC半導(dǎo)體裝置的尺寸(芯片尺寸)的小型化，進(jìn)而能夠?qū)崿F(xiàn)制造成本的削減。
[0093](第四實(shí)施方式的變形例)
[0094]具備上述第四實(shí)施方式那樣的ρ型降低表面電場(chǎng)層22的構(gòu)造也能夠如圖7所示那樣，通過(guò)在η型漂移層2的表層部形成ρ型降低表面電場(chǎng)層22來(lái)實(shí)現(xiàn)。例如能夠在形成了凹部20之后，通過(guò)使用了掩膜的ρ型雜質(zhì)的離子注入來(lái)形成P型降低表面電場(chǎng)層22。
[0095](第五實(shí)施方式)
[0096]說(shuō)明本申請(qǐng)的第五實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了 P型區(qū)域5的周圍的結(jié)構(gòu)的實(shí)施方式，關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0097]如圖8所示，以包圍ρ型區(qū)域5的周圍的方式，具備由η—型層或I型層構(gòu)成的周邊區(qū)域23。該周邊區(qū)域23通過(guò)以覆蓋溝槽5a的內(nèi)壁面的方式以規(guī)定厚度外延成長(zhǎng)而形成，在其內(nèi)側(cè)形成低濃度區(qū)域5b以及高濃度區(qū)域5c，從而構(gòu)成被周邊區(qū)域23包圍的ρ型區(qū)域5。
[0098]像這樣，通過(guò)具備周邊區(qū)域23，能夠使導(dǎo)通時(shí)的漏極一源極間電容變小，能夠降低SJ構(gòu)造特有的急劇的漏極一源極間電容，所以能夠進(jìn)一步提高開(kāi)關(guān)特性。
[0099](第六實(shí)施方式)
[0100]說(shuō)明本申請(qǐng)的第六實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了 P型雜質(zhì)埋入層21的結(jié)構(gòu)的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0101]如圖9所示，P型雜質(zhì)埋入層21也可以沒(méi)有高濃度區(qū)域21c而僅由低濃度區(qū)域21b構(gòu)成。像這樣，通過(guò)自外周區(qū)域起沒(méi)有高濃度區(qū)域21c，能夠?qū)崿F(xiàn)進(jìn)一步的耐壓提高。
[0102]這樣的構(gòu)造能夠由例如以下那樣的方法來(lái)制造。例如，通過(guò)將溝槽5a、21a分別形成，使得溝槽21a的深度比溝槽5a的深度淺，從而能夠使高濃度區(qū)域21c與高濃度區(qū)域21c相比底部的位置更高。因此，在形成凹部20時(shí)，能夠?qū)⒏邼舛葏^(qū)域21c全部去除，能夠?qū)崿F(xiàn)圖9的構(gòu)造。此外，例如，通過(guò)將溝槽6和凹部20分別形成，使得凹部20的深度加深而全部去除在溝槽21a內(nèi)成膜的高濃度區(qū)域21c的部分，從而也能夠?qū)崿F(xiàn)圖9的構(gòu)造。此外，通過(guò)使溝槽21a的寬度比溝槽5a的寬度窄，溝槽21a比溝槽5a蝕刻速率慢，從而使得高濃度區(qū)域21c與高濃度區(qū)域5c相比底部的位置成為更高的位置。這樣，能夠在同時(shí)形成溝槽6以及凹部20時(shí)去除全部高濃度區(qū)域21c，能夠?qū)崿F(xiàn)圖9的構(gòu)造。
[0103](第七實(shí)施方式)
[0104]說(shuō)明本申請(qǐng)的第七實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了外周區(qū)域中的外周耐壓構(gòu)造的實(shí)施方式，關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0105]如圖10所示，將外周區(qū)域所具備的ρ型雜質(zhì)埋入層21布局為點(diǎn)狀。點(diǎn)的間隔也可以為一定，但優(yōu)選如圖10所示那樣隨著從單元區(qū)域向外周方向遠(yuǎn)離而變寬。通過(guò)這樣，能夠使電場(chǎng)緩和所需的范圍變窄，能夠?qū)崿F(xiàn)SiC半導(dǎo)體裝置的尺寸的小型化。
[0106]另外，在圖中雙點(diǎn)劃線所示的部分的截面形狀成為與圖2相同的形狀，即使ρ型雜質(zhì)埋入層21被設(shè)為點(diǎn)狀的布局，也作為與第一實(shí)施方式相同的構(gòu)造而構(gòu)成。當(dāng)然，也可以如圖5那樣ρ型雜質(zhì)埋入層21的深度逐漸變淺，也可以如圖9那樣僅由低濃度區(qū)域21b構(gòu)成。進(jìn)而，也可以如圖6以及圖7那樣具備ρ型降低表面電場(chǎng)層22。
[0107](第八實(shí)施方式)
[0108]說(shuō)明本申請(qǐng)的第八實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式變更了外周區(qū)域中的外周耐壓構(gòu)造的實(shí)施方式，關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0109]如圖11所示，設(shè)為在外周區(qū)域也具備ρ型區(qū)域5來(lái)代替ρ型雜質(zhì)埋入層21作為外周區(qū)域的外周耐壓構(gòu)造的構(gòu)造。即，關(guān)于外周區(qū)域，也具備與單元區(qū)域相同地配置為條紋狀的P型區(qū)域5，具備SJ構(gòu)造。像這樣，還能夠具備SJ構(gòu)造作為外周耐壓構(gòu)造。并且，在這樣外周耐壓構(gòu)造也設(shè)為SJ構(gòu)造的情況下，由于能夠與單元區(qū)域所具備的SJ構(gòu)造以相同的構(gòu)造構(gòu)成，即P型區(qū)域5以相同的間距、相同的深度相同的濃度構(gòu)成，所以外周區(qū)域上的電荷平衡設(shè)計(jì)變得容易，制造工序也變得容易。
[0110]此外，此時(shí)，在本實(shí)施方式中設(shè)為還具備P型降低表面電場(chǎng)層22，沿著P型降低表面電場(chǎng)層22的外側(cè)的輪廓而使ρ型區(qū)域5的前端終止。像這樣，如果具備ρ型降低表面電場(chǎng)層22，能夠?qū)崿F(xiàn)外周區(qū)域上的電場(chǎng)進(jìn)一步緩和，實(shí)現(xiàn)耐壓提高。
[0111](第九實(shí)施方式)
[0112]說(shuō)明本申請(qǐng)的第九實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式，代替外周區(qū)域，或與外周區(qū)域一并具備結(jié)勢(shì)魚(yú)肖特基二極管(Junct1n barrier Schottky d1de)(以下稱為JBS)的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同,所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0113]如圖12以及圖13所示，在本實(shí)施方式中，設(shè)為在單元區(qū)域的外緣部具備肖特基電極24的構(gòu)造。具體而言，在單元區(qū)域的外緣部也形成凹部20，在該凹部20內(nèi)去除層間絕緣膜10而使η型漂移層2露出。肖特基電極24在該η型漂移層2被露出的部分的表面上形成，通過(guò)與η型漂移層2肖特基接觸而構(gòu)成。此外，在單元區(qū)域的外緣部中也形成ρ型區(qū)域5，使得P型區(qū)域5與肖特基電極24接觸。
[0114]通過(guò)這樣的構(gòu)造，構(gòu)成具備通過(guò)肖特基電極24和η型漂移層2的接觸而構(gòu)成的肖特基勢(shì)魚(yú)二極管(Schottky barrier d1de, SBD)、以及通過(guò)ρ型區(qū)域5和η型漂移層2而構(gòu)成的PN 二極管的JBS。像這樣，還能夠設(shè)為不僅具備溝槽柵構(gòu)造的MOSFET還具備JBS的SiC半導(dǎo)體裝置。
[0115]這樣的構(gòu)造相對(duì)于第一實(shí)施方式的構(gòu)造的SiC半導(dǎo)體裝置，僅形成肖特基電極24就能夠?qū)崿F(xiàn)。從而，僅追加肖特基電極24的成膜工序，就能夠?qū)崿F(xiàn)本實(shí)施方式的構(gòu)造的SiC半導(dǎo)體裝置。
[0116](第十實(shí)施方式)
[0117]說(shuō)明本申請(qǐng)的第十實(shí)施方式。本實(shí)施方式是相對(duì)于第一實(shí)施方式改變了溝槽5a、21a內(nèi)的結(jié)構(gòu)的實(shí)施方式,關(guān)于其他與第一實(shí)施方式相同，所以僅說(shuō)明與第一實(shí)施方式不同的部分。
[0118]如圖14所示，在本實(shí)施方式中，設(shè)為不僅低濃度區(qū)域5b以及高濃度區(qū)域5c而且源極電極11也部分地進(jìn)入溝槽5a內(nèi)，在溝槽5a內(nèi)使得高濃度區(qū)域5c與源極電極11接觸的構(gòu)造。此外，設(shè)為不僅低濃度區(qū)域21b以及高濃度區(qū)域21c而且層間絕緣膜10 (或柵極絕緣膜8)也部分地進(jìn)入溝槽21a內(nèi)的構(gòu)造。
[0119]像這樣，在溝槽5a、21a中，都不需要完全被埋入低濃度區(qū)域5b、21b以及高濃度區(qū)域5c、21c，也可以是部分被埋入的構(gòu)造。并且，設(shè)為在其沒(méi)有被埋入的部分中，源極電極11部分地進(jìn)入溝槽5a，或?qū)娱g絕緣膜10部分地進(jìn)入溝槽21a的構(gòu)造。
[0120]特別是，在設(shè)為源極電極11部分地進(jìn)入溝槽5a內(nèi)的構(gòu)造的情況下，與溝槽5a內(nèi)全部以低濃度區(qū)域5b以及高濃度區(qū)域5c埋入的情況相比，能夠降低從高濃度區(qū)域5c的底部到達(dá)源極電極11的內(nèi)部電阻。從而，能夠在實(shí)質(zhì)上實(shí)現(xiàn)由高濃度區(qū)域5c構(gòu)成的ρ+型深層的低電阻化。
[0121]另外，在圖14中，列舉了溝槽5a之中的沒(méi)有被低濃度區(qū)域5b以及高濃度區(qū)域5c埋入的部分的底部比構(gòu)成溝槽柵構(gòu)造的溝槽6的底部深的例子，但也可以比其淺。此時(shí)，也可以是僅溝槽5a沒(méi)有完全被低濃度區(qū)域5b以及高濃度區(qū)域5c埋入的構(gòu)造，而溝槽21a是被低濃度區(qū)域21b以及高濃度區(qū)域21c埋入的構(gòu)造。
[0122]接下來(lái)，參照?qǐng)D15說(shuō)明本實(shí)施方式所涉及的SiC半導(dǎo)體裝置的制造方法。
[0123]首先，在圖15(a)?(C)所示的工序中，進(jìn)行與第一實(shí)施方式中說(shuō)明的圖3 (a)?(C)相同的工序。其中，在圖15(c)所示的工序中，溝槽5a、21a沒(méi)有被構(gòu)成低濃度區(qū)域5b、21b以及高濃度區(qū)域5c、21c的ρ型層31a和p+型層31b完全埋入，而是部分地殘留間隙。
[0124]之后，在圖15(d)、(e)所示的工序中，進(jìn)行與第一實(shí)施方式中說(shuō)明的圖3(d)、(e)相同的工序。并且，在圖15(f)所示的工序中，在通過(guò)與圖3(f)相同的工序而在溝槽6內(nèi)形成了溝槽柵構(gòu)造之后，進(jìn)行層間絕緣膜10的形成工序。
[0125]此時(shí)，成為與形成層間絕緣膜10 (或柵極絕緣膜8)同時(shí)絕緣膜進(jìn)入溝槽5a、21a之中的沒(méi)有被低濃度區(qū)域5b、21b以及高濃度區(qū)域5c、21c埋入的部分的狀態(tài)。因此，在之后的對(duì)層間絕緣膜10形成接觸孔的接觸孔形成工序時(shí)，對(duì)溝槽柵構(gòu)造和凹部20內(nèi)施加掩膜而保護(hù)，且同時(shí)去除進(jìn)入溝槽5a內(nèi)的絕緣膜。之后，若進(jìn)行源極電極11的形成工序，則成為源極電極11也部分地進(jìn)入溝槽5a內(nèi)的狀態(tài)。
[0126]這樣，能夠形成本實(shí)施方式所涉及的SiC半導(dǎo)體裝置。像這樣，相對(duì)于第一實(shí)施方式僅變更對(duì)層間絕緣膜10進(jìn)行構(gòu)圖時(shí)的掩膜，而其他通過(guò)與第一實(shí)施方式相同的制造工序，能夠制造本實(shí)施方式所涉及的SiC半導(dǎo)體裝置。
[0127](其他實(shí)施方式)
[0128]在上述各實(shí)施方式中，說(shuō)明了應(yīng)用了本申請(qǐng)的情況的一例，但能夠適當(dāng)?shù)剡M(jìn)行設(shè)計(jì)變更等。例如，在上述各實(shí)施方式中，列舉了基于熱氧化的氧化膜作為柵極絕緣膜8的例子，但也可以是包含不依賴于熱氧化的氧化膜或氮化膜等的膜。此外，關(guān)于漏極電極12的形成工序，也可以設(shè)為在源極電極11的形成前等。
[0129]此外，在上述各實(shí)施方式中，在使得ρ型區(qū)域5和ρ型雜質(zhì)埋入層21的深度相同的情況下，也可以使它們的寬度不相等而成為不同的寬度。例如，如圖16所示，能夠使得ρ型雜質(zhì)埋入層21的寬度比ρ型區(qū)域5的寬度寬。此外，也可以如圖17所示那樣，使ρ型雜質(zhì)埋入層21的寬度隨著向單元區(qū)域的外側(cè)而逐漸變窄。進(jìn)而，也可以如圖18所示那樣，既與上述第一實(shí)施方式同樣地設(shè)為在單元區(qū)域中使P型區(qū)域5為條紋狀的部分和以包圍單元區(qū)域的外緣的方式角部被倒圓的四方形的布局，而且設(shè)為不是將它們分離的構(gòu)造而是將它們連結(jié)的構(gòu)造。
[0130]此外，作為半導(dǎo)體襯底，也可以不使用三重外延襯底。例如，也可以將通過(guò)對(duì)在n+型襯底I上外延成長(zhǎng)的η—型漂移層2的表層部離子注入ρ型雜質(zhì)而形成ρ型基極區(qū)域3，對(duì)P型基極區(qū)域3的表層部離子注入η型雜質(zhì)而形成η+型源極區(qū)域4的襯底，用作半導(dǎo)體襯底。
[0131]此外，在上述的各實(shí)施方式的相互間，能夠適當(dāng)?shù)剡M(jìn)行組合。例如，還能夠?qū)⑷绲谌龑?shí)施方式中說(shuō)明的那樣隨著從單元區(qū)域遠(yuǎn)離而使得溝槽21a的深度逐漸變淺的構(gòu)造應(yīng)用于第二、第四?第九實(shí)施方式等。同樣，還能夠?qū)⑷绲诰艑?shí)施方式那樣具備JBS的構(gòu)造應(yīng)用于第二?第八實(shí)施方式等。進(jìn)而，在第一、第七?第九、其他實(shí)施方式中，參照?qǐng)D1、圖10?圖12以及圖18說(shuō)明了 SiC半導(dǎo)體裝置的布局的一例，但對(duì)第二?第六實(shí)施方式、圖16以及圖17所示的構(gòu)造的任一個(gè)，都能夠應(yīng)用該各布局。
[0132]此外，在上述各實(shí)施方式中，列舉將第一導(dǎo)電型設(shè)為η型，將第二導(dǎo)電型設(shè)為P型的η溝道類型的MOSFET為例進(jìn)行了說(shuō)明，但對(duì)于使各結(jié)構(gòu)要素的導(dǎo)電型反轉(zhuǎn)的ρ溝道類型的MOSFET也能夠應(yīng)用本申請(qǐng)。此外，在上述說(shuō)明中，列舉溝槽柵構(gòu)造的MOSFET為例進(jìn)行了說(shuō)明，但對(duì)于同樣的溝槽柵構(gòu)造的IGBT也能夠應(yīng)用本申請(qǐng)。IGBT中，相對(duì)于上述各實(shí)施方式僅將襯底I的導(dǎo)電型從η型變更為ρ型，關(guān)于其他構(gòu)造和制造方法與上述各實(shí)施方式相同。
[0133]本申請(qǐng)遵照實(shí)施例而記述，但應(yīng)該理解為本申請(qǐng)不限定于該實(shí)施例或構(gòu)造。本申請(qǐng)還包含各種變形例或等同范圍內(nèi)的變形。此外，各種組合和方式、進(jìn)而包含這些之中僅一個(gè)要素、其以上或其以下的其他組合和方式也包含于本申請(qǐng)的范疇和思想范圍。
【權(quán)利要求】
1.一種碳化硅半導(dǎo)體裝置，其特征在于，具備: 第一導(dǎo)電型或第二導(dǎo)電型的襯底(I)，由碳化硅構(gòu)成； 漂移層(2)，被設(shè)置在所述襯底之上，由雜質(zhì)濃度比所述襯底低的第一導(dǎo)電型的碳化硅構(gòu)成； 基極區(qū)域(3)，由被設(shè)置在所述漂移層之上的第二導(dǎo)電型的碳化硅構(gòu)成； 源極區(qū)域(4)，被設(shè)置在所述基極區(qū)域的上層部，由雜質(zhì)濃度比所述漂移層高的第一導(dǎo)電型的碳化硅構(gòu)成； 溝槽柵構(gòu)造，被設(shè)置在從所述源極區(qū)域的表面形成到比所述基極區(qū)域更深的第一溝槽(6)內(nèi)，構(gòu)成為具有柵極絕緣膜(8)以及柵極電極(9)，所述柵極絕緣膜(8)被設(shè)置在該第一溝槽的內(nèi)壁面，所述柵極電極(9)被設(shè)置在所述柵極絕緣膜之上； 第二導(dǎo)電型區(qū)域(5)，被設(shè)置在從所述源極區(qū)域的表面貫通所述基極區(qū)域到達(dá)所述漂移層并且比所述第一溝槽深的第二溝槽(5a)內(nèi)，構(gòu)成為具有第二導(dǎo)電型的第一低濃度區(qū)域(5b)以及第二導(dǎo)電型的第一高濃度區(qū)域(5c)，所述第二導(dǎo)電型的第一低濃度區(qū)域(5b)的第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較低，所述第二導(dǎo)電型的第一高濃度區(qū)域(5c)被設(shè)置在所述第一低濃度區(qū)域的表面，與所述第一低濃度區(qū)域相比第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較高，并且比所述第一溝槽深從而構(gòu)成深層； 源極電極(11)，經(jīng)由所述源極區(qū)域以及所述第二導(dǎo)電型區(qū)域而電連接到所述基極區(qū)域；以及 漏極電極(12)，被設(shè)置在所述襯底的背面?zhèn)龋? 所述碳化硅半導(dǎo)體裝置具有: 反轉(zhuǎn)型的溝槽柵構(gòu)造的半導(dǎo)體開(kāi)關(guān)元件，通過(guò)控制對(duì)所述柵極電極的施加電壓從而在位于所述第一溝槽的側(cè)面的所述基極區(qū)域的表面部形成反轉(zhuǎn)型的溝道區(qū)域，經(jīng)由所述源極區(qū)域以及所述漂移層，在所述源極電極及所述漏極電極之間流過(guò)電流，并且通過(guò)所述第一低濃度區(qū)域以及所述漂移層之中的與所述第一低濃度區(qū)域?qū)χ玫牟糠謽?gòu)成反復(fù)交替地構(gòu)成PN柱而成的超結(jié)構(gòu)造。
2.如權(quán)利要求1所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述第一溝槽以及所述第二溝槽構(gòu)成為以同方向作為長(zhǎng)度方向并且被并排配置，從而所述溝槽柵構(gòu)造與所述超結(jié)構(gòu)造中的低濃度區(qū)域被并排配置， 所述第二溝槽的前端與所述第一溝槽的前端相比更突出地布局，并且所述第二溝槽的前端比所述第一溝槽的前端突出的距離(a)比所述第一高濃度區(qū)域(5c)的下表面與所述漂移層(2)的下表面之間的距離大。
3.如權(quán)利要求1或2所述的碳化硅半導(dǎo)體裝置，其特征在于， 以設(shè)有所述半導(dǎo)體開(kāi)關(guān)元件的區(qū)域作為單元區(qū)域，具備在包圍該單元區(qū)域的周圍的外周區(qū)域構(gòu)成的外周耐壓構(gòu)造， 所述外周耐壓構(gòu)造是雜質(zhì)埋入層(21)，該雜質(zhì)埋入層(21)被配置在第三溝槽(21a)內(nèi)，且具有第二導(dǎo)電型雜質(zhì)濃度與所述第一低濃度區(qū)域相等的第二導(dǎo)電型的第二低濃度區(qū)域(21b)而成，所述第三溝槽(21a)被設(shè)置在所述外周區(qū)域的所述漂移層之中的、通過(guò)在所述外周區(qū)域形成的凹部(20)去除了所述源極區(qū)域以及所述基極區(qū)域而露出的部分，且從該漂移層的表面形成。
4.如權(quán)利要求3所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述雜質(zhì)埋入層具備: 第二導(dǎo)電型的第二高濃度區(qū)域(21c)，被設(shè)置在所述第二低濃度區(qū)域的表面，并且與該第二低濃度區(qū)域都被埋入所述第三溝槽內(nèi)，與所述第二低濃度區(qū)域相比第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較高，并且比所述第一溝槽深。
5.如權(quán)利要求3或4所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述凹部以與所述第一溝槽相同的深度構(gòu)成。
6.如權(quán)利要求3或4所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述凹部以與所述第一溝槽不同的深度構(gòu)成。
7.如權(quán)利要求3至6的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述第三溝槽隨著從所述單元區(qū)域向外周方向遠(yuǎn)離而深度變淺。
8.如權(quán)利要求3至7的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 在所述外周區(qū)域中的所述雜質(zhì)埋入層的內(nèi)側(cè)，具備在所述漂移層之上配置為包圍所述單元區(qū)域的第二導(dǎo)電型的降低表面電場(chǎng)層(22)。
9.如權(quán)利要求8所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述凹部被設(shè)為深度變化的帶階梯形狀，隨著從所述單元區(qū)域向外周方向遠(yuǎn)離而階段性地深度變深，在所述凹部之中的所述單元區(qū)域側(cè)的階梯的底部殘留所述基極區(qū)域，由該基極區(qū)域構(gòu)成所述降低表面電場(chǎng)層。
10.如權(quán)利要求3至9的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述雜質(zhì)埋入層配置為包圍所述單元區(qū)域的周圍。
11.如權(quán)利要求3至9的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述雜質(zhì)埋入層在所述單元區(qū)域的周圍以點(diǎn)狀配置。
12.如權(quán)利要求1至11的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 在所述第二溝槽的內(nèi)壁，具備第一導(dǎo)電型或I型的周邊區(qū)域(23)，在該周邊區(qū)域之上設(shè)置有所述第一低濃度區(qū)域以及所述第一高濃度區(qū)域。
13.如權(quán)利要求1至12的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 在所述單元區(qū)域中，設(shè)有與通過(guò)形成凹部(20)來(lái)去除所述源極區(qū)域以及所述基極區(qū)域從而露出的所述漂移層的表面進(jìn)行肖特基接觸的肖特基電極(24)，并且在該肖特基電極的下方配置所述第一低濃度區(qū)域以及所述第一高濃度區(qū)域從而具備構(gòu)成有PN 二極管的結(jié)勢(shì)壘肖特基二極管。
14.如權(quán)利要求1至13的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述源極電極的一部分進(jìn)入所述第二溝槽內(nèi)，在所述第二溝槽內(nèi)所述源極電極與所述高濃度區(qū)域接觸。
15.一種碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 所述碳化硅半導(dǎo)體裝置具備半導(dǎo)體開(kāi)關(guān)元件，且所述碳化硅半導(dǎo)體裝置為:使用了如下半導(dǎo)體襯底:在第一導(dǎo)電型或第二導(dǎo)電型的碳化硅襯底(I)的主表面上設(shè)置的由碳化硅構(gòu)成的第一導(dǎo)電型的漂移層(2)上，設(shè)置了由碳化硅構(gòu)成的第二導(dǎo)電型的基極區(qū)域(3)，并且在所述基極區(qū)域之上設(shè)置了由碳化硅構(gòu)成的第一導(dǎo)電型的源極區(qū)域(4)，在比所述基極區(qū)域深的第一溝槽￠)內(nèi)設(shè)置了柵極絕緣膜(8)，并且在該柵極絕緣膜上設(shè)置柵極電極(9)，從而構(gòu)成溝槽柵構(gòu)造， 而且，在從所述源極區(qū)域的表面貫通所述基極區(qū)域到達(dá)所述漂移層并且比所述第一溝槽深的第二溝槽(5a)內(nèi)，構(gòu)成具有第二導(dǎo)電型的第一低濃度區(qū)域(5b)以及第二導(dǎo)電型的第一高濃度區(qū)域(5c)的第二導(dǎo)電型區(qū)域(5)，所述第二導(dǎo)電型的第一低濃度區(qū)域(5b)的第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較低，所述第二導(dǎo)電型的第一高濃度區(qū)域(5c)被設(shè)置在所述第一低濃度區(qū)域的表面，與所述第一低濃度區(qū)域相比第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較高，并且比所述第一溝槽深從而構(gòu)成深層， 具有經(jīng)由所述源極區(qū)域、所述第二導(dǎo)電型區(qū)域與所述基極區(qū)域電連接的源極電極(11)以及與所述碳化硅襯底的背面電連接的漏極電極(12)， 所述碳化硅半導(dǎo)體裝置的制造方法具有: 準(zhǔn)備在所述碳化硅襯底的主表面上形成有漂移層、并且在該漂移層上形成有所述基極區(qū)域、進(jìn)而在該基極區(qū)域之上形成有源極區(qū)域的半導(dǎo)體襯底的工序； 使用所述半導(dǎo)體襯底之中的所述第二溝槽的形成預(yù)定區(qū)域開(kāi)口的掩膜來(lái)進(jìn)行蝕刻，從而形成所述第二溝槽的工序； 在所述第二溝槽內(nèi)形成第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較低的第二導(dǎo)電型的第一層(31a)并且形成與該第一層相比第二導(dǎo)電型雜質(zhì)濃度被設(shè)定得較高的第二導(dǎo)電型的第二層(31b)的工序；以及 以所述源極區(qū)域露出的方式部分地去除所述第一層、第二層，通過(guò)所述第二溝槽內(nèi)殘留的所述第一層、第二層構(gòu)成所述第一低濃度區(qū)域以及所述第一高濃度區(qū)域的工序。
16.權(quán)利要求15所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 以形成有所述半導(dǎo)體開(kāi)關(guān)元件的區(qū)域作為單元區(qū)域，設(shè)為具備在包圍該單元區(qū)域的周圍的外周區(qū)域構(gòu)成的外周耐壓構(gòu)造， 與形成所述第二溝槽的工序同時(shí)進(jìn)行在所述外周區(qū)域形成第三溝槽(21a)的工序， 與在所述第二溝槽內(nèi)形成所述第一層、第二層的工序同時(shí)進(jìn)行在所述第三溝槽中形成所述第一層、第二層的工序， 與部分地去除所述第一層、第二層來(lái)構(gòu)成所述第一低濃度區(qū)域以及所述第一高濃度區(qū)域的工序同時(shí)地，進(jìn)行通過(guò)所述第三溝槽內(nèi)殘留的所述第一層、第二層形成第二導(dǎo)電型雜質(zhì)濃度與所述第一低濃度區(qū)域相等的第二導(dǎo)電型的第二低濃度區(qū)域(21b)，并且形成與所述第二低濃度區(qū)域相比第二導(dǎo)電型雜質(zhì)濃度較高、且比所述第一溝槽深的第二導(dǎo)電型的第二高濃度區(qū)域(21c)，從而形成雜質(zhì)埋入?yún)^(qū)域(21)的工序， 之后，進(jìn)行在所述外周區(qū)域之中的形成所述雜質(zhì)埋入?yún)^(qū)域的區(qū)域形成凹部(20)，從而在形成有所述凹部的區(qū)域中使所述漂移層露出的工序。
17.如權(quán)利要求16所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 與形成所述第一溝槽同時(shí)形成所述凹部。
18.如權(quán)利要求15至17的任一項(xiàng)所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 在所述第二溝槽內(nèi)形成所述第一層以及所述第二層時(shí)，使得在所述第二溝槽內(nèi)形成了所述第一層以及所述第二層的情況下也部分地在所述第二溝槽內(nèi)殘留間隙， 在形成所述源極電極時(shí)，在所述第二溝槽內(nèi)，使所述源極電極與由所述第二層構(gòu)成的所述第一高濃度區(qū)域接觸。
【文檔編號(hào)】H01L29/861GK104380471SQ201380031045
【公開(kāi)日】2015年2月25日 申請(qǐng)日期:2013年6月6日 優(yōu)先權(quán)日:2012年6月13日
【發(fā)明者】杉本雅裕, 高谷秀史, 添野明高, 森本淳, 竹內(nèi)有一, 鈴木巨裕, 副島成雅, 渡邊行彥 申請(qǐng)人:株式會(huì)社電裝, 豐田自動(dòng)車株式會(huì)社
相關(guān)技術(shù)
網(wǎng)友詢問(wèn)留言
已有0條留言
- 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊！
1