專(zhuān)利名稱(chēng)：管狀壓敏電阻的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及管狀壓敏電阻。
背景技術(shù)：
現(xiàn)有氧化鋅壓敏電阻器(Metal Oxide Varistors)具有特殊的非線性電流-電壓特性。使用中一旦發(fā)生異常狀況，比如遭遇雷擊、電磁場(chǎng)干擾，電源開(kāi)關(guān)頻繁動(dòng)作、電源系統(tǒng)故障，使得線路上電壓突增，超過(guò)壓敏電阻器的導(dǎo)通電壓，就會(huì)進(jìn)入導(dǎo)通區(qū)。此時(shí)電流(I)和電壓(V)呈非線性關(guān)系,一般稱(chēng)之為非線性系數(shù)(Nonlinearity Parameter),其值可達(dá)數(shù)十或上百。此時(shí)，壓敏電阻阻抗會(huì)變低，僅有幾個(gè)歐姆，讓過(guò)電壓形成突波電流流出，藉以保護(hù)所連接的電子產(chǎn)品或昂貴組件。常規(guī)壓敏電阻為平面矩形成圓形，使用中所占空間較大，而現(xiàn)代電子技術(shù)要求所使用的壓敏電阻體積小，功能強(qiáng)，易安裝。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題在于針對(duì)上述現(xiàn)有技術(shù)中存在的技術(shù)問(wèn)題提供一種體積小、功能強(qiáng)、易安裝的管狀壓敏電阻。本實(shí)用新型為解決上述技術(shù)問(wèn)題所采用的技術(shù)方案為:管狀壓敏電阻，所述壓敏電阻包括壓敏電阻芯片，其特征在于所述壓敏電阻芯片為管狀，在壓敏電阻芯片的內(nèi)壁和外壁分別設(shè)有內(nèi)電極和外電極。按上述技術(shù)方案，所述壓敏電阻的兩端面分別設(shè)有凹槽。按上述技術(shù) 方案，在所述壓敏電阻芯片的內(nèi)壁或/和外壁設(shè)置多個(gè)電極，相鄰電極間的間距形成隔離帶。按上述技術(shù)方案，所述隔離帶為環(huán)狀。按上述技術(shù)方案，在所述隔離帶上設(shè)有凹槽。按上述技術(shù)方案，所述壓敏電阻管長(zhǎng)8mnTl00mm,內(nèi)徑為3.5mm^50mm,外徑為
4.5mnT80mmo按上述技術(shù)方案，在管狀壓敏電阻兩端面設(shè)置的凹槽寬0.3mnTl0mm，深度為0.lmnT2mm0按上述技術(shù)方案，所述隔離帶的寬度為ImnTlSmm,隔離帶上的凹槽的下凹深度為
0.lmnT2mm0按上述技術(shù)方案，所述管狀壓敏電阻可以是圓形管狀或矩形管狀。按上述技術(shù)方案，在壓敏電阻芯片的任何一端設(shè)置封閉面，形成桶狀壓敏電阻。本實(shí)用新型所取得的有益效果為:1、本實(shí)用新型將壓敏電阻設(shè)置成管狀形狀，有效的利用了空間，且縮小了所占面積，滿(mǎn)足了電性能不變，產(chǎn)品小型化的要求；2、當(dāng)將壓敏電阻芯片設(shè)置成圓形時(shí)，利用圓體積最大但所占空間最小的原理，使產(chǎn)品更優(yōu)化；3、在壓面電阻芯片的兩端設(shè)置凹槽，增加了內(nèi)壁和外壁的擊穿距離，增加了本實(shí)用新型使用的安全性；4、在壓敏電阻芯片的內(nèi)壁或/和外壁設(shè)置多個(gè)電極，形成多個(gè)壓敏電阻以構(gòu)成不同的等效電路，使本實(shí)用新型使用起來(lái)更加靈活方便。

圖1為本實(shí)用新型實(shí)施例一的結(jié)構(gòu)示意圖。圖2為實(shí)施例一的另一種結(jié)構(gòu)示意圖。圖3為圖1和圖2的等效電路圖。圖4為本實(shí)用新型實(shí)施例二的結(jié)構(gòu)示意圖。圖5為實(shí)施例二的另一種結(jié)構(gòu)示意圖。圖6為圖4的等效電路圖。圖7為圖5的等效電路圖。圖8為本實(shí)用新型實(shí)施例三的結(jié)構(gòu)示意圖。圖9為圖8的等效 電路圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。實(shí)施例一:圖1和圖2為本實(shí)用新型的第一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。如圖1所示，本實(shí)用新型包括壓敏電阻芯片1，所述壓敏電阻芯片為圓形管狀；當(dāng)然，壓敏電阻芯片也可以為矩形管狀，其結(jié)構(gòu)示意圖如圖2所示。在壓敏電阻芯片I的內(nèi)壁3和外壁4分別覆蓋有內(nèi)電極和外電極，其管狀厚度決定使用電壓。實(shí)施例一的等效電路圖如圖3所示。在實(shí)際使用中，為了確保本實(shí)用新型使用的安全性，在壓敏電阻芯片I的兩端分別設(shè)有凹槽2，以增大內(nèi)壁3和外壁4的擊穿距離。所述壓敏電阻管長(zhǎng)8mm,內(nèi)徑為3.5mm,外徑為4.5mm,凹槽寬0.3mm,深度為0.1_。當(dāng)然，也可以在壓敏電阻芯片的任何一端設(shè)置封閉面，形成桶狀壓敏電阻。實(shí)施例二:圖4和圖6示出了本實(shí)用新型的第二個(gè)實(shí)施例的結(jié)構(gòu)示意圖，實(shí)施例二與實(shí)施例一基本相同，不同之處在于在壓敏電阻芯片的內(nèi)壁或外壁設(shè)置多個(gè)電極，相鄰電極間的間距形成環(huán)狀隔離帶5，圖4為在壓敏電阻芯片的外壁設(shè)置上外電極4-1和下外電極4-2，形成兩只相連接的管狀壓敏電阻，其等效電路如圖5所示，其中壓敏電阻管長(zhǎng)100_，內(nèi)徑為50mm,外徑為80mm,壓敏電阻芯片兩端面設(shè)置的凹槽寬IOmm,深度為5mm,在隔離帶5上可以設(shè)置凹槽以增加相鄰電極間的擊穿距離，其中隔離帶5寬為18mm，下凹深度為1mm。而圖6示出了在壓敏電阻芯片的外壁設(shè)置上外電極4-1，中外電極4-3和下外電極4-2，從而形成兩條隔離帶，其等效電路如圖7所示。當(dāng)然，也可以在壓敏電阻芯片的外壁設(shè)置多個(gè)電極，形成多個(gè)相連接的管狀壓敏電阻。亦可以只在外壁設(shè)置一個(gè)電極，內(nèi)壁設(shè)置多個(gè)電極。實(shí)施例三:[0038]圖8示出了本實(shí)用新型的第三個(gè)實(shí)施例的結(jié)構(gòu)示意圖，實(shí)施例三與實(shí)施例一基本相同，不同之處在于在壓敏電阻芯片的內(nèi)壁和外壁均設(shè)置多個(gè)電極，相鄰電極間的間距形成隔離帶5，如圖8所示，在內(nèi)壁上設(shè)置上內(nèi)電極3-1和下內(nèi)電極3-2，在外壁上設(shè)置上外電極4-1和下外電極4-2，形成兩個(gè)獨(dú)立的管狀壓敏電阻，其等效電路如圖9所示。其中，所述壓敏電阻管長(zhǎng)45mm,內(nèi)徑為28mm,外徑為55mm,凹槽寬2.5mm,深度為0.9mm,隔離帶5的寬度為9mm。其中，內(nèi)壁上設(shè)置的電極數(shù)量和外壁上設(shè)置的電極數(shù)量可以相同也可以不相同，根據(jù)實(shí)際需要而定。·
權(quán)利要求1.管狀壓敏電阻，所述壓敏電阻包括壓敏電阻芯片，其特征在于所述壓敏電阻芯片為管狀，在壓敏電阻芯片的內(nèi)壁和外壁分別設(shè)有內(nèi)電極和外電極。
2.根據(jù)權(quán)利要求1所述的管狀壓敏電阻，其特征在于所述壓敏電阻的兩端面分別設(shè)有凹槽。
3.根據(jù)權(quán)利要求2所述的管狀壓敏電阻，其特征在于在所述壓敏電阻芯片的內(nèi)壁或/和外壁設(shè)置多個(gè)電極，相鄰電極間的間距形成隔離帶。
4.根據(jù)權(quán)利要求3所述的管狀壓敏電阻，其特征在于所述隔離帶為環(huán)狀。
5.根據(jù)權(quán)利要求4所述的管狀壓敏電阻，其特征在于在所述隔離帶上設(shè)有凹槽。
6.根據(jù)權(quán)利要求1或2所述的管狀壓敏電阻，其特征在于所述壓敏電阻管長(zhǎng)Hmm^ 10Omm,內(nèi)徑為 3.5mm 50mm,外徑為 4.5mm 80mm。
7.根據(jù)權(quán)利要求2所述的管狀壓敏電阻，其特征在于在管狀壓敏電阻兩端面設(shè)置的凹槽寬0.深度為0.1mm 2mm。
8.根據(jù)權(quán)利要求3或4所述的管狀壓敏電阻，其特征在于所述隔離帶的寬度為1mm 18mmη
9.根據(jù)權(quán)利要求5所述的管狀壓敏電阻，其特征在于所述隔離帶的寬度為ImnTlSmm,下凹深度為0.lmnT2mm。
10.根據(jù)權(quán)利要求1或2或3或4或5所述的管狀壓敏電阻，其特征在于壓敏電阻芯片為圓形管狀或矩形管狀。
11.根據(jù)權(quán)利要求10所述的管狀壓敏電阻，其特征在于在壓敏電阻芯片的任何一端設(shè)置封閉面，形成桶狀壓敏電阻。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了管狀壓敏電阻，所述壓敏電阻包括壓敏電阻芯片，所述壓敏電阻芯片為管狀，在壓敏電阻芯片的內(nèi)壁和外壁分別設(shè)有內(nèi)電極和外電極。本實(shí)用新型將壓敏電阻設(shè)置成管狀形狀，有效的利用了空間，且縮小了所占面積，滿(mǎn)足了電性能不變，產(chǎn)品小型化的要求。
文檔編號(hào)H01C7/105GK203134492SQ201320106078
公開(kāi)日2013年8月14日 申請(qǐng)日期2013年3月8日 優(yōu)先權(quán)日2013年3月8日
發(fā)明者曾清隆, 陳澤同 申請(qǐng)人:隆科電子(惠陽(yáng))有限公司